基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置制造方法
【專利摘要】本實(shí)用新型公開了一種基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，包括DSP處理器、ARM處理器和多個(gè)以太網(wǎng)接口，DSP處理器與ARM處理器之間通過(guò)I/O接口和串行接口連接；DSP處理器通過(guò)IIC總線與IC卡讀卡模塊連接，通過(guò)IDE總線與CF卡讀卡模塊連接，通過(guò)PCI總線與PMC連接器相連，PMC連接器與密碼模塊連接；ARM處理器通過(guò)高速UART總線與RJ45接口連接，通過(guò)GPIO總線與實(shí)時(shí)時(shí)鐘芯片RTC連接。本實(shí)用新型采用雙處理器架構(gòu)，DSP處理器可有效保證數(shù)據(jù)處理的實(shí)時(shí)性和安全性，ARM處理器的可擴(kuò)展性能好，支持豐富的I/O接口并可穩(wěn)定控制；并行操作和應(yīng)用層處理能力強(qiáng)，能夠適應(yīng)復(fù)雜的網(wǎng)絡(luò)應(yīng)用安全管理；支持IC卡和CF卡讀卡功能，提供了豐富的10M/100M自適應(yīng)以太網(wǎng)通信接口，使用方便，適用范圍廣。
【專利說(shuō)明】基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置。
【背景技術(shù)】
[0002]隨著網(wǎng)絡(luò)技術(shù)不斷發(fā)展，網(wǎng)絡(luò)速度不斷提升，企業(yè)用戶日常業(yè)務(wù)的運(yùn)轉(zhuǎn)對(duì)網(wǎng)絡(luò)的依賴性越來(lái)越強(qiáng)，企業(yè)用戶對(duì)高性能安全產(chǎn)品的需求也越來(lái)越大。與此同時(shí)，信息安全技術(shù)正逐漸發(fā)生變化，由單純的網(wǎng)絡(luò)交換安全技術(shù)向著更為復(fù)雜的網(wǎng)絡(luò)應(yīng)用安全方向發(fā)展，這無(wú)疑對(duì)信息安全設(shè)備尤其是網(wǎng)關(guān)類網(wǎng)絡(luò)安全設(shè)備在處理能力提出了越來(lái)越高的要求。
[0003]網(wǎng)絡(luò)中復(fù)雜的應(yīng)用層安全檢測(cè)和控制功能都需要CPU來(lái)處理，而傳統(tǒng)硬件平臺(tái)由于PCI總線和CPU的性能的限制，對(duì)此需求則是遠(yuǎn)遠(yuǎn)不能滿足的，在某些企業(yè)用戶網(wǎng)絡(luò)中安全設(shè)備不僅保護(hù)作用在降低，甚至成了網(wǎng)絡(luò)的瓶頸。有些特定用戶(例如ISP運(yùn)營(yíng)商、游戲網(wǎng)站、證券交易系統(tǒng)等)因?yàn)闆]有能提供足夠性能的解決方案，而被迫選擇不做安全保護(hù)。
[0004]市場(chǎng)需求促進(jìn)新技術(shù)的產(chǎn)生，作為新一代網(wǎng)絡(luò)安全技術(shù)，多核架構(gòu)網(wǎng)絡(luò)安全裝置擁有強(qiáng)大的并行操作和應(yīng)用層處理能力，不僅能夠并行快速處理網(wǎng)絡(luò)數(shù)據(jù)流，對(duì)應(yīng)用層的檢測(cè)和細(xì)粒度控制能力更得以充分發(fā)揮。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種新型的基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，采用雙處理器架構(gòu)，DSP處理器可有效保證數(shù)據(jù)處理的實(shí)時(shí)性和數(shù)據(jù)安全性，高性能ARM處理器的可擴(kuò)展性能好，支持豐富的I/O接口并可穩(wěn)定控制，并行操作和應(yīng)用層處理能力強(qiáng)，能夠適應(yīng)復(fù)雜的網(wǎng)絡(luò)應(yīng)用安全管理；支持IC卡和CF卡讀卡功能，適用范圍廣。
[0006]本實(shí)用新型的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的:基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，它包括DSP處理器、ARM處理器和多個(gè)以太網(wǎng)接口，DSP處理器與ARM處理器之間通過(guò)I/O接口和串行接口連接，其中一個(gè)以太網(wǎng)接口通過(guò)以太網(wǎng)物理層PHY芯片與ARM處理器連接，其余各以太網(wǎng)接口分別通過(guò)交換機(jī)SWITCH與ARM處理器連接；
[0007]所述的DSP處理器通過(guò)IIC總線與IC卡讀卡模塊連接，通過(guò)IDE總線與CF卡讀卡模塊連接，通過(guò)PCI總線與PMC連接器相連，PMC連接器與密碼模塊連接；
[0008]所述的ARM處理器通過(guò)高速UART總線與RJ45接口連接，通過(guò)GPIO總線與實(shí)時(shí)時(shí)鐘芯片RTC連接。
[0009]所述的DSP處理器還通過(guò)PCI總線與USB接口連接。
[0010]所述的USB接口為USB2.0接口。
[0011]本實(shí)用新型的有益效果是:采用雙處理器架構(gòu)，DSP處理器可有效保證數(shù)據(jù)處理的實(shí)時(shí)性和數(shù)據(jù)安全性，高性能ARM處理器的可擴(kuò)展性能好，支持豐富的I/O接口并可穩(wěn)定控制；并行操作和應(yīng)用層處理能力強(qiáng)，能夠適應(yīng)復(fù)雜的網(wǎng)絡(luò)應(yīng)用安全管理；支持IC卡和CF卡讀卡功能，提供了豐富的10M/100M自適應(yīng)以太網(wǎng)通信接口，使用方便，適用范圍廣?！緦＠綀D】

【附圖說(shuō)明】
[0012]圖1為本實(shí)用新型結(jié)構(gòu)示意框圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實(shí)用新型的技術(shù)方案，但本實(shí)用新型的保護(hù)范圍不局限于以下所述。
[0014]如圖1所示，基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，它包括DSP處理器、ARM處理器和多個(gè)IOM/1OOM自適應(yīng)以太網(wǎng)接口，DSP處理器與ARM處理器之間通過(guò)I/O接口和串行接口連接，其中一個(gè)10M/100M自適應(yīng)以太網(wǎng)接口通過(guò)以太網(wǎng)物理層PHY芯片與ARM處理器連接，其余各10M/100M自適應(yīng)以太網(wǎng)接口分別通過(guò)交換機(jī)SWITCH與ARM處理器連接。
[0015]所述的DSP處理器通過(guò)IIC總線與IC卡讀卡模塊連接，通過(guò)IDE總線與CF卡讀卡模塊連接，通過(guò)PCI總線與PMC連接器相連，PMC連接器與密碼模塊連接；
[0016]所述的ARM處理器通過(guò)高速UART總線High Speed UART與RJ45接口連接，通過(guò)控制UART總線Console UART與SIP3接口連接，通過(guò)GPIO總線與實(shí)時(shí)時(shí)鐘芯片RTC連接。
[0017]所述的DSP處理器還通過(guò)PCI總線與USB接口連接，所述的USB接口為USB2.0接□。
[0018]所述的ARM處理器還配置有512MB DDR SDRAM和32MB FLASH。
[0019]以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)理解本實(shí)用新型并非局限于本文所披露的形式，不應(yīng)看作是對(duì)其他實(shí)施例的排除，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述構(gòu)想范圍內(nèi)，通過(guò)上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識(shí)進(jìn)行改動(dòng)。而本領(lǐng)域人員所進(jìn)行的改動(dòng)和變化不脫離本實(shí)用新型的精神和范圍，則都應(yīng)在本實(shí)用新型所附權(quán)利要求的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，其特征在于:它包括DSP處理器、ARM處理器和多個(gè)以太網(wǎng)接口，DSP處理器與ARM處理器之間通過(guò)I/O接口和串行接口連接，其中一個(gè)以太網(wǎng)接口通過(guò)以太網(wǎng)物理層PHY芯片與ARM處理器連接，其余各以太網(wǎng)接口分別通過(guò)交換機(jī)SWITCH與ARM處理器連接； 所述的DSP處理器通過(guò)IIC總線與IC卡讀卡模塊連接，通過(guò)IDE總線與CF卡讀卡模塊連接，通過(guò)PCI總線與PMC連接器相連，PMC連接器與密碼模塊連接； 所述的ARM處理器通過(guò)高速UART總線與RJ45接口連接，通過(guò)GPIO總線與實(shí)時(shí)時(shí)鐘芯片RTC連接。
2.根據(jù)權(quán)利要求1所述的基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，其特征在于:所述的DSP處理器還通過(guò)PCI總線與USB接口連接。
3.根據(jù)權(quán)利要求1所述的基于雙處理器結(jié)構(gòu)的網(wǎng)絡(luò)安全裝置，其特征在于:所述的USB接口為USB2.0接口。
【文檔編號(hào)】H04L29/06GK203720841SQ201320836432
【公開日】2014年7月16日 申請(qǐng)日期:2013年12月18日 優(yōu)先權(quán)日:2013年12月18日
【發(fā)明者】卿輝 申請(qǐng)人:四川衛(wèi)士通信息安全平臺(tái)技術(shù)有限公司