一種具有bnc輸出的解碼器的制造方法
【專利摘要】本實用新型提供一種具有BNC輸出的解碼器，包括：解碼器主板和與所述解碼器主板輸出端相連的BNC接口板；其中，所述解碼器主板包括通過PCIE接口依次耦合的網(wǎng)絡(luò)子系統(tǒng)、Calpella平臺子系統(tǒng)和解碼輸出子系統(tǒng)。本實用新型將前端碼流通過中央處理器（CPU）進行解碼后，通過BNC輸出邏輯單元和數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成BNC模擬數(shù)據(jù)，最后從BNC接口板輸出顯示。
【專利說明】—種具有BNC輸出的解碼器
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及視頻監(jiān)控【技術(shù)領(lǐng)域】，特別涉及一種具有BNC輸出的解碼器。
【背景技術(shù)】
[0002]萬能解碼器集成了解碼器和分離器，是能對各類安防監(jiān)控廠商的編碼設(shè)備進行網(wǎng)絡(luò)解碼的視音頻解碼器。
[0003]當前安防監(jiān)控系統(tǒng)的解碼設(shè)備大體分為兩種:嵌入式解碼器和軟解碼服務(wù)器。
[0004]嵌入式解碼器的主要功能是在聯(lián)網(wǎng)監(jiān)控項目中，把網(wǎng)絡(luò)傳輸過來的視頻進行解碼上墻的工作。其主要由ARM主控芯片、DSP (微處理器)等專用解碼芯片解碼，并通過BNC(Bayonet Nut Connector,刺刀螺母連接器)接口輸出。特別的,所述BNC接口是一種用于同軸電纜的連接器
[0005]軟解碼服務(wù)器的主要由一塊PC主板和多塊顯卡構(gòu)成。所述PC主板運行windows操作系統(tǒng)。所述軟解碼服務(wù)器通常只支持VGA、DVI等主流接口，而并不支持BNC接口。
實用新型內(nèi)容
[0006]本實用新型的目的在于提供一種具有BNC輸出的解碼器，以解決現(xiàn)有的安防監(jiān)控系統(tǒng)的解碼設(shè)備中的軟解碼服務(wù)器不支持BNC接口的問題。
[0007]為解決上述技術(shù)問題，本實用新型提供一種具有BNC輸出的解碼器，包括:解碼器主板和與所述解碼器主板輸出端相連的BNC接口板；其中，
[0008]所述解碼器主板包括通過PCIE接口依次耦合的網(wǎng)絡(luò)子系統(tǒng)、Calpella平臺子系統(tǒng)和解碼輸出子系統(tǒng)。
[0009]優(yōu)選的，在所述的具有BNC輸出的解碼器中，所述網(wǎng)絡(luò)子系統(tǒng)包括前端碼流和通過RJ45接口與所述前端碼流相連的網(wǎng)卡。
[0010]優(yōu)選的，在所述的具有BNC輸出的解碼器中，所述CalpeI Ia平臺子系統(tǒng)包括中央處理器、為所述中央處理器提供內(nèi)存的內(nèi)存單元和通過FDI接口及DMI接口與所述中央處理器相連的南橋。
[0011]優(yōu)選的，在所述的具有BNC輸出的解碼器中，所述解碼輸出子系統(tǒng)包括BNC輸出邏輯單元和與所述BNC輸出邏輯單元相連的數(shù)模轉(zhuǎn)換器。
[0012]優(yōu)選的，在所述的具有BNC輸出的解碼器中，所述解碼輸出子系統(tǒng)包括兩個BNC輸出邏輯單元輸入，每個BNC輸出邏輯單元對應(yīng)八路數(shù)模轉(zhuǎn)換器輸出。
[0013]優(yōu)選的，在所述的具有BNC輸出的解碼器中，還包括與所述解碼器主板分別連接的電源、風(fēng)扇和LED指示燈面板。
[0014]本實用新型提供的具有BNC輸出的解碼器，具有以下有益效果:本實用新型將前端碼流通過中央處理器(CPU)進行解碼后，通過BNC輸出邏輯單元和數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成BNC模擬數(shù)據(jù)，最后從BNC接口板輸出顯示?！緦＠綀D】

【附圖說明】
[0015]圖1是本實用新型具有BNC輸出的解碼器的示意圖；
[0016]圖2是本實用新型具有BNC輸出的解碼器的解碼器主板示意圖；
[0017]圖3是本實用新型具有BNC輸出的解碼器的BNC硬件邏輯圖。
【具體實施方式】
[0018]以下結(jié)合附圖和具體實施例對本實用新型提出的具有BNC輸出的解碼器作進一步詳細說明。根據(jù)下面說明和權(quán)利要求書，本實用新型的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。
[0019]如圖1所示，本實用新型提供一種具有BNC輸出的解碼器，基于WindowsXPEmbedded操作系統(tǒng)，實現(xiàn)了 BNC解碼顯示，具體包括:解碼器主板11和與所述解碼器主板11輸出端相連的BNC接口板12，進一步包括與所述解碼器主板11分別連接的電源13、風(fēng)扇14和LED指示燈面板15。
[0020]如圖2所示，進一步說明解碼器主板的架構(gòu)。所述解碼器主板包括依次耦合的網(wǎng)絡(luò)子系統(tǒng)21、Calpella平臺子系統(tǒng)22和解碼輸出子系統(tǒng)23。所述網(wǎng)絡(luò)子系統(tǒng)21、Calpella平臺子系統(tǒng)22和解碼輸出子系統(tǒng)23之間通過PCIE接口相連。
[0021]具體的，所述網(wǎng)絡(luò)子系統(tǒng)21用于作為數(shù)據(jù)傳送的媒介，調(diào)用驅(qū)動所提供的接口將網(wǎng)絡(luò)碼流轉(zhuǎn)到系統(tǒng)中以實現(xiàn)解碼。所述網(wǎng)絡(luò)子系統(tǒng)21具體包括前端碼流211和通過RJ45接口 222與所述前端碼流211相連的網(wǎng)卡212。
[0022]優(yōu)選的，所述網(wǎng)卡212選用型號是RTL8111D的網(wǎng)卡。
[0023]進一步的，所述Calpella平臺子系統(tǒng)22是整個系統(tǒng)的核心部分，用于實現(xiàn)解碼。所述Calpella平臺子系統(tǒng)22具體包括中央處理器(CPU)221、為所述中央處理器(CPU)221提供內(nèi)存的內(nèi)存單元222和通過FDI接口 223及DMI接口 224與所述中央處理器(CPU)221相連的南橋(PCH) 225。
[0024]優(yōu)選的，所述中央處理器(CPU) 221使用英特爾的Arrandale CPU,主要負責操作系統(tǒng)以及應(yīng)用程序的啟動和運行，確保整個設(shè)備的系統(tǒng)調(diào)度。
[0025]優(yōu)選的，所述內(nèi)存單元222選用DDR3，為系統(tǒng)和應(yīng)用程序運行提供內(nèi)存。
[0026]具體的，所述南橋(PCH, platform controller hub) 225主要實現(xiàn)平臺控制，和提供一些低速的外圍接口，包括USB，SATA, SPI, SMBus, HAD, PCIE，LPC等等。
[0027]具體的，所述中央處理器221和所述南橋225之間通過FDI接口 223及DMI接口224兩種方式進行傳輸，所述FDI接口 223負責傳輸數(shù)據(jù)，所述DMI接口 224負責傳輸視頻信號。
[0028]進一步的，所述解碼輸出子系統(tǒng)23用于將解碼后的碼流轉(zhuǎn)換成BNC輸出，具體包括BNC輸出邏輯單元231和與所述BNC輸出邏輯單元231相連的數(shù)模轉(zhuǎn)換器232。
[0029]優(yōu)選的，所述BNC輸出邏輯單元231選用CX25821芯片。
[0030]優(yōu)選的，所述數(shù)模轉(zhuǎn)換器232選用型號是SAA7121H的數(shù)模轉(zhuǎn)換器。
[0031]具體的，通過CX25821將PCIE總線上的碼流轉(zhuǎn)成BT.656然后經(jīng)由SAA7121轉(zhuǎn)成BNC輸出。[0032]基于此，所述解碼器主板采用X86架構(gòu)Calpella平臺，將網(wǎng)絡(luò)進來的前端碼流使用CPU進行解碼，然后將解碼后的數(shù)據(jù)經(jīng)由PCH送入BNC輸出邏輯單元，通過SAA7121轉(zhuǎn)成BNC輸出。
[0033]進一步如圖3所示，所述解碼輸出子系統(tǒng)包括兩個BNC輸出邏輯單元輸入，每個BNC輸出邏輯單元對應(yīng)八路數(shù)模轉(zhuǎn)換器輸出。CPU解碼碼流后，將解碼后數(shù)據(jù)送入南橋，并通過提供的PCIE接口，將碼流通過外圍芯片轉(zhuǎn)成相關(guān)的圖像制式輸出。特別的，一顆BNC輸出邏輯單元支持8路BNC輸出，則采用多顆BNC輸出邏輯單元，支持多個BNC輸出。
[0034]上述描述僅是對本實用新型較佳實施例的描述，并非對本實用新型范圍的任何限定，本實用新型領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護范圍。
【權(quán)利要求】
1.一種具有BNC輸出的解碼器，其特征在于，包括:解碼器主板和與所述解碼器主板輸出端相連的BNC接口板；其中， 所述解碼器主板包括通過PCIE接口依次耦合的網(wǎng)絡(luò)子系統(tǒng)、Calpella平臺子系統(tǒng)和解碼輸出子系統(tǒng)。
2.如權(quán)利要求1所述的具有BNC輸出的解碼器，其特征在于，所述網(wǎng)絡(luò)子系統(tǒng)包括前端碼流和通過RJ45接口與所述前端碼流相連的網(wǎng)卡。
3.如權(quán)利要求1所述的具有BNC輸出的解碼器，其特征在于，所述Calpella平臺子系統(tǒng)包括中央處理器、為所述中央處理器提供內(nèi)存的內(nèi)存單元和通過FDI接口及DMI接口與所述中央處理器相連的南橋。
4.如權(quán)利要求1所述的具有BNC輸出的解碼器，其特征在于，所述解碼輸出子系統(tǒng)包括BNC輸出邏輯單元和與所述BNC輸出邏輯單元相連的數(shù)模轉(zhuǎn)換器。
5.如權(quán)利要求4所述的具有BNC輸出的解碼器，其特征在于，所述解碼輸出子系統(tǒng)包括兩個BNC輸出邏輯單元輸入，每個BNC輸出邏輯單元對應(yīng)八路數(shù)模轉(zhuǎn)換器輸出。
6.如權(quán)利要求1-5中任一所述的具有BNC輸出的解碼器，其特征在于，還包括與所述解碼器主板分別連接的電源、風(fēng)扇和LED指示燈面板。
【文檔編號】H04N19/44GK203801035SQ201320815604
【公開日】2014年8月27日 申請日期:2013年12月10日 優(yōu)先權(quán)日:2013年12月10日
【發(fā)明者】胡金軍 申請人:杭州?？低晹?shù)字技術(shù)股份有限公司