一種ais系統(tǒng)收發(fā)信號的基帶處理電路的制作方法
【專利摘要】本實(shí)用新型公開了一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，包括至少一個基帶處理芯片，和基帶處理芯片數(shù)量一樣的串口芯片和ARM芯片，串口芯片連接ARM芯片，ARM芯片連接串口芯片。它根據(jù)AIS系統(tǒng)信號源設(shè)備的命令精確控制報文內(nèi)容和報文傳遞的速率，可以有效提高信號傳送的精確率。
【專利說明】—種AIS系統(tǒng)收發(fā)信號的基帶處理電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及自動識別系統(tǒng)【技術(shù)領(lǐng)域】，具體涉及一種AIS系統(tǒng)收發(fā)信號的基帶處理電路。
【背景技術(shù)】
[0002]自動識別系統(tǒng)(Automatic Identification System,簡稱AIS系統(tǒng))是由國際海事組織(MO)、國際航標(biāo)協(xié)會(IALA)、國際電信聯(lián)盟(ITU)等國際組織，在艦船飛機(jī)之?dāng)澄易R別器的基礎(chǔ)上，共同研究的一種新型的集網(wǎng)絡(luò)技術(shù)、現(xiàn)代通訊技術(shù)、計算機(jī)技術(shù)、電子信息顯示技術(shù)為一體的數(shù)字助航系統(tǒng)和設(shè)備。
[0003]船舶自動識別系統(tǒng)(AIS)的是在無線電應(yīng)答器監(jiān)測技術(shù)的基礎(chǔ)上，配合GPS全球定位系統(tǒng)將船位、船速、改變航向率及航向等船舶動態(tài)結(jié)合船名、呼號、吃水及危險貨物等船舶靜態(tài)資料由甚高頻(VHF)頻道向附近水域船舶及岸臺廣播，使鄰近船舶及岸臺能及時掌握附近海面所有船舶之動靜態(tài)資訊，得以立刻互相通話協(xié)調(diào)，采取必要避讓行動。它可用于船舶等運(yùn)載工具的精確跟蹤，以彌補(bǔ)傳統(tǒng)雷達(dá)監(jiān)測在自動識別目標(biāo)以及獲取航行動向信息等方面的不足，對雷達(dá)監(jiān)測起輔助或替代作用。
[0004]由于AIS技術(shù)的先進(jìn)性，使用的簡易性和經(jīng)濟(jì)性，AIS技術(shù)被采納為國際標(biāo)準(zhǔn)(ITU-R M.1371、IEC 61993-2)，ITU組織由根據(jù)不同的設(shè)備應(yīng)用制定了不同的協(xié)議標(biāo)準(zhǔn)。按照功能劃分，可分為AIS Class A、AIS ClassB、AIS基站、AIS航標(biāo)、AIS SART、AIS信標(biāo)等，其中國際海事組織(MO)強(qiáng)制性要求300噸以上海上航行船舶安裝AIS ClassA標(biāo)準(zhǔn)的設(shè)備。
[0005]AIS系統(tǒng)以無線電應(yīng)答器監(jiān)測技術(shù)為基礎(chǔ)，無線電應(yīng)答器監(jiān)測技術(shù)是通過射頻接收發(fā)射設(shè)備來實(shí)現(xiàn)的，射頻接收發(fā)射設(shè)備包括基帶部分和發(fā)射部分，基帶部分主要通過基帶芯片來完成，基帶芯片發(fā)射時，把音頻信號編譯成用來發(fā)射的基帶碼，收時，把收到的基帶碼解譯為音頻信號。同時，也負(fù)責(zé)地址信息文字信息(短訊文字、網(wǎng)站文字)、圖片信息的編譯。在現(xiàn)有射頻技術(shù)中，射頻芯片負(fù)責(zé)射頻收發(fā)、頻率合成、功率放大，射頻芯片處理的是模擬信號，基帶芯片負(fù)責(zé)信號處理和協(xié)議處理，基帶芯片處理的是數(shù)字信號?；鶐酒幚硇畔⒌哪芰χ饕ㄟ^基帶帶寬來衡量，基帶帶寬有限一直是射頻【技術(shù)領(lǐng)域】的關(guān)鍵性問題，對于大量的數(shù)據(jù)轉(zhuǎn)發(fā)，射頻【技術(shù)領(lǐng)域】主要是通過基帶池來實(shí)現(xiàn)，就是通過基帶容量共享，同時基帶資源動態(tài)分配，基帶池技術(shù)很好解決了基帶帶寬的問題，不過需要不停切換基帶處理單元，故障率會相對增加，影響信號傳送的質(zhì)量。
實(shí)用新型內(nèi)容
[0006]為了克服現(xiàn)有技術(shù)在射頻信號接收或者發(fā)射時，采用基帶池的技術(shù)方案來拓寬基帶帶寬，其存在需要在基帶處理單元之間不停切換，故障率會相對增加，影響信號傳送的質(zhì)量的技術(shù)問題，本實(shí)用新型提供一種AIS系統(tǒng)收發(fā)信號的基帶處理電路。
[0007]為解決上述的技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案:[0008]一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，包括至少一個基帶處理芯片，和基帶處理芯片數(shù)量一樣的串口芯片和ARM芯片，串口芯片連接ARM芯片，ARM芯片連接串口芯片。
[0009]本實(shí)用新型的工作原理是，通過串口芯片實(shí)現(xiàn)AIS系統(tǒng)信號源設(shè)備和ARM芯片的數(shù)據(jù)通信，ARM芯片根據(jù)AIS系統(tǒng)信號源設(shè)備的命令精確控制報文內(nèi)容和報文傳遞的速率，基帶處理芯片將報文內(nèi)容編譯成用于發(fā)射的基帶碼信號，提供給發(fā)射單元，從而實(shí)現(xiàn)報文的精確、高效率處理和傳送。
[0010]和現(xiàn)有技術(shù)在射頻信號接收或者發(fā)射時，采用基帶池的技術(shù)方案來拓寬基帶帶寬的技術(shù)方案相比，本實(shí)用新型采用串口芯片實(shí)現(xiàn)Ais系統(tǒng)信號源設(shè)備和ARM芯片的數(shù)據(jù)通信，ARM芯片根據(jù)AIS系統(tǒng)信號源設(shè)備的命令精確控制報文內(nèi)容和報文傳遞的速率，基帶處理芯片將報文內(nèi)容編譯成用于發(fā)射的基帶碼信號，提供給發(fā)射單元的技術(shù)方案和基帶池的技術(shù)方案，無論是技術(shù)構(gòu)思還是技術(shù)特征都有本質(zhì)的區(qū)別，是無法從現(xiàn)有技術(shù)通過分析、推理或者有限次試驗(yàn)而得到，也不能從現(xiàn)有技術(shù)加上公知常識組合得到本實(shí)用新型的方案，本實(shí)用新型具有實(shí)質(zhì)性的特點(diǎn)，為現(xiàn)有技術(shù)作出了貢獻(xiàn)，本實(shí)用新型ARM芯片可根據(jù)信號的優(yōu)先級排隊(duì)傳送信號，從而減少了信號發(fā)射所需基帶信號帶寬的需求，RM芯片根據(jù)AIS系統(tǒng)信號源設(shè)備的命令精確控制報文內(nèi)容和報文傳遞的速率，可以有效提高信號傳送的精確率，對于高精度信號傳送來講，本實(shí)用新型具有積極的效果，取得了實(shí)質(zhì)性的進(jìn)步。
[0011]為了進(jìn)一步優(yōu)化，提高ARM芯片頻率的精度和穩(wěn)定度，作為優(yōu)選，AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括晶體振蕩器，晶體振蕩器連接ARM芯片。
[0012]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路工作頻率質(zhì)量的進(jìn)一步改進(jìn)。晶體振蕩器為ARM芯片提供高精度和穩(wěn)定的脈沖時鐘頻率，從而保證了 ARM芯片運(yùn)行的穩(wěn)定性和可靠性，從而實(shí)現(xiàn)報文內(nèi)容和報文傳遞速率控制的精準(zhǔn)性。
[0013]為了進(jìn)一步優(yōu)化，確保ARM芯片工作的穩(wěn)定性，作為優(yōu)選，AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括復(fù)位電路，復(fù)位電路連接ARM芯片。
[0014]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路工作穩(wěn)定性的進(jìn)一步改進(jìn)。復(fù)位電路為ARM芯片的運(yùn)行提供穩(wěn)定的電源，從而確保ARM芯片處于正常的工作狀態(tài)，實(shí)現(xiàn)報文內(nèi)容和報文傳遞速率控制的精準(zhǔn)性。
[0015]為了進(jìn)一步優(yōu)化，確保復(fù)位電路能為ARM芯片提供優(yōu)質(zhì)的電源保證，作為優(yōu)選，復(fù)位電路為微分型復(fù)位電路、積分型復(fù)位電路、比較器型復(fù)位電路、看門狗型復(fù)位電路中的任
意一項(xiàng)。
[0016]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路的電源保障能力的進(jìn)一步改進(jìn)。本實(shí)用新型提供較寬的復(fù)位電路選擇，可以根據(jù)實(shí)際的需要選擇最符合的復(fù)位電路為ARM芯片提供優(yōu)質(zhì)的電源保證。
[0017]為了進(jìn)一步優(yōu)化，提高ARM芯片工作的穩(wěn)定性，作為優(yōu)選，AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括可擦除存儲器，可擦除存儲器連接ARM芯片。
[0018]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路的工作能力、穩(wěn)定性和可靠性的進(jìn)一步改進(jìn)?？刹脸鎯ζ饔糜诖鎯RM芯片的配置程序，通過配置程序，可以進(jìn)一步優(yōu)化ARM芯片的工作質(zhì)量和工作能力。
[0019]為了進(jìn)一步優(yōu)化，提高可擦除存儲器的可選擇性，作為優(yōu)選，可擦除存儲器為閃存、可擦除只讀存儲器中的任意一項(xiàng)。[0020]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路的工作適應(yīng)能力的進(jìn)一步改進(jìn)。閃存擁有較大的存儲容量、較快的讀取速度，不過需要通過焊接連接ARM芯片，不易更換，可擦除只讀存儲器可以通過直接插拔進(jìn)行更換，更換方便。
[0021]為了進(jìn)一步優(yōu)化，快速了解基帶處理芯片的工作狀況，作為優(yōu)選，AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括LED電路，LED電路連接基帶處理芯片。
[0022]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路工作狀況的快速判斷的進(jìn)一步改進(jìn)。基帶處理芯片的工作狀態(tài)通過LED電路快速顯示出來，可以直觀的了解到基帶處理芯片是否處于有效狀態(tài)，和基帶芯片的負(fù)載狀況。
[0023]為了進(jìn)一步優(yōu)化，為AIS系統(tǒng)提供準(zhǔn)確的時間和GPS信息，作為優(yōu)選，AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括GPS模塊，GPS模塊連接ARM芯片。
[0024]以上是對AIS系統(tǒng)收發(fā)信號的基帶處理電路時種準(zhǔn)確性保障能力和GPS信息提供能力的進(jìn)一步改進(jìn)。AIS系統(tǒng)的模擬GPS通過AIS信號源提供，當(dāng)處于實(shí)際環(huán)境中需要真實(shí)的GPS信息時，可通過GPS模塊接收GPS提供能ARM芯片，通過基帶處理芯片轉(zhuǎn)發(fā)給射頻芯片，從而實(shí)現(xiàn)真實(shí)GPS信息的提供，同時通過GPS模塊還可以為AIS系統(tǒng)提供真實(shí)、實(shí)時的時間服務(wù)。
[0025]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0026]1.和現(xiàn)有技術(shù)在射頻信號接收或者發(fā)射時，采用基帶池的技術(shù)方案來拓寬基帶帶寬的技術(shù)方案相比，本實(shí)用新型，采用串口芯片實(shí)現(xiàn)AIS系統(tǒng)信號源設(shè)備和配置有晶體振蕩器、可擦除存儲器的ARM芯片的數(shù)據(jù)通信，ARM芯片連接基帶處理芯片，從而ARM芯片可根據(jù)信號的優(yōu)先級排隊(duì)傳送信號，從而減少了信號發(fā)射所需基帶信號帶寬的需求，RM芯片根據(jù)AIS系統(tǒng)信號源設(shè)備的命令精確控制報文內(nèi)容和報文傳遞的速率，可以有效提高信號傳送的精確率。
[0027]2.本實(shí)用新型還配置有GPS模塊，可通過GPS模塊為AIS系統(tǒng)提供實(shí)時、有效的GPS信息和時間信息，是AIS系統(tǒng)能在實(shí)際的環(huán)境中工作，時間信息能為AIS系統(tǒng)的工作提供準(zhǔn)確的時間服務(wù)。
[0028]本實(shí)用新型解決了在射頻信號接收或者發(fā)射時，采用基帶池的技術(shù)方案來拓寬基帶帶寬的技術(shù)方案，存在需要在基帶處理單元之間不停切換，故障率會相對增加，影響信號傳送的質(zhì)量的技術(shù)問題，它根據(jù)信號的優(yōu)先級排隊(duì)傳送信號，從而減少了信號發(fā)射所需基帶信號帶寬的需求，ARM芯片根據(jù)AIS系統(tǒng)信號源設(shè)備的命令精確控制報文內(nèi)容和報文傳遞的速率，可以有效提高信號傳送的精確率，獲得了積極的效果，取得了進(jìn)步，它具有很好的實(shí)用性和產(chǎn)業(yè)價值。
【專利附圖】

【附圖說明】
[0029]為了更清楚地說明本實(shí)用新型的實(shí)施例，下面將對描述本實(shí)用新型實(shí)施例中所需要用到的附圖作簡單的說明。顯而易見的，下面描述中的附圖僅僅是本實(shí)用新型中記載的一些實(shí)施例，對于本領(lǐng)域的技術(shù)人員而言，在不付出創(chuàng)造性勞動的情況下，還可以根據(jù)下面的附圖，得到其它附圖。
[0030]圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。【具體實(shí)施方式】
[0031]下面結(jié)合說明書附圖對本實(shí)用新型的【具體實(shí)施方式】進(jìn)一步說明。對這些實(shí)施方式的說明主要用于幫助理解本實(shí)用新型的發(fā)明構(gòu)思、所解決的技術(shù)問題、構(gòu)成技術(shù)方案的技術(shù)特征和帶來的技術(shù)效果。對這些實(shí)施方式的說明是示意性的，不構(gòu)成對本實(shí)用新型的具體限定。本實(shí)用新型各個實(shí)施方式所涉及的技術(shù)特征，只要彼此不構(gòu)成沖突就可以相互組合，通過等同替代或者是明顯變型方式得到的所有實(shí)施例，和本實(shí)用新型的實(shí)施例實(shí)質(zhì)上相同。
[0032]實(shí)施例一:
[0033]如圖1所示，本實(shí)用新型，包括至少一個基帶處理芯片，和基帶處理芯片數(shù)量一樣的串口芯片和ARM芯片，串口芯片連接ARM芯片，ARM芯片連接串口芯片。
[0034]本實(shí)用新型投入使用時，第一步，檢查、調(diào)試設(shè)備:檢查基帶處理芯片、ARM芯片、串口芯片是否按本實(shí)用新型的技術(shù)方案連接，它們之間的硬件連接是否正常，如果出現(xiàn)異常，予以糾正；第二步，加電測試設(shè)備:啟動電源，確認(rèn)AIS系統(tǒng)收發(fā)信號的基帶處理電路工作狀態(tài)是否正常，正常后才投入使用；第三步，接入系統(tǒng)，將AIS系統(tǒng)收發(fā)信號的基帶處理電路，按照AIS系統(tǒng)的設(shè)計要求設(shè)置到系統(tǒng)中，執(zhí)行AIS系統(tǒng)的收發(fā)信號作業(yè)。
[0035]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際施工環(huán)境和工件的要求自由選擇組件的參數(shù)。
[0036]實(shí)施例二:
[0037]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路工作頻率質(zhì)量，本實(shí)施例在實(shí)施例一的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括晶體振蕩器，晶體振蕩器連接ARM芯片。
[0038]實(shí)施例三:
[0039]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路工作穩(wěn)定性，本實(shí)施例在實(shí)施例一?二的任意一個實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括復(fù)位電路，復(fù)位電路連接ARM芯片。
[0040]實(shí)施例四:
[0041]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路的電源保障能力，本實(shí)施例在實(shí)施例三的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的復(fù)位電路為微分型復(fù)位電路、積分型復(fù)位電路、比較器型復(fù)位電路、看門狗型復(fù)位電路中的任意一項(xiàng)。
[0042]實(shí)施例五:
[0043]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路的工作能力、穩(wěn)定性和可靠性，本實(shí)施例在實(shí)施例一?四的任意一個實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括可擦除存儲器，可擦除存儲器連接ARM芯片。
[0044]實(shí)施例六:
[0045]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路的工作適應(yīng)能力，本實(shí)施例在實(shí)施例五的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的可擦除存儲器為閃存、可擦除只讀存儲器中的任意一項(xiàng)。
[0046]實(shí)施例七:
[0047]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路時種準(zhǔn)確性保障能力和GPS信息提供能力，本實(shí)施例在實(shí)施例一?六的任意一個實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括LED電路，LED電路連接基帶處理芯片。
[0048]實(shí)施例八:
[0049]為了提高AIS系統(tǒng)收發(fā)信號的基帶處理電路時種準(zhǔn)確性保障能力和GPS信息提供能力，本實(shí)施例在實(shí)施例一?七的任意一個實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，如圖1所示，本實(shí)施例的AIS系統(tǒng)收發(fā)信號的基帶處理電路，還包括GPS模塊，GPS模塊連接ARM芯片。
[0050]以上結(jié)合說明書附圖對本實(shí)用新型的實(shí)施方式作出詳細(xì)說明，但本實(shí)用新型并不限于上述實(shí)施方式和實(shí)施例，在基于本實(shí)用新型的發(fā)明構(gòu)思的基礎(chǔ)上，對本實(shí)用新型的上述實(shí)施方式進(jìn)行各種變化、修改、替換或變型，均落入本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，包括至少一個基帶處理芯片，和基帶處理芯片數(shù)量一樣的串口芯片和ARM芯片，所述串口芯片連接ARM芯片，所述ARM芯片連接串口芯片。
2.根據(jù)權(quán)利要求1所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，還包括晶體振蕩器，所述晶體振蕩器連接ARM芯片。
3.根據(jù)權(quán)利要求1所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，還包括復(fù)位電路，所述復(fù)位電路連接ARM芯片。
4.根據(jù)權(quán)利要求3所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，復(fù)位電路為微分型復(fù)位電路、積分型復(fù)位電路、比較器型復(fù)位電路、看門狗型復(fù)位電路中的任意一項(xiàng)。
5.根據(jù)權(quán)利要求1所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，還包括可擦除存儲器，所述可擦除存儲器連接ARM芯片。
6.根據(jù)權(quán)利要求5所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，所述可擦除存儲器為閃存、可擦除只讀存儲器中的任意一項(xiàng)。
7.根據(jù)權(quán)利要求1所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，還包括LED電路，所述LED電路連接基帶處理芯片。
8.根據(jù)權(quán)利要求1所述的一種AIS系統(tǒng)收發(fā)信號的基帶處理電路，其特征在于，還包括GPS模塊，所述GPS模塊連接ARM芯片。
【文檔編號】H04B1/40GK203590214SQ201320776477
【公開日】2014年5月7日 申請日期:2013年11月30日 優(yōu)先權(quán)日:2013年11月30日
【發(fā)明者】印夢超, 謝永鋒, 魏璨, 周密 申請人:成都天奧信息科技有限公司