專利名稱：一種mimo-ofdm的無線通信系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信系統(tǒng)領(lǐng)域，更具體的，涉及一種高效MIM0-0FDM的無線通信系統(tǒng)。
背景技術(shù)：
伴隨著無線數(shù)據(jù)通信與多媒體應(yīng)用的不斷發(fā)展，無線傳輸系統(tǒng)對(duì)傳輸速率與QoS保證等方面的要求也相應(yīng)地不斷提高。其中作為第四代移動(dòng)通信中的關(guān)鍵技術(shù)，正交頻分復(fù)用(OFDM)和多入多出(MMO)在新型的物理層傳輸技術(shù)中正越來越受人們的重視。OFDM可以有效地對(duì)抗多徑時(shí)延擴(kuò)展和消除碼間干擾(ISI)，頻譜利用率接近Nyquist極限，滿足通信中需要物理層數(shù)據(jù)高速傳輸?shù)囊?，降低誤碼率。而且MMO能夠有效地利用或減輕多徑衰落，消除共道干擾，能夠在不增加帶寬的條件下比SISO成倍地提升信息傳輸速率。因此在新一代的通信中實(shí)現(xiàn)一個(gè)具有OFDM和MIMO技術(shù)的高效MIM0-0FDM的無線通信系統(tǒng)很有必要。實(shí)現(xiàn)OFDM和MIMO技術(shù)的難點(diǎn)在于，設(shè)計(jì)一個(gè)合適的發(fā)射和檢測(cè)算法，保持各個(gè)子載波滿足頻率的正交性，避免頻率偏差造成子載波間干擾(ICI)和較高的峰值平均功率比(PAPR)造成信號(hào)畸變。
發(fā)明內(nèi)容為了克服現(xiàn)有技術(shù)的不足，本實(shí)用新型提出一種高效MMO-OFDM的無線通信系統(tǒng)，本實(shí)用新型具有高傳輸速率、高頻譜利用率、低信道衰落、低誤碼率、抗干擾能力強(qiáng)等特點(diǎn)。為了實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案為:一種MMO-OFDM的無線通信系統(tǒng)，包括MCU、發(fā)射機(jī)和接收機(jī)，MCU控制發(fā)射機(jī)和接收機(jī)；所述發(fā)射機(jī)包括順次連接的第一基帶數(shù)據(jù)處理部分和射頻發(fā)射部分，所述第一基帶數(shù)據(jù)處理部分包括第一模塊和第二模塊；所述第一模塊的輸出端分別接第二模塊的輸入端和射頻發(fā)射部分的輸入端；所述第一模塊包括順次連接的擾碼器、信道編碼器、交織器、QAM映射器、導(dǎo)頻插入器、IFFT變換器以及加窗和前綴生成器；所述第二模塊為訓(xùn)練序列生成器；所述射頻發(fā)射部分包括順次連接的AD轉(zhuǎn)換器、IQ調(diào)制器、增益控制器、高放器和發(fā)射器；所述接收機(jī)包括射頻接收部分和第二基帶數(shù)據(jù)處理部分，所述射頻接收部分包括順次連接的接收器、低噪放器、IQ解調(diào)器、DA轉(zhuǎn)換器和AFC時(shí)鐘恢復(fù)；AFC時(shí)鐘恢復(fù)的輸出端接IQ解調(diào)器另一輸入端；所述第二基帶數(shù)據(jù)處理部分包括順次連接的分組檢測(cè)器、載波同步器、符號(hào)同步器、CP去除器、FFT變換器、信道均衡器、采樣頻率同步器、剩余相位跟蹤器、QAM解映射器、解交織器、信道解碼器和解擾碼器；其中載波同步器的輸出端還接剩余相位跟蹤器的輸入端，信道均衡器還接QAM解映射器；[0010]所述DA轉(zhuǎn)換器的輸出端接分組檢測(cè)器的輸入端。采用第一基帶數(shù)據(jù)處理部分對(duì)輸入的數(shù)據(jù)進(jìn)行處理，繼而通過射頻發(fā)射部分發(fā)送無線信號(hào)；射頻接收部分接收無線信號(hào)，并將該無線信號(hào)輸入到第二基帶數(shù)據(jù)處理部分進(jìn)行處理。其中第一基帶數(shù)據(jù)處理部分的特點(diǎn)是發(fā)射端附加前導(dǎo)信號(hào)即長(zhǎng)短訓(xùn)練序列，運(yùn)用加窗加前綴和多種編碼技術(shù)，使其有高傳輸效率、高頻譜利用率、低信道衰落、低誤碼率、抗干擾能力強(qiáng)；第二基帶數(shù)據(jù)處理部分的特點(diǎn)是進(jìn)行多種同步和補(bǔ)償確保接收到的子載波滿足正交性，以及解碼時(shí)糾正誤碼，極大地降低了誤碼率，增強(qiáng)了抗干擾能力。更進(jìn)一步的，所述發(fā)射器為發(fā)射天線。更進(jìn)一步的，所述第一、二基帶數(shù)據(jù)處理部分在FPGA上進(jìn)行。更進(jìn)一步的，所述擾碼器包括順次連接的并串轉(zhuǎn)換器和加擾器，用于將輸入的并行物理層協(xié)議單元數(shù)據(jù)為串行數(shù)據(jù)，繼而形成串行輸出的擾碼；所述信道編碼器包括1/2碼率的卷積碼生成器、2/3碼率卷積碼生成器、3/4碼率卷積碼生成器，其中1/2碼率的卷積碼生成器的輸出端在MCU的控制下選擇連接到2/3碼率卷積碼生成器、3/4碼率卷積碼生成器的輸入端；所述交織器包括由寫地址生成器、模384計(jì)數(shù)器、第一雙口塊RAM組成的一級(jí)交織器和由讀寫地址生成器、模24計(jì)數(shù)器、第二雙口塊RAM組成的二級(jí)交織器，其中一級(jí)交織器中寫地址生成器和模384計(jì)數(shù)器為第一雙口塊RAM的寫讀地址輸入端，第一雙口塊RAM的輸出端連接著二級(jí)交織器的第二雙口塊RAM，二級(jí)交織器的第二雙口塊RAM的讀寫地址由模24計(jì)數(shù)器控制的讀寫地址生成器提供；所述QAM映射器為16QAM調(diào)制器；所述導(dǎo)頻插入器包括第一擾碼器、查找表、模64計(jì)數(shù)器和第三雙口塊RAM組成，其中第一擾碼器由MCU控制，其輸出端控制第三雙口塊RAM的數(shù)據(jù)輸入端，而第三雙口塊RAM的讀寫地址由模64計(jì)數(shù)器和查找表提供；所述訓(xùn)練序列生成器包括基于IEEE802.11標(biāo)準(zhǔn)的短訓(xùn)練序列生成器和長(zhǎng)訓(xùn)練序列生成器，其中短訓(xùn)練序列生成器的輸出端和長(zhǎng)訓(xùn)練序列生成器的輸出端由MCU控制輸出。更進(jìn)一步的，所述分組檢測(cè)器包括緩存模塊、主控制模塊、延遲相關(guān)能量計(jì)算模塊、相關(guān)窗口能量計(jì)算模塊和幀搜索模塊，其中緩存模塊在主控制模塊的控制下連接著延遲相關(guān)能量計(jì)算模塊和相關(guān)窗口能量計(jì)算模塊的輸入端，且延遲相關(guān)能量計(jì)算模塊和相關(guān)窗口能量計(jì)算模塊的輸出端連接著幀搜索模塊的輸入端，幀搜索模塊提供反饋信號(hào)給主控制豐旲塊;所述載波同步器包括數(shù)據(jù)分流模塊、載波頻偏估計(jì)模塊、數(shù)據(jù)緩存模塊、載波頻偏補(bǔ)償模塊和數(shù)據(jù)聯(lián)合輸出模塊，其中數(shù)據(jù)分流模塊的三個(gè)輸出端分別接載波頻偏估計(jì)模塊、數(shù)據(jù)緩存模塊和載波頻偏補(bǔ)償模塊的輸入端，載波頻偏估計(jì)模塊的輸出端連接著載波頻偏補(bǔ)償模塊的另一輸入端，且數(shù)據(jù)緩存模塊和載波頻偏補(bǔ)償模塊的輸出端連接著數(shù)據(jù)聯(lián)合輸出模塊的輸入端；所述符號(hào)同步器包括順次連接的量化模塊、匹配濾波模塊和符號(hào)輸出模塊；所述信道均衡器包括長(zhǎng)訓(xùn)練符號(hào)提取模塊、能量計(jì)算模塊、信道估算模塊、信道補(bǔ)償模塊，其中長(zhǎng)訓(xùn)練符號(hào)提取模塊的輸出端分別連接著能量計(jì)算模塊、信道估算模塊和信道補(bǔ)償模塊的輸入端，且信道估算模塊的輸出端連接著信道補(bǔ)償模塊的另一輸入端，能量計(jì)算模塊的能量輸出端連接到QAM解映射器的輸入端；所述采樣頻率同步器包括導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊、導(dǎo)頻相關(guān)模塊、頻偏估計(jì)模塊、頻偏補(bǔ)償模塊和順序調(diào)整模塊，其中導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊、頻偏補(bǔ)償模塊和順序調(diào)整模塊順次連接，所述導(dǎo)頻提取模塊的導(dǎo)頻輸出端接導(dǎo)頻相關(guān)模塊，導(dǎo)頻相關(guān)模塊的相關(guān)值輸出端接頻偏估計(jì)模塊，頻偏估計(jì)模塊的角度輸出端與導(dǎo)頻緩存的輸出端接頻偏補(bǔ)償模塊的輸入端；所述剩余相位跟蹤器包括導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊、相位跟蹤補(bǔ)償因子計(jì)算模塊和剩余相位補(bǔ)償模塊，其中導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊和剩余相位補(bǔ)償模塊順次連接，所述導(dǎo)頻提取模塊還通過相位跟蹤補(bǔ)償因子計(jì)算模塊接剩余相位補(bǔ)償模塊；所述QAM解映射器包括順次連接的判決閾值調(diào)整模塊、數(shù)據(jù)緩存模塊和16QAM解調(diào)模塊，其中信道均衡器的能量計(jì)算模塊的輸出端接判決閾值調(diào)整模塊的輸入端，信道均衡器的能量計(jì)算模塊的輸出端與剩余相位跟蹤器的輸出端接16QAM解調(diào)模塊的輸入端；所述信道解碼器采用維特比解碼器，包括漢明距離計(jì)算模塊、ACS模塊、最小值選擇模塊、路徑存儲(chǔ)模塊、幸存RAM和路徑回溯模塊，其中漢明距離計(jì)算模塊、ACS模塊、最小值選擇模塊和路徑回溯模塊順次連接，ACS模塊的輸出端接路徑存儲(chǔ)模塊的輸入端，路徑存儲(chǔ)模塊接到幸存RAM，路徑存儲(chǔ)模塊接到路徑回溯模塊。與現(xiàn)有技術(shù)相比，本實(shí)用新型的具有以下有益效果:本實(shí)用新型的無線通信系統(tǒng)是基于802.11，利用OFDM、MM0、多種編解碼技術(shù)、同步和校正技術(shù)搭建而成；在發(fā)射機(jī)上添加前導(dǎo)信號(hào)即長(zhǎng)短訓(xùn)練序列，運(yùn)用加窗加前綴和多種編碼技術(shù)；且在接收機(jī)上進(jìn)行多種同步和補(bǔ)償確保接收到的子載波滿足正交性，以及解碼時(shí)糾正誤碼，極大地降低了誤碼率，增強(qiáng)了抗干擾能力。具有高傳輸速率、高頻譜利用率、低信道衰落、低誤碼率、抗干擾能力強(qiáng)等特點(diǎn)。

圖1為本實(shí)用新型的發(fā)射機(jī)的結(jié)構(gòu)示意圖。圖2為本實(shí)用新型的接收機(jī)的結(jié)構(gòu)示意圖。圖3為本實(shí)用新型的擾碼器的結(jié)構(gòu)示意圖。圖4為本實(shí)用新型的信道編碼器的結(jié)構(gòu)示意圖。圖5為本實(shí)用新型的交織器的結(jié)構(gòu)示意圖。圖6為本實(shí)用新型的導(dǎo)頻插入器的結(jié)構(gòu)示意圖。圖7為本實(shí)用新型的IFFT變換器的結(jié)構(gòu)示意圖。圖8為本實(shí)用新型的訓(xùn)練序列生成器的結(jié)構(gòu)示意圖。圖9為本實(shí)用新型的分組檢測(cè)器的結(jié)構(gòu)示意圖。圖10為本實(shí)用新型的載波同步器的結(jié)構(gòu)示意圖。圖11為本實(shí)用新型的符號(hào)同步器的結(jié)構(gòu)示意圖。圖12為本實(shí)用新型的信道均衡器的結(jié)構(gòu)示意圖。圖13為本實(shí)用新型的采樣頻率同步器的結(jié)構(gòu)示意圖。圖14為本實(shí)用新型的剩余相位跟蹤器的結(jié)構(gòu)示意圖。[0043]圖15為本實(shí)用新型的QAM解映射器的結(jié)構(gòu)示意圖。圖16為本實(shí)用新型的維特比解碼器的結(jié)構(gòu)示意圖。
具體實(shí)施例
以下結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步描述，但本實(shí)用新型的實(shí)施方式并不限于此。OFDM是基于IEEE802.11標(biāo)準(zhǔn):子載波數(shù)量為52，導(dǎo)頻數(shù)量為4，OFDM符號(hào)長(zhǎng)度為4us，保護(hù)間隔為800ns，子載波間隔為312.5kHz，信號(hào)帶寬為16.66MHz，信道間隔為20MHz。如圖1所示，發(fā)射機(jī)I包括順次連接的第一基帶數(shù)據(jù)處理部分和射頻發(fā)射部分，所述第一基帶數(shù)據(jù)處理部分包括第一模塊和第二模塊；所述第一模塊的輸出端分別接第二模塊的輸入端和射頻發(fā)射部分的輸入端；所述第一模塊包括順次連接的擾碼器3、信道編碼器4、交織器5、QAM映射器6、導(dǎo)頻插入器7、IFFT變換器8以及加窗和前綴生成器9 ;所述第二模塊為訓(xùn)練序列生成器10 ；所述射頻發(fā)射部分包括順次連接的AD轉(zhuǎn)換器11、IQ調(diào)制器12、增益控制器、高放器和發(fā)射器；如圖2所示，所述接收機(jī)包括射頻接收部分和第二基帶數(shù)據(jù)處理部分，所述射頻接收部分包括順次連接的接收器、低噪放器、IQ解調(diào)器13、DA轉(zhuǎn)換器14和AFC時(shí)鐘恢復(fù)；AFC時(shí)鐘恢復(fù)的輸出端接IQ解調(diào)器13另一輸入端；所述第二基帶數(shù)據(jù)處理部分包括順次連接的分組檢測(cè)器15、載波同步器16、符號(hào)同步器17、CP去除器18、FFT變換器19、信道均衡器20、采樣頻率同步器21、剩余相位跟蹤器22、QAM解映射器23、解交織器24、信道解碼器25和解擾碼器26 ;其中載波同步器16的輸出端還接剩余相位跟蹤器22的輸入端，信道均衡器20還接QAM解映射器23 ；所述DA轉(zhuǎn)換器14的輸出端接分組檢測(cè)器15的輸入端。本實(shí)例中，發(fā)射機(jī)的操作如下:(101)擾碼器3:包括順次連接的并串轉(zhuǎn)換器111和加擾器112，如圖3所示；首先，并串轉(zhuǎn)換器111控制輸入的并行物理層數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，其特點(diǎn)是LSB在前，MSB在后。接著，加擾器112加擾數(shù)據(jù)生成頻率為60MHz的擾碼數(shù)據(jù)。使其具有具有近似白噪聲的統(tǒng)計(jì)特性。(102)信道編碼器4:包括1/2碼率的卷積碼生成器121、2/3碼率卷積碼生成器、3/4碼率卷積碼生成器，其中1/2碼率的卷積碼生成器121的輸出端在MCU的控制下選擇連接到2/3碼率卷積碼生成器、3/4碼率卷積碼生成器的輸入端，如圖4所示；(103)交織器5:包括由寫地址生成器、模384計(jì)數(shù)器、第一雙口塊RAM組成的一級(jí)交織器131和由讀寫地址生成器、模24計(jì)數(shù)器、第二雙口塊RAM組成的二級(jí)交織器132，其中一級(jí)交織器131中寫地址生成器和模384計(jì)數(shù)器為第一雙口塊RAM的寫讀地址輸入端，第一雙口塊RAM的輸出端連接著二級(jí)交織器132的第二雙口塊RAM，二級(jí)交織器132的第二雙口塊RAM的讀寫地址由模24計(jì)數(shù)器控制的讀寫地址生成器提供，如圖5所示。一級(jí)交織器131使用標(biāo)準(zhǔn)塊交織，計(jì)數(shù)器的結(jié)果作為第一雙口塊RAM的讀地址；第一雙口塊RAM的深度為交織深度的2倍，以此實(shí)現(xiàn)流水線操作。一級(jí)交織器131的特點(diǎn)是寫地址亂序、讀地址順序。二級(jí)交織器132，交織方法是將24比特為一單元，前12個(gè)順序不變，后12個(gè)每相鄰兩位交換位置，其中，第二雙口塊RAM的讀寫地址的產(chǎn)生由兩個(gè)模24計(jì)數(shù)器分別提供。(104) QAM映射器6 =QAM映射器6為16QAM調(diào)制器，(105)導(dǎo)頻插入器7:包括第一擾碼器141、查找表142、模64計(jì)數(shù)器143和第三雙口塊RAM144組成，其中第一擾碼器141由MCU控制，其輸出端控制第三雙口塊RAM144的數(shù)據(jù)輸入端，而第三雙口塊RAM144的讀寫地址由模64計(jì)數(shù)器143和查找表142提供，如圖6所示；導(dǎo)頻插入器7是由輸入數(shù)據(jù)標(biāo)號(hào)通過查找表142得到相應(yīng)第三雙口塊RAM的寫地址，接著按照模64計(jì)數(shù)器提供的順序地址讀出。首先，在特定的第一擾碼器141，該第一擾碼器141控制四路導(dǎo)頻的極性。接著，由映射得到的IQ兩路數(shù)據(jù)，每路四十八組數(shù)據(jù)，每組數(shù)據(jù)8位位寬，頻率為20MHz。在查找表142和模64計(jì)數(shù)器143控制下4路導(dǎo)頻信號(hào)IQ兩路對(duì)應(yīng)到IFFT64個(gè)輸入端口的43、57、7、21，而映射后的48路I/Q數(shù)據(jù)對(duì)應(yīng)到IFFT64個(gè)輸入端口的38到63及I到26，其余IFFT輸入端口置O。(106) IFFT變換器8:，如圖7所示，插入導(dǎo)頻的載波與零載波構(gòu)成64路子載波，在IFFT變換器8中進(jìn)行變換。本實(shí)用新型提高了 IFFT變換的速率。首先，先將輸入的數(shù)據(jù)的頻率調(diào)高為60MHz。接著，在IFFT變換器實(shí)現(xiàn)輸入數(shù)據(jù)的Radix-4的IFFT變換。最后，按照20MHz的時(shí)鐘讀出變換后的數(shù)據(jù)。(107)加窗和前綴生成器9:首先，控制兩個(gè)深度為64的RAM的寫入和讀出，其中存放IFFT變換器8輸出的數(shù)據(jù)。前一幀數(shù)據(jù)從第一個(gè)RAM輸出時(shí)，后一幀數(shù)據(jù)就可存入第二個(gè)深度為64的RAM，實(shí)現(xiàn)流水線操作。對(duì)IFFT變換器輸出的數(shù)據(jù)加前綴，形成了一個(gè)OFDM符號(hào)，其形成方式為:將64路輸入的IFFT數(shù)據(jù)的前48個(gè)數(shù)據(jù)存入其中一個(gè)RAM，從第49個(gè)數(shù)據(jù)開始，一方面存入這個(gè)RAM，一方面直接輸出。到第64個(gè)數(shù)據(jù)輸入這個(gè)RAM完畢，從這個(gè)RAM中順序讀出64個(gè)數(shù)據(jù)。特點(diǎn)是具有抗符號(hào)干擾和信道干擾的作用。最后，對(duì)OFDM符號(hào)進(jìn)行加窗，即將最后一個(gè)數(shù)據(jù)右移一位，令符號(hào)周期邊緣的幅度值逐漸過渡到零，使OFDM在帶寬之外的功率譜密度下降得更快。(108)訓(xùn)練序列生成器10:包括基于IEEE802.11標(biāo)準(zhǔn)的短訓(xùn)練序列生成器161和長(zhǎng)訓(xùn)練序列生成器162，其中短訓(xùn)練序列生成器161的輸出端和長(zhǎng)訓(xùn)練序列生成器162的輸出端由MCU控制輸出，如圖8所示。( 109)射頻發(fā)射部分:首先，DA轉(zhuǎn)換器11將經(jīng)FPGA處理后的基帶數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)。接著，IQ調(diào)制器12將I/Q兩路數(shù)據(jù)加載到載波上。接著進(jìn)行高放，最后經(jīng)天線發(fā)射出去。MCU控制數(shù)據(jù)發(fā)送，控制先輸出短訓(xùn)練序列符號(hào)，再輸出長(zhǎng)訓(xùn)練序列符號(hào)，再輸出多個(gè)OFDM符號(hào)。第一基帶數(shù)據(jù)處理部分將數(shù)據(jù)送入搭建發(fā)射機(jī)的射頻平臺(tái)發(fā)射。本實(shí)施例中，接收機(jī)的操作如下:(201)射頻接收部分:首先，將接收到的數(shù)據(jù)進(jìn)行低噪放。接著，IQ解調(diào)器13將數(shù)據(jù)解調(diào)成I/Q兩路。接著，DA轉(zhuǎn)換器14將模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)字信號(hào)。最后，控制數(shù)字信號(hào)進(jìn)入基帶數(shù)據(jù)處理平臺(tái)。(202)在分組檢測(cè)器15:檢測(cè)突發(fā)傳輸方式的信道上是否有新的數(shù)據(jù)到達(dá)。首先，把數(shù)據(jù)送入緩存模塊211，將16組數(shù)據(jù)相當(dāng)于一個(gè)短訓(xùn)練符號(hào)進(jìn)行緩存，分別緩存16級(jí)和48級(jí)。接著，延遲相關(guān)能量計(jì)算模塊213將緩存的數(shù)據(jù)與到來的數(shù)據(jù)逐個(gè)相乘進(jìn)行相關(guān)計(jì)算、利用滑動(dòng)窗口計(jì)算相關(guān)累加、利用幅值簡(jiǎn)化求取絕對(duì)值。同時(shí)，相關(guān)窗口能量計(jì)算模塊214，將輸入數(shù)據(jù)進(jìn)行相關(guān)，包括能量計(jì)算即相關(guān)、能量累加、數(shù)據(jù)緩存。最后在幀搜索模塊215，延遲相關(guān)能量計(jì)算的結(jié)果與相關(guān)窗口能量計(jì)算的結(jié)果相
除得到IiI11，若小于閾值T，則有效數(shù)據(jù)沒有到來，若有則輸出數(shù)據(jù)。如圖9所示。(203)載波同步器16:補(bǔ)償由于多普勒頻移和收發(fā)晶振的不完全相同所造成的頻率偏差，確定子載波間的正交性。如圖10所示。本實(shí)例新型的載波同步采用了時(shí)域方式，不需計(jì)算兩個(gè)重復(fù)符號(hào)的DFT，從而節(jié)約了計(jì)算量，且因?yàn)樗谇皩?dǎo)時(shí)間內(nèi)完成所有的同步只需很短時(shí)間，相比其它接收機(jī)有一定的優(yōu)勢(shì)。首先，使用數(shù)據(jù)分流模塊221，將輸入的數(shù)據(jù)進(jìn)行分流，其中5個(gè)短訓(xùn)練符號(hào)送入到載波頻偏估計(jì)器，長(zhǎng)訓(xùn)練符號(hào)和OFDM數(shù)據(jù)符號(hào)送入載波頻偏補(bǔ)償器，所有的短訓(xùn)練符號(hào)同時(shí)送入數(shù)據(jù)緩存器。接著，載波頻偏估模塊222計(jì)對(duì)數(shù)據(jù)進(jìn)行延遲相關(guān)、相關(guān)結(jié)果累加、偏差估計(jì)得到頻偏的相位值。然后，在載波頻偏補(bǔ)償模塊224，則由這個(gè)相位值進(jìn)行頻偏補(bǔ)償因子計(jì)算，結(jié)果乘以長(zhǎng)訓(xùn)練符號(hào)和OFDM數(shù)據(jù)符號(hào)進(jìn)行補(bǔ)償。最后補(bǔ)償后的數(shù)據(jù)聯(lián)合緩存的短訓(xùn)練數(shù)據(jù)輸出。(204)符號(hào)同步器17和CP去除器18:求得單個(gè)OFDM符號(hào)開始和結(jié)束的精確時(shí)間。首先，進(jìn)行簡(jiǎn)化，在量化模塊231對(duì)數(shù)據(jù)進(jìn)行量化，即大于O的量化成1，小于O的量化成_1。接著，在匹配濾波器232進(jìn)行濾波匹配。對(duì)量化后的數(shù)據(jù)進(jìn)行相關(guān)及累加、對(duì)累加結(jié)果進(jìn)行幅值簡(jiǎn)化、尋找峰值。累加時(shí)采用上述簡(jiǎn)化算法進(jìn)行。最后，通過符號(hào)輸出模塊233去除CP和輸出符號(hào)。(205) FFT變換器19:操作與發(fā)射端相反。仍然采用高頻FFT變換的方法。(206)信道均衡器20:消除每個(gè)子載波信道所引入的幅度和相位影響。首先，數(shù)據(jù)經(jīng)長(zhǎng)訓(xùn)練符號(hào)提取模塊241，得到兩個(gè)長(zhǎng)訓(xùn)練符號(hào)；接著，在信道估算模塊243進(jìn)行信道估計(jì)；接著，采用能量計(jì)算模塊242進(jìn)行能量計(jì)算，同時(shí)采用信道補(bǔ)償模塊244進(jìn)行信道補(bǔ)償；最后輸出。(207)采樣頻率同步器21:進(jìn)行采樣頻率同步，修正發(fā)收機(jī)晶振產(chǎn)生的兩者采樣間隔之間的偏差。(208)剩余相位跟蹤器22:進(jìn)行剩余相位的跟蹤和補(bǔ)償，校正載波頻偏校正后數(shù)據(jù)殘余偏差引起的相位偏移。(209 ) QAM 解映射器 23。(210)解交織器24用于對(duì)處理信息進(jìn)行兩次解交織。[0094](211)信道解碼器25用于解卷積，首先，當(dāng)2位并行的卷積編碼進(jìn)行譯碼器時(shí)，漢明距離計(jì)算模塊281根據(jù)輸入數(shù)據(jù)和當(dāng)前狀態(tài)，計(jì)算出64組、每組2個(gè)的漢明距離值。接著，ACS模塊282設(shè)計(jì)兩個(gè)加法器計(jì)算路徑分支距離和前一時(shí)刻累計(jì)距離之和，再選擇累計(jì)距離和的較小值。接著，使用路徑存儲(chǔ)284存放ACS模塊產(chǎn)生的幸存路徑值。接著，進(jìn)行最小值選擇，當(dāng)譯碼時(shí)間達(dá)到譯碼深度時(shí)，對(duì)64條幸存路徑進(jìn)行比較，選出一條最小的路徑。最后，進(jìn)行路徑回溯，根據(jù)最小路徑的最后狀態(tài)和各個(gè)時(shí)刻對(duì)應(yīng)的幸存路徑值，確定前一級(jí)的回溯點(diǎn)，直到全部L級(jí)回溯完畢，找回完整路徑和幸存值。幸存值序列就是譯碼序列的反序序列。(212)解擾碼器26，采用解擾碼器26進(jìn)行解擾。(213)完成上述處理，接收到的數(shù)據(jù)即還原成了 MAC層數(shù)據(jù)。以上所述的本實(shí)用新型的實(shí)施方式，并不構(gòu)成對(duì)本實(shí)用新型保護(hù)范圍的限定。任何在本實(shí)用新型的精神原則之內(nèi)所作出的修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種MIMO-OFDM的無線通信系統(tǒng)，包括MCU、發(fā)射機(jī)和接收機(jī)，MCU控制發(fā)射機(jī)和接收機(jī)；其特征在于， 所述發(fā)射機(jī)包括順次連接的第一基帶數(shù)據(jù)處理部分和射頻發(fā)射部分，所述第一基帶數(shù)據(jù)處理部分包括第一模塊和第二模塊；所述第一模塊的輸出端分別接第二模塊的輸入端和射頻發(fā)射部分的輸入端； 所述第一模塊包括順次連接的擾碼器、信道編碼器、交織器、QAM映射器、導(dǎo)頻插入器、IFFT變換器以及加窗和前綴生成器；所述第二模塊為訓(xùn)練序列生成器；所述射頻發(fā)射部分包括順次連接的AD轉(zhuǎn)換器、IQ調(diào)制器、增益控制器、高放器和發(fā)射器； 所述接收機(jī)包括射頻接收部分和第二基帶數(shù)據(jù)處理部分，所述射頻接收部分包括順次連接的接收器、低噪放器、IQ解調(diào)器、DA轉(zhuǎn)換器和AFC時(shí)鐘恢復(fù)；AFC時(shí)鐘恢復(fù)的輸出端接IQ解調(diào)器另一輸入端；所述第二基帶數(shù)據(jù)處理部分包括順次連接的分組檢測(cè)器、載波同步器、符號(hào)同步器、CP去除器、FFT變換器、信道均衡器、采樣頻率同步器、剩余相位跟蹤器、QAM解映射器、解交織器、信道解碼器和解擾碼器；其中載波同步器的輸出端還接剩余相位跟蹤器的輸入端，信道均衡器還接QAM解映射器； 所述DA轉(zhuǎn)換器的輸出端接分組檢測(cè)器的輸入端。
2.根據(jù)權(quán)利要求1所述的MIM0-0FDM的無線通信系統(tǒng)，其特征在于，所述發(fā)射器為發(fā)射天線。
3.根據(jù)權(quán)利要求2所述的MIM0-0FDM的無線通信系統(tǒng)，其特征在于，所述第一、二基帶數(shù)據(jù)處理部分在FPGA上進(jìn)行。
4.根據(jù)權(quán)利要求1所述的MIM0-0FDM的無線通信系統(tǒng)，其特征在于， 所述擾碼器包括順次連接的并串轉(zhuǎn)換器和加擾器； 所述信道編碼器包括1/2碼率的卷積碼生成器、2/3碼率卷積碼生成器、3/4碼率卷積碼生成器，其中1/2碼率的卷積碼生成器的輸出端在MCU的控制下選擇連接到2/3碼率卷積碼生成器、3/4碼率卷積碼生成器的輸入端； 所述交織器包括由寫地址生成器、模384計(jì)數(shù)器、第一雙口塊RAM組成的一級(jí)交織器和由讀寫地址生成器、模24計(jì)數(shù)器、第二雙口塊RAM組成的二級(jí)交織器，其中一級(jí)交織器中寫地址生成器和模384計(jì)數(shù)器為第一雙口塊RAM的寫讀地址輸入端，第一雙口塊RAM的輸出端連接著二級(jí)交織器的第二雙口塊RAM，二級(jí)交織器的第二雙口塊RAM的讀寫地址由模24計(jì)數(shù)器控制的讀寫地址生成器提供； 所述QAM映射器為16QAM調(diào)制器； 所述導(dǎo)頻插入器包括第一擾碼器、查找表、模64計(jì)數(shù)器和第三雙口塊RAM組成，其中第一擾碼器由MCU控制，其輸出端控制第三雙口塊RAM的數(shù)據(jù)輸入端，而第三雙口塊RAM的讀寫地址由模64計(jì)數(shù)器和查找表提供； 所述訓(xùn)練序列生成器包括基于IEEE802.11標(biāo)準(zhǔn)的短訓(xùn)練序列生成器和長(zhǎng)訓(xùn)練序列生成器，其中短訓(xùn)練序列生成器的輸出端和長(zhǎng)訓(xùn)練序列生成器的輸出端由MCU控制輸出。
5.根據(jù)權(quán)利要求1所述的MIM0-0FDM的無線通信系統(tǒng)，其特征在于， 所述分組檢測(cè)器包括緩存模塊、主控制模塊、延遲相關(guān)能量計(jì)算模塊、相關(guān)窗口能量計(jì)算模塊和幀搜索模塊，其中緩存模塊在主控制模塊的控制下連接著延遲相關(guān)能量計(jì)算模塊和相關(guān)窗口能量計(jì)算模塊的輸入端，且延遲相關(guān)能量計(jì)算模塊和相關(guān)窗口能量計(jì)算模塊的輸出端連接著幀搜索模塊的輸入端，幀搜索模塊提供反饋信號(hào)給主控制模塊； 所述載波同步器包括數(shù)據(jù)分流模塊、載波頻偏估計(jì)模塊、數(shù)據(jù)緩存模塊、載波頻偏補(bǔ)償模塊和數(shù)據(jù)聯(lián)合輸出模塊，其中數(shù)據(jù)分流模塊的三個(gè)輸出端分別接載波頻偏估計(jì)模塊、數(shù)據(jù)緩存模塊和載波頻偏補(bǔ)償模塊的輸入端，載波頻偏估計(jì)模塊的輸出端連接著載波頻偏補(bǔ)償模塊的另一輸入端，且數(shù)據(jù)緩存模塊和載波頻偏補(bǔ)償模塊的輸出端連接著數(shù)據(jù)聯(lián)合輸出模塊的輸入端； 所述符號(hào)同步器包括順次連接的量化模塊、匹配濾波模塊和符號(hào)輸出模塊； 所述信道均衡器包括長(zhǎng)訓(xùn)練符號(hào)提取模塊、能量計(jì)算模塊、信道估算模塊、信道補(bǔ)償模塊，其中長(zhǎng)訓(xùn)練符號(hào)提取模塊的輸出端分別連接著能量計(jì)算模塊、信道估算模塊和信道補(bǔ)償模塊的輸入端，且信道估算模塊的輸出端連接著信道補(bǔ)償模塊的另一輸入端，能量計(jì)算模塊的能量輸出端連接到QAM解映射器的輸入端； 所述采樣頻率同步器包括導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊、導(dǎo)頻相關(guān)模塊、頻偏估計(jì)模塊、頻偏補(bǔ)償模塊和順序調(diào)整模塊，其中導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊、頻偏補(bǔ)償模塊和順序調(diào)整模塊順次連接，所述導(dǎo)頻提取模塊的導(dǎo)頻輸出端接導(dǎo)頻相關(guān)模塊，導(dǎo)頻相關(guān)模塊的相關(guān)值輸出端接頻偏估計(jì)模塊，頻偏估計(jì)模塊的角度輸出端與導(dǎo)頻緩存的輸出端接頻偏補(bǔ)償模塊的輸入端； 所述剩余相位跟蹤器包括導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊、相位跟蹤補(bǔ)償因子計(jì)算模塊和剩余相位補(bǔ)償模塊，其中導(dǎo)頻提取模塊、數(shù)據(jù)緩存模塊和剩余相位補(bǔ)償模塊順次連接，所述導(dǎo)頻提取模塊還通過相位跟蹤補(bǔ)償因子計(jì)算模塊接剩余相位補(bǔ)償模塊； 所述QAM解映射器包括順次連接的判決閾值調(diào)整模塊、數(shù)據(jù)緩存模塊和16QAM解調(diào)模塊，其中信道均衡器的能量計(jì)算模塊的輸出端接判決閾值調(diào)整模塊的輸入端，信道均衡器的能量計(jì)算模塊的輸出端與剩余相位跟蹤器的輸出端接16QAM解調(diào)模塊的輸入端； 所述信道解碼 器采用維特比解碼器，包括漢明距離計(jì)算模塊、ACS模塊、最小值選擇模塊、路徑存儲(chǔ)模塊、幸存RAM和路徑回溯模塊，其中漢明距離計(jì)算模塊、ACS模塊、最小值選擇模塊和路徑回溯模塊順次連接，ACS模塊的輸出端接路徑存儲(chǔ)模塊的輸入端，路徑存儲(chǔ)模塊接到幸存RAM，路徑存儲(chǔ)模塊接到路徑回溯模塊。
專利摘要本實(shí)用新型適用于通信系統(tǒng)領(lǐng)域，是一種高效MIMO-OFDM的無線通信系統(tǒng)，該系統(tǒng)FPGA及射頻平臺(tái)上搭建了多天線的發(fā)射機(jī)與接收機(jī)。發(fā)射機(jī)包括射頻發(fā)射和基帶數(shù)據(jù)處理FPGA，其中FPGA上包括各種編碼器、導(dǎo)頻插入器、IFFT變換器、訓(xùn)練序列生成器等。接收機(jī)包括射頻接收和基帶數(shù)據(jù)處理FPGA，其中FPGA上包括各種同步與補(bǔ)償器、FFT變換器、各種解碼器等。本系統(tǒng)傳輸速率可達(dá)54Mbps以上，理論上可達(dá)216Mbps，為4G通信、無線局域網(wǎng)提供了一種高速率傳輸?shù)姆桨浮？娠@著克服信道衰落，降低誤碼率。且基于可編程硬件，可移植性高、升級(jí)容易、體積小。
文檔編號(hào)H04L25/02GK203039714SQ20132006598
公開日2013年7月3日 申請(qǐng)日期2013年2月5日 優(yōu)先權(quán)日2013年2月5日
發(fā)明者周冬躍, 周海然, 黃燦群, 葉翠嬋 申請(qǐng)人:廣東工業(yè)大學(xué)