一種14443接口bpsk副載波解調(diào)電路的制作方法
【專利摘要】本發(fā)明提供了一種14443接口PCD端物理層接收器的BPSK副載波解調(diào)電路。電路主要結(jié)構(gòu)包括：模數(shù)轉(zhuǎn)換器、副載波與位同步電路、匹配累加器、判決器。電路采用模數(shù)轉(zhuǎn)換器對副載波信號進行采樣，保留了信號的幅度信息，并在數(shù)字域利用匹配累加的方法提高了電路的抗干擾能力，提高了通信穩(wěn)定性。
【專利說明】—種U443接口 BPSK副載波解調(diào)電路
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及14443接口 P⑶端物理層接收器的BPSK副載波解調(diào)技術(shù)，可用于非接觸讀寫器芯片Type A212Kbps?848Kbps及Type B接收器。
【背景技術(shù)】:
[0002]在非接觸智能卡領(lǐng)域，通信系統(tǒng)分為讀寫器(P⑶)和卡(PICC)兩部分。PICC端通過負載調(diào)制返回的物理層信號，會不可避免的引入噪聲和干擾，當(dāng)這些信號經(jīng)過PCD端射頻載波解調(diào)、放大之后，會將噪聲引入下一級的副載波解調(diào)電路。通常副載波的解調(diào)采用的方式是直接用比較器量化為邏輯I或O信號至數(shù)字域解調(diào)。
[0003]副載波信號經(jīng)過比較器量化后直接在數(shù)字域進行解調(diào)，幅度微小的干擾將會被量化為與有用信號相同的高低電平，而副載波信號寬度的變化將導(dǎo)致很難從電平寬度上識別有用信號與干擾，提高了解調(diào)難度，降低了接收的抗干擾能力，從而導(dǎo)致通信易出錯，通信效率降低。
[0004]本發(fā)明采用模數(shù)轉(zhuǎn)換器對副載波信號進行采樣，保留了信號的幅度信息，并在數(shù)字域利用匹配累加的方法提高了電路的抗干擾能力，提高了通信穩(wěn)定性。

【發(fā)明內(nèi)容】
:
[0005]本發(fā)明提供一種基于模數(shù)轉(zhuǎn)換器的14443接口 BPSK副載波解調(diào)電路，電路主要結(jié)構(gòu)包括:模數(shù)轉(zhuǎn)換器、副載波與位同步電路、匹配累加器、判決器四部分。其特征在于，電路實現(xiàn)解調(diào)的方式如下:模數(shù)轉(zhuǎn)換器將模擬的調(diào)制副載波信號轉(zhuǎn)換為多位數(shù)字碼值，并將其輸出給副載波與位同步電路和匹配累加器；副載波與位同步電路根據(jù)模數(shù)轉(zhuǎn)換器輸出的多位數(shù)字碼值產(chǎn)生副載波同步信號及位格信號，并將其輸出給匹配累加器；匹配累加器根據(jù)副載波與位同步電路輸出副載波同步信號及位格信號的每個位格區(qū)間內(nèi)對模數(shù)轉(zhuǎn)換器輸出的多位數(shù)字碼值進行匹配累加，在每個位格區(qū)間的末尾對匹配累加的結(jié)果進行復(fù)位，并將匹配累加的結(jié)果輸出給判決器；判決器在每個位格區(qū)間的結(jié)尾處對匹配累加器復(fù)位前的數(shù)值進行一次判決，并將判決后的結(jié)果保持到下次判決結(jié)果生成時。判決器判決的結(jié)果即為解調(diào)后的數(shù)據(jù)。
[0006]本發(fā)明所公開的電路其優(yōu)點在于，將模擬信號通過模數(shù)轉(zhuǎn)換器轉(zhuǎn)換為與模擬信號幅度相關(guān)的數(shù)字碼值，而并非直接用比較器量化為數(shù)字I或O信號，保留了信號的幅度信息，使幅度較小的干擾與幅度較大的有用信號更易于區(qū)分，避免了單從信號寬度上識別信號，提高了通信的成功概率。
[0007]本發(fā)明所公開的電路其優(yōu)點還在于，所述副載波與位同步電路能夠產(chǎn)生與輸入調(diào)制副載波信號同步的副載波同步信號及位格信號，從而使匹配累加器和判決器的動作與輸入信號同步，最大限度的增大數(shù)據(jù)I信號和數(shù)據(jù)O信號的區(qū)分度，降低誤碼率。
[0008]本發(fā)明所公開的電路其優(yōu)點還在于，通過匹配累加器的匹配累加動作，有用信號的幅度會朝相同的方向進行累加，而由于干擾具有隨機性，其幅度累加的方向也具有隨機性，從而使有用信號和干擾產(chǎn)生的累加結(jié)果易于區(qū)分，降低了誤碼率。
[0009]所述副載波與位同步電路其特征在于，其時鐘源來自于本地時鐘，并根據(jù)輸入的調(diào)制副載波信號對應(yīng)的多位數(shù)字碼值的特征產(chǎn)生副載波同步信號及位格信號，所產(chǎn)生的副載波同步信號及位格信號均與調(diào)制副載波信號同步。
[0010]所述匹配累加器，其特征在于在每個位格區(qū)間內(nèi)根據(jù)副載波同步信號的邏輯值對輸入的調(diào)制副載波信號對應(yīng)的多位數(shù)字碼值進行匹配累加，并在每個位格區(qū)間的末尾對匹配累加的結(jié)果進行復(fù)位。
[0011]所述判決器，其特征在于在每個位格區(qū)間的結(jié)尾處在對匹配累加器復(fù)位前的數(shù)值進行一次判決，并將一次判決后的結(jié)果保持到下次判決結(jié)果生成時。
【專利附圖】

【附圖說明】:
[0012]圖1表示基于模數(shù)轉(zhuǎn)換器的14443接口 BPSK副載波解調(diào)電路結(jié)構(gòu)
[0013]圖2表示本發(fā)明的一種【具體實施方式】的波形或碼值隨時間變化的示意圖
【具體實施方式】:
[0014]下面結(jié)合附圖介紹電路工作的【具體實施方式】。
[0015]一種14443接口 BPSK副載波解調(diào)電路包括:模數(shù)轉(zhuǎn)換器、副載波與位同步電路、匹配累加器、判決器；其中:模數(shù)轉(zhuǎn)換器將模擬的調(diào)制副載波信號轉(zhuǎn)換為多位數(shù)字碼值，并將其輸出給副載波與位同步電路和匹配累加器；副載波與位同步電路根據(jù)模數(shù)轉(zhuǎn)換器輸出的多位數(shù)字碼值產(chǎn)生副載波同步信號及位格信號，并將其輸出給匹配累加器；匹配累加器根據(jù)副載波與位同步電路輸出副載波同步信號及位格信號的每個位格區(qū)間內(nèi)對模數(shù)轉(zhuǎn)換器輸出的多位數(shù)字碼值進行匹配累加，在每個位格區(qū)間的末尾對匹配累加的結(jié)果進行復(fù)位，并將匹配累加的結(jié)果輸出給判決器；判決器在每個位格區(qū)間的結(jié)尾處對匹配累加器復(fù)位前的數(shù)值進行一次判決，并將判決后的結(jié)果保持到下次判決結(jié)果生成時。
[0016]圖2中表不具有電壓或碼值隨時間變化關(guān)系的七個圖表。第一個圖表表不輸入模數(shù)轉(zhuǎn)換器的模擬調(diào)制副載波信號電壓隨時間的變化；第二個圖表表示模數(shù)轉(zhuǎn)換器輸出的數(shù)字碼值大小隨時間的變化；第三個圖表表示副載波與位同步電路輸出的副載波同步信號隨時間的變化；第四個圖表表示副載波與位同步電路輸出的位格信號隨時間的變化；第五個圖表表不匹配累加器輸出的碼值隨時間的變化；第六個圖表表不判決器輸出信號隨時間的變化，同時也是電路輸出的解調(diào)數(shù)據(jù)。
[0017]具體工作過程如下:副載波信號的直流點作為模數(shù)轉(zhuǎn)換器工作范圍及輸出碼值的中點R，設(shè)任意時刻副載波信號經(jīng)過模數(shù)轉(zhuǎn)換器轉(zhuǎn)換后的碼值為M ;數(shù)據(jù)信號到來之前會有多周期的未調(diào)制副載波信號作為前導(dǎo)碼，電路可根據(jù)信號的過中點碼值R的時刻來確定副載波同步信號的相位，通過多周期平均運算的方法，可屏蔽單周期的干擾，使副載波同步信號與調(diào)制副載波信號的同步性更加理想；位同步信號的產(chǎn)生根據(jù)第一個相位變化處的波形特征(如信號兩次過中點的時間差增大)，來產(chǎn)生位格信號；匹配累加器在位格區(qū)間范圍內(nèi)對輸入的采樣信號的碼值進行累加運算，設(shè)其初值為Qci,第η次累加后的值為Qn，運算規(guī)則是在副載波同步信號的低電平期間Qn+1 = Qn+(R_M)，副載波同步信號的高電平期間Qn+1 =Qn+ (M-R)，在每個位格結(jié)束時對Qn值復(fù)位到Qtl ;判決電路在Qn值復(fù)位前根據(jù)判決標(biāo)準(zhǔn)Qtl對Qn值進行判決，如果Qn > Qci,則輸出1，反之輸出0，判決結(jié)果保持到下次判決結(jié)果產(chǎn)生時，最后判決器輸出的結(jié)果即為該電路解調(diào)輸出的數(shù)據(jù)。
[0018]應(yīng)當(dāng)理解的是，本實施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制。本領(lǐng)域技術(shù)人員在不偏離由所附權(quán)利要求限定的本發(fā)明范圍條件下可以設(shè)計出多種可選實施方式，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇。提及的單個元件或模塊不排除存在多個這種元件或模塊。
【權(quán)利要求】
1.一種14443接口 BPSK副載波解調(diào)電路，其特征在于包括:模數(shù)轉(zhuǎn)換器、副載波與位同步電路、匹配累加器、判決器；其中:模數(shù)轉(zhuǎn)換器將模擬的調(diào)制副載波信號轉(zhuǎn)換為多位數(shù)字碼值，并將其輸出給副載波與位同步電路和匹配累加器；副載波與位同步電路根據(jù)模數(shù)轉(zhuǎn)換器輸出的多位數(shù)字碼值產(chǎn)生副載波同步信號及位格信號，并將其輸出給匹配累加器；匹配累加器根據(jù)副載波與位同步電路輸出副載波同步信號及位格信號的每個位格區(qū)間內(nèi)對模數(shù)轉(zhuǎn)換器輸出的多位數(shù)字碼值進行匹配累加，在每個位格區(qū)間的末尾對匹配累加的結(jié)果進行復(fù)位，并將匹配累加的結(jié)果輸出給判決器；判決器在每個位格區(qū)間的結(jié)尾處對匹配累加器復(fù)位前的數(shù)值進行一次判決，并將判決后的結(jié)果保持到下次判決結(jié)果生成時。
2.如權(quán)利要求1所述的電路，其特征在于所述模數(shù)轉(zhuǎn)換器對BPSK副載波信號進行采樣，量化為多位數(shù)字碼值。
3.如權(quán)利要求1所述的電路，其特征在于所述副載波與位同步電路時鐘源來自于本地時鐘。
4.如權(quán)利要求1所述的電路，其特征在于所述副載波與位同步電路根據(jù)輸入的調(diào)制副載波信號對應(yīng)的多位數(shù)字碼值的特征產(chǎn)生副載波同步信號及位格信號。
5.如權(quán)利要求1或4所述的電路，其特征在于所述副載波與位同步電路所產(chǎn)生的副載波同步信號及位格信號均與調(diào)制副載波信號同步。
6.如權(quán)利要求1所述的電路，其特征在于所述匹配累加器在每個位格區(qū)間內(nèi)根據(jù)副載波同步信號的邏輯值對輸入的調(diào)制副載波信號對應(yīng)的多位數(shù)字碼值進行匹配累加。
7.如權(quán)利要求1或6所述的電路，其特征在于所述匹配累加器在每個位格區(qū)間的末尾對匹配累加的結(jié)果進行復(fù)位。
8.如權(quán)利要求1所述的電路，其特征在于所述判決器在每個位格區(qū)間的結(jié)尾處在對匹配累加器復(fù)位前的數(shù)值進行一次判決。
9.如權(quán)利要求1或8所述的電路，其特征在于所述判決器一次判決后的結(jié)果保持到下次判決結(jié)果生成時。
【文檔編號】H04L27/22GK103647738SQ201310636706
【公開日】2014年3月19日 申請日期:2013年12月3日 優(yōu)先權(quán)日:2013年12月3日
【發(fā)明者】馬利遠, 高慧 申請人:北京中電華大電子設(shè)計有限責(zé)任公司