專利名稱：一種消除基于光纖傳輸?shù)膙ga信號抖動的裝置的制作方法
技術領域：
本實用新型涉及視音頻技術領域，更具體地說，涉及一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置。
背景技術：
伴隨視頻領域技術的不斷發(fā)展，數(shù)字信號的發(fā)展和應用已經(jīng)達到和模擬信號并駕齊驅的程度。數(shù)字信號在傳輸過程中具有保密性強、較好的一致性、信號畸變小(包括無串擾和交調)、具有無衰減再生和擴展不確定信號至原基帶信號的潛能等優(yōu)點。因此，在遠程傳輸場合，數(shù)字信號的應用已經(jīng)遠遠超出了模擬信號。但是，依據(jù)中國目前的實際情況分析，模擬信號當前以及未來一段時間內(nèi)，還將占有很大的應用市場。所以對模擬視頻信號、尤其是高分辨率的模擬視頻信號的遠程傳輸技術，市場需求還是非常大?，F(xiàn)有的模擬視頻信號的遠程傳輸方式為:通過A/D轉換器和解碼器將預傳輸?shù)腣GA信號解碼為并行視頻信號，并通過傳輸系統(tǒng)的發(fā)送端將并行視頻信號以及配合的行、場信號和時鐘CLK信號一起傳輸至電/光發(fā)射單元；電/光發(fā)射單元將接收到的并行視頻信號以及配合的行、場信號和時鐘CLK信號轉換為光信號，并通過傳輸光纖傳將光信號輸?shù)絺鬏斚到y(tǒng)的接收端；光/電轉換單元將傳輸系統(tǒng)的接收端接收到的光信號轉換為并行視頻信號，該并行視頻信號為包括具有抖動的時鐘信號CLKl的并行視頻信號；以具有抖動的時鐘信號CLKl為時鐘輸出并行視頻信號；利用D/A轉換單元和編碼器將并行視頻信號編碼為模擬格式的RGB信號，并配合行、場信號輸出模擬視頻信號?，F(xiàn)有技術存在如下缺陷:視頻信號通過光纖遠程傳輸以后，以具有抖動的時鐘信號CLKl為時鐘輸出并行視頻信號，會在終端產(chǎn)生了明顯的抖動和黑屏，影響了圖像質量。
發(fā)明內(nèi)容本實用新型針對以上問題的提出，而研制一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置。本實用新型提供一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置，其特征在于，包括:FPGA的內(nèi)部FIFO、內(nèi)部鎖相環(huán)PLL1、內(nèi)部計數(shù)器、外部VCXO壓控晶振、外部鎖相環(huán)、夕卜部低通濾波器，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLK1、并行視頻信號和行場信號通過RGB線、CLK線和HV線存入FPGA的內(nèi)部FIFO中，RGB線、CLK線和HV線連接FPGA的內(nèi)部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內(nèi)部鎖相環(huán)PLLl，內(nèi)部鎖相環(huán)PLLl連接內(nèi)部計數(shù)器，內(nèi)部計數(shù)器通過FPGA的GPIO引腳連接外部鎖相環(huán)PLL2，外部鎖相環(huán)PLL2通過FPGA的GPIO引腳連接FPGA的內(nèi)部FIFO。本實用新型的裝置還包括傳輸系統(tǒng)的發(fā)送端、A/D轉換單元、解碼器、電/光轉換單兀、傳輸光纖、傳輸系統(tǒng)的接收端、光/電轉換單兀、D/A轉換單兀以及編碼器,傳輸系統(tǒng)的發(fā)送端與A/D轉換單元連接,A/D轉換單元與電/光轉換單元連接，電/光轉換單元通過傳輸光纖與傳輸系統(tǒng)的接收端連接，傳輸系統(tǒng)的接收端通過光/電轉換單元與FPGA連接，F(xiàn)PGA與D/A轉換單元以及編碼器連接。實施本實用新型具有以下有益效果:利用與CLKl時鐘頻率相同無抖動的CLK2為輸出時鐘將存儲于FIFO中的視頻信號輸出，可以實現(xiàn)對模擬視頻信號在遠程傳輸后產(chǎn)生的圖像抖動、黑屏進行校正，保證圖像質量。

圖1是本實用新型的消除基于光纖傳輸?shù)腣GA信號抖動的裝置的一實施例的結構示意圖；圖2是本實用新型的FPGA的結構示意圖；圖3是本實用新型的低通濾波器的電路圖。
具體實施方式
本實用新型提供一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置，
以下結合附圖對本實用新型的技術方案進行詳細說明。VGA信號基于光纖遠距離傳輸時，首先將模擬視頻信號通過A/D轉換器和解碼器轉換為數(shù)字信號，然后在電/光發(fā)射模塊中將數(shù)字視頻信號轉換為光信號。電/光發(fā)射模塊以輸入的模擬視頻時鐘為基準時鐘對并行視頻信號進行編碼轉換、時鐘倍頻之后轉換為串差分信號通過光纖進行傳輸，這種處理將會使傳輸頻率大幅度增加。當光/電轉換模塊接收到光信號時轉換成數(shù)字信號，將其中的差分視頻信號進行解碼、解串，將高速的傳輸頻率進行分頻，再次得到視頻時鐘。由于對視頻信號中的時鐘信號信息進行了倍頻、分頻、電光及光電轉換處理，并經(jīng)過長距離光纖傳輸，所以對視頻時鐘造成明顯影響，視頻時鐘的相位將產(chǎn)生偏移。由于光/電轉換模塊在處理的整個過程，始終以視頻時鐘為倍頻和分頻的參考，所以視頻時鐘偏移會使整個輸出信號都存在數(shù)據(jù)偏移的情況，在后級進行數(shù)據(jù)的編碼，D/A轉換處理時，視頻偏移在圖像上就將顯示出來，在傳輸終端上出現(xiàn)圖像抖動、黑屏等不良結果。由于信號內(nèi)就會產(chǎn)生抖動，這種抖動產(chǎn)生與器件精密度無關，即使嚴格調整器件精密度，也無法將此抖動完全消除。對于DVI信號或者其他數(shù)字信號而言，此抖動對視頻信號的編碼采樣影響較小。但是對于模擬視頻的采樣來說，這樣的抖動就會嚴重影響采樣效果，導致顯示終端圖像上出現(xiàn)波紋、閃爍等情況。傳輸過程中信號產(chǎn)生的抖動，是并行視頻信號和時鐘信號同步產(chǎn)生的，所以雖然數(shù)據(jù)本身有抖動，但是仍然和時鐘是同步的。為了解決這些問題，本實用新型提供一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置。圖1是本實用新型的消除基于光纖傳輸?shù)腣GA信號抖動的裝置的一實施例的結構示意圖；圖2是本實用新型的FPGA的結構示意圖；圖3是本實用新型的低通濾波器的電路圖。如圖1所示，消除基于光纖傳輸?shù)腣GA信號抖動的裝置包括:傳輸系統(tǒng)的發(fā)送端、A/D轉換單元和解碼器(圖中示為A/D Converter&decoder)、電/光轉換單元(圖中示為 High-Performance Electrical-Optical Transmitter module)、傳輸光纖(圖中不為 Fiber Link)、傳輸系統(tǒng)的接收端(圖中不為 High-Performance Optical-ElectricalReceiver module)、FPGA、光/電轉換單兀和編碼器(圖中不為D/A Converter&encoder),傳輸系統(tǒng)的發(fā)送端與A/D轉換單元連接，A/D轉換單元與電/光轉換單元連接，電/光轉換單元通過傳輸光纖與傳輸系統(tǒng)的接收端連接，傳輸系統(tǒng)的接收端通過光/電轉換單元與FPGA連接，F(xiàn)PGA與D/A轉換單元以及編碼器連接。如圖2所示，F(xiàn)PGA包括內(nèi)部FIFO、內(nèi)部鎖相環(huán)PLLl (圖中示為Divider&InsidePLL)、內(nèi)部計數(shù)器(圖中未示出)、外部VCXO壓控晶振(圖中示為VCX027M)、外部鎖相環(huán)(圖中不為Outside PLL)、外部低通濾波器(圖中不為PWM)，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLKl (圖中示為Data_CLKl)并行視頻信號DATA通過RGB線、CLK線和HV線存入FPGA的內(nèi)部FIFO中，RGB線、CLK線和HV線連接FPGA的內(nèi)部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內(nèi)部鎖相環(huán)PLLl，內(nèi)部鎖相環(huán)PLLl連接內(nèi)部計數(shù)器，內(nèi)部計數(shù)器通過FPGA的GPIO引腳連接外部鎖相環(huán)PLL2，外部鎖相環(huán)PLL2通過FPGA的GPIO引腳連接FPGA的內(nèi)部FIFO。FPGA的內(nèi)部FIFO中的視頻數(shù)據(jù)DATA以無抖動的時鐘信號(圖中示為Data_CLK2)為時鐘輸出。采用消除基于光纖傳輸?shù)腣GA信號抖動的裝置實現(xiàn)消除基于光纖傳輸?shù)腣GA信號抖動的原理如下:通過A/D轉換器和解碼器將預傳輸?shù)腣GA信號(RGB信號)解碼為并行視頻信號，并通過傳輸系統(tǒng)的發(fā)送端將并行視頻信號以及配合的行場信號(圖中示為H、V信號)和時鐘CLK信號Data_CLK —起傳輸至電/光發(fā)射單元；電/光發(fā)射單元將接收到的并行視頻信號以及配合的行場信號和時鐘CLK信號轉換為光信號，并通過傳輸光纖傳將光信號輸?shù)絺鬏斚到y(tǒng)的接收端；光/電轉換單元將傳輸系統(tǒng)的接收端接收到的光信號轉換為并行視頻信號、具有抖動的時鐘信號CLKl以及行場信號。將傳輸系統(tǒng)的接收端接收到的具有抖動的時鐘信號CLK1、并行視頻信號以及行場信號以時鐘信號CLKl為時鐘輸入到FPGA中例化的FIFO中；FPGA檢測時鐘信號CLKl的頻率，F(xiàn)PGA內(nèi)部倍頻鎖相環(huán)PLLl根據(jù)最大穩(wěn)定倍頻倍數(shù)輸出最小模擬頻率X ;通過VXCO壓控晶振模擬輸出最小模擬頻率X，并利用外部倍頻鎖相環(huán)PLL2對最小模擬頻率X進行最大穩(wěn)定倍數(shù)的倍頻，模擬輸出無抖動的時鐘信號CLK2 ；利用低通濾波器對時鐘信號CLK2進行高速D/A調制，通過控制PWM輸入波形的占空比，控制PWM的輸出電壓，以控制VCXO壓控晶振的輸出時鐘，使得外部鎖相環(huán)PLL2輸出的無抖動的時鐘信號CLK2與具有抖動的時鐘信號CLKl具有相同的時鐘頻率；作為優(yōu)選技術方案，本實施例中的VXCO壓控晶振為27M VXCO壓控晶振；以時鐘信號CLK2為輸出時鐘，從FPGA中的FIFO中輸出并行視頻信號；利用D/A轉換單元和編碼器將并行視頻信號編碼為模擬格式的RGB信號，并配合行、場信號輸出無抖動的模擬視頻信號。通過FPGA和外部倍頻鎖相環(huán)PLL2對原始時鐘信號CLKl進行模擬，模擬出與原始時鐘頻率相同的時鐘信號CLK2。所以時鐘信號CLK2的頻率與原始時鐘信號CLKl的頻率相同，但卻是穩(wěn)定的無抖動的時鐘。以此時鐘信號CLK2作為FIFO輸出的讀取時鐘可以讀取出與此時鐘同步的并行視頻信號，這就可以保證從FIFO輸出的并行視頻信號也是穩(wěn)定無抖動的。通過自制的低通濾波電路，使用結合PWM電路。通過FPGA產(chǎn)生方波的占空比來控制VCXO的電壓。這種方式，通過對模擬出最小頻率X進行調節(jié)，來實現(xiàn)對CLK2的粗調；而通過對VCXO在有效的PPM (相對偏差)內(nèi)進行調節(jié)，實現(xiàn)對CLK2的細調。時鐘信號CLK2和時鐘信號CLKl的頻率大小則是通過FPGA中FIFO的深度變化來調控的，由于數(shù)據(jù)是連續(xù)存儲和讀取的，所以FIFO深度的增加，代表讀取的速度大于存儲的速度，使得時鐘信號CLK2的頻率大于時鐘信號CLKl ;同理可以反向調節(jié)。以上所述，僅為本實用新型較佳的具體實施方式
，但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內(nèi)，根據(jù)本實用新型的技術方案及其發(fā)明構思加以等同替換或改變，都應涵蓋在本實用新型的保護范圍之內(nèi)。
權利要求1.一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置，其特征在于，包括:FPGA的內(nèi)部FIFO、內(nèi)部鎖相環(huán)PLL1、內(nèi)部計數(shù)器、外部VCXO壓控晶振、外部鎖相環(huán)、外部低通濾波器，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLKl、并行視頻信號和行場信號通過RGB線、CLK線和HV線存入FPGA的內(nèi)部FIFO中，RGB線、CLK線和HV線連接FPGA的內(nèi)部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內(nèi)部鎖相環(huán)PLL1，內(nèi)部鎖相環(huán)PLLl連接內(nèi)部計數(shù)器，內(nèi)部計數(shù)器通過FPGA的GPIO引腳連接外部鎖相環(huán)PLL2，外部鎖相環(huán)PLL2通過FPGA的GPIO引腳連接FPGA的內(nèi)部FIFO。
2.根據(jù)權利要求1所述的消除基于光纖傳輸?shù)腣GA信號抖動的裝置，其特征在于，裝置還包括傳輸系統(tǒng)的發(fā)送端、A/D轉換單元、解碼器、電/光轉換單元、傳輸光纖、傳輸系統(tǒng)的接收端、光/電轉換單元、D/A轉換單元以及編碼器，傳輸系統(tǒng)的發(fā)送端與A/D轉換單元連接，A/D轉換單元與電/光轉換單元連接，電/光轉換單元通過傳輸光纖與傳輸系統(tǒng)的接收端連接，傳輸系統(tǒng)的接收端通過光/電轉換單元與FPGA連接，F(xiàn)PGA與D/A轉換單元以及編碼器連接。
專利摘要本實用新型公開了一種消除基于光纖傳輸?shù)腣GA信號抖動的裝置，所述裝置包括FPGA的內(nèi)部FIFO、內(nèi)部鎖相環(huán)PLL1、內(nèi)部計數(shù)器、外部VCXO壓控晶振、外部鎖相環(huán)、外部低通濾波器，RGB線、CLK線和HV線連接FPGA的內(nèi)部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內(nèi)部鎖相環(huán)PLL1，內(nèi)部鎖相環(huán)PLL1連接內(nèi)部計數(shù)器，內(nèi)部計數(shù)器通過FPGA的GPIO引腳連接外部鎖相環(huán)PLL2，外部鎖相環(huán)PLL2通過FPGA的GPIO引腳連接FPGA的內(nèi)部FIFO。實施本實用新型具有以下有益效果可以實現(xiàn)對模擬視頻信號在遠程傳輸后產(chǎn)生的圖像抖動、黑屏進行校正，保證圖像質量。
文檔編號H04N7/22GK202979172SQ20122069001
公開日2013年6月5日 申請日期2012年12月13日 優(yōu)先權日2012年12月13日
發(fā)明者周潮義, 周春雷, 張壇 申請人:大連科迪視頻技術有限公司