專利名稱：一種基于fpga的cis圖像采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及ー種用于檢孔機或PCB行業(yè)其他領(lǐng)域的線陣接觸式圖形采集系統(tǒng)，特別是涉及一種基于FPGA(Field — Programmable Gate Array,即現(xiàn)場可編程門陣列)的CIS (Contact Image Sensor,接觸式圖像傳感器)圖像采集系統(tǒng)。
背景技術(shù)：
接觸式圖像傳感器(CIS)約在90年代初發(fā)展成形，由于其機構(gòu)緊湊，無復(fù)雜光學(xué)鏡頭組件，體積小，重量輕，抗震性能好，響應(yīng)快的優(yōu)點，已逐步取代了 CCD的部分市場，廣泛的應(yīng)用于傳真、掃描、紙幣票據(jù)識別、光標(biāo)閱讀中，同吋，CIS在PCB行業(yè)的應(yīng)用，減少了檢測儀器的體積，増加了的穩(wěn)定性和性價比。PCB行業(yè)的發(fā)展，使得人工檢測已無法適應(yīng)；通過CIS進(jìn)行PCB圖像的采集，經(jīng)軟件分析處理，可以方便的檢測出PCB板中的缺陷，提高了 PCB廠家的競爭カ；但如何能更好的利用FPGA進(jìn)行CIS圖像采集，采集系統(tǒng)越來越精確。

實用新型內(nèi)容本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種基于FPGA的CIS圖像采集系統(tǒng)，能精確的對CIS圖像進(jìn)行采集檢測，檢測出PCB板中存在的缺陷，提高PCB板的合格率。為了達(dá)到上述目的，本實用新型采用的技術(shù)方案是一種基于FPGA的CIS圖像采集系統(tǒng)，包括CIS傳感器，所述的CIS圖像采集系統(tǒng)還包括與CIS傳感器輸出端連接的AD采集模塊、與AD采集模塊雙向連接的FPGA數(shù)據(jù)處理模塊、與FPGA數(shù)據(jù)處理模塊雙向連接的LVDS轉(zhuǎn)換模塊和單片機控制模塊、與LVDS轉(zhuǎn)換模塊雙向連接的cameralink接ロ，F(xiàn)PGA提供CIS的工作時序，CIS輸出的圖像經(jīng)過AD采集轉(zhuǎn)換成數(shù)字信號，由FPGA進(jìn)行預(yù)處理，并存儲到內(nèi)部RAM中，按照cameralink數(shù)據(jù)格式，通過LVDS芯片將數(shù)據(jù)以差分的形式輸出至 cameral ink 按 ロ。進(jìn)ー步的，所述的單片機控制模塊與LVDS轉(zhuǎn)換模塊雙向連接。進(jìn)ー步的，所述的單片機控制模塊的輸出端與AD采集模塊的輸入端連接。進(jìn)ー步的，所述的單片機控制模塊的單片機為PIC單片機。進(jìn)ー步的，所述的FPGA數(shù)據(jù)處理模塊的輸出端與CIS傳感器連接。進(jìn)ー步的，所述的FPGA數(shù)據(jù)處理模塊為Cyclone III FPGA數(shù)據(jù)處理模塊。進(jìn)ー步的，所述的FPGA包括CIS時序、A/D采集時序、PLL倍頻、雙端ロ RAM、MCU通信、cameralink 接 ロ模塊。與現(xiàn)有技術(shù)相比，本實用新型的有益效果是能精確的對CIS圖像進(jìn)行采集檢測，檢測出PCB板中存在的缺陷，提高PCB板的合格率。

[0013]圖I為本實用新型的系統(tǒng)結(jié)構(gòu)示意圖；圖2為本實用新型的FPGA總體功能模塊圖；圖3為本實用新型的CIS時序圖；圖4為本實用新型的AD轉(zhuǎn)換時序圖；圖5為本實用新型的方法流程圖。
具體實施方式
本實用新型的主g在于克服現(xiàn)有技術(shù)的不足，提供一種基于FPGA的CIS圖像采集系統(tǒng)，本系統(tǒng)由FPGA、單片機、AD轉(zhuǎn)換器、LVDS芯片組成，F(xiàn)PGA提供CIS的工作時序，CIS輸出的圖像，經(jīng)過AD采集，轉(zhuǎn)換成數(shù)字信號，由FPGA進(jìn)行預(yù)處理，并存儲到內(nèi)部RAM中，按照cameralink數(shù)據(jù)格式,通過LVDS芯片將數(shù)據(jù)以差分的形式輸出至cameralink接ロ。 FPGA給CIS傳感器提供工作時序，CIS輸出的模擬信號通過AD采集，經(jīng)FPGA去噪、ニ值化等預(yù)處理后，存儲到FPGA內(nèi)部RAM中。根據(jù)FPGA獲得單片機的用戶設(shè)定參數(shù)后，選擇輸出圖像類型；輸出圖像通過LVDS芯片以差分的方式發(fā)送至cameralink接ロ，經(jīng)圖像采集卡至電腦軟件處理。下面結(jié)合實施例參照附圖進(jìn)行詳細(xì)說明，以便對本實用新型的技術(shù)特征及優(yōu)點進(jìn)行更深入的詮釋。本實用新型的原理框圖如圖I所示，一種基于FPGA的CIS圖像采集系統(tǒng)，包括CIS傳感器，所述的CIS圖像采集系統(tǒng)還包括與CIS傳感器輸出端連接的AD采集模塊、與AD采集模塊雙向連接的FPGA數(shù)據(jù)處理模塊、與FPGA數(shù)據(jù)處理模塊雙向連接的LVDS轉(zhuǎn)換模塊和單片機控制模塊、與LVDS轉(zhuǎn)換模塊雙向連接的cameralink接ロ。進(jìn)ー步的，所述的單片機控制模塊與LVDS轉(zhuǎn)換模塊雙向連接。進(jìn)ー步的，所述的單片機控制模塊的輸出端與AD采集模塊的輸入端連接。進(jìn)ー步的，所述的單片機控制模塊的單片機為PIC單片機。進(jìn)ー步的，所述的FPGA數(shù)據(jù)處理模塊的輸出端與CIS傳感器連接。進(jìn)ー步的，所述的FPGA數(shù)據(jù)處理模塊為Cyclone III FPGA數(shù)據(jù)處理模塊。進(jìn)ー步的，所述的FPGA包括CIS時序、A/D采集時序、PLL倍頻、雙端ロ RAM、MCU通信、cameralink 接 ロ模塊。如圖5所示，ー種根據(jù)所述的基于FPGA的CIS圖像采集系統(tǒng)的采集方法，其步驟如下步驟I、初始化cameralink內(nèi)部的uart接ロ ；步驟2、讀取單片機的eeprom數(shù)據(jù)；步驟3、根據(jù)^prom數(shù)據(jù)配置AD芯片；讀取AD芯片，返回配置狀態(tài)至上位機；步驟4、若上位機有數(shù)據(jù)更新，進(jìn)入中斷程序，接收數(shù)據(jù)后返回；步驟5、判斷數(shù)據(jù)是否滿足自定義通信協(xié)議，是則執(zhí)行步驟6，否則執(zhí)行步驟4 ；步驟6、判斷是否為新數(shù)據(jù)，是則執(zhí)行步驟7，否則執(zhí)行步驟12 ；步驟7、判斷數(shù)據(jù)是否為配置AD工作參數(shù)，是則執(zhí)行步驟8，否則發(fā)送至FPGA并執(zhí)行步驟10 ；步驟8、重新配置AD芯片；并執(zhí)行步驟9 ；[0037]步驟9、將數(shù)據(jù)寫入eeprom ；步驟10、圖像ニ值化處理；步驟11、返回配置狀態(tài)至上位機；步驟12、結(jié)束程序。接觸式圖像傳感器(CIS)采用一條掃描范圍為658毫米，600DPI，掃描速度為70us/line的CIS。其像素時鐘頻率為8M，內(nèi)部由36段432個有效像素的CIS并行掃描，其總有效像素為36*432=15552個像素。每4段模擬信號輸出為ー個接ロ，共9個輸出接ロ。CIS正常工作需要提供像素時鐘信號CCLK和選通信號SI，8M的像速率使得圖像傳輸率為8M*15552節(jié)/秒=121. 5MKB/S，這要求使用高速數(shù)據(jù)處理器。 光源采用波長近630納米的紅色LED條形光源、體積小、功耗低、安裝方便。高速CCD (Charge-coupled Device 電荷稱合兀件)/CIS AD 米樣芯片麗8214，WM8214是40MSPS 16位(XD/CIS專用AD采集芯片，典型功耗只有390mW。其支持RGB三通道彩色模式和黒白單色模式，內(nèi)部具有復(fù)位電平箝位電路(RLC)和雙相關(guān)采樣電路(CDS)，能靈活的適應(yīng)各種圖像傳感器的連接和減少圖像噪音；通過內(nèi)部寄存器的設(shè)置，可以工作在RGB三通道模式和只并行輸出高8位數(shù)據(jù)；這樣36段CIS模式信號輸出便需要12片WM8214。通過WM8214的串行接ロ可以實時更改圖像采集的工作模式、増益、暗電平直偏值、反色等參數(shù)。單片機用于通過接受來自cameralink接ロ用戶命令，來配置AD采集芯片WM8214工作模式和參數(shù)配置。同時將用戶數(shù)據(jù)保存于e印rom中，具備斷電記憶功能。單片機也需要與FPGA通信，使FPGA根據(jù)用戶設(shè)定進(jìn)行相應(yīng)的圖像預(yù)處理。單片機采用高性能RISC指令的PIC單片機PIC18F452，具有極強的抗干擾能力，能很好的適應(yīng)檢孔機中存在的電磁干擾環(huán)境。同時內(nèi)部的集成256字節(jié)e印rom，擦寫次數(shù)可達(dá)100萬次。FPGA為圖像采集提供時序，圖像數(shù)據(jù)預(yù)處理和傳送輸出。由于每采集一行數(shù)據(jù)量為 432*36*8bit=124416bit=121. 5Kbit,需要 122kbit 的 RAM 空間，同時 FPGA 內(nèi) RAM 采用M9K結(jié)構(gòu)，采用Cyclone III系列的EP3C16Q240芯片，內(nèi)部用于504Kbit RAM空間。其支持AS配置和JTAG在線調(diào)試配置，可以方便的進(jìn)行開發(fā)調(diào)試。camera I ink接ロ是在Channel Link基礎(chǔ)上發(fā)展的高速視頻接ロ，采用LVDS差分信號傳輸?shù)?，能有效的提供?shù)據(jù)的可靠性。核心組成元件包括一個并轉(zhuǎn)串驅(qū)動器和ー個串轉(zhuǎn)并接收器。驅(qū)動器將28位CM0S/TTL信號以7: I方式串行化為4條LVDS數(shù)據(jù)流。ー個鎖相環(huán)傳輸時鐘通過第5條LVDS鏈路與其他LVDS數(shù)據(jù)流并行傳輸。接收器接收4路LVDS數(shù)據(jù)信號和I路LVDS時鐘信號，將數(shù)據(jù)流轉(zhuǎn)換回28位的CM0S/TT L并行數(shù)據(jù)。ChannelLink最高傳輸速率可達(dá)2. 38Gbits/ S。根據(jù)實際數(shù)據(jù)流可以配置base 3通道,medium 6通道，full 8通道模式。對應(yīng)的LVDS芯片DS90LV032用于上位機觸發(fā)信號，DS90LV019用于cameralink內(nèi)部uart信號轉(zhuǎn)換。DS90CR287用于5條LVDS鏈路信號轉(zhuǎn)換，支持最高時鐘頻率達(dá)85MHZ。有數(shù)據(jù)數(shù)據(jù)流為121. 5MKB/S，所以采用medium 6通道模式，時鐘頻率50MHZ。FPGA系統(tǒng)整體功能塊圖如圖2示，F(xiàn)PGA程序設(shè)計中，F(xiàn)PGA為核心控制器，負(fù)責(zé)圖像采集、處理和cameralink協(xié)議轉(zhuǎn)換。其包括CIS時序、A/D采集時序、PLL倍頻、雙端ロRAM、MCU 通信、cameralink 接 ロ等模塊。時序設(shè)計FPGA為CIS提供時鐘信號CCLK和選通信號SI。如圖2，在每個SI的上升沿之后的第72-79個CCLK內(nèi)輸出暗電平電壓值，在第84個CCLK后輸出有效像素電壓。由于采用了 WM8214做AD轉(zhuǎn)換，其三通道采集分時輸出，并且采樣的數(shù)據(jù)要等到上次前面3個數(shù)據(jù)之后才輸出，fVSMP=fCCLK=8MHZ。所以，需要在第84CCLK提供VSMP和RSMP信號，在84+3=87個CCLK讀取數(shù)據(jù)。數(shù)據(jù)處理為了方便檢孔機對采集到PCB板圖像的判別，對圖像進(jìn)行預(yù)處理非常必要，可以降低上位機軟件負(fù)擔(dān)。采集到的圖像為灰度圖像，自然存在噪音，我們可以將10灰度值以下的值延伸為0，損失的部分低值像素，在一定程度可以降低噪音。同時，根據(jù)用戶選定，對圖像全局進(jìn)行ニ值化，降低了上位機內(nèi)存的開銷，而本系統(tǒng)可以輕松完成。用戶數(shù)據(jù)接收任務(wù)由FPGA和單片機間的自定義通信協(xié)議完成。數(shù)據(jù)存儲與cameralink發(fā)送為了滿足數(shù)據(jù)采集和cameralink接口數(shù)據(jù)發(fā)送的速度匹配，需對數(shù)據(jù)進(jìn)行緩沖，采用雙端ロ RAM乒乓操作進(jìn)行數(shù)據(jù)存儲。其分別有獨立的·讀寫地址線和數(shù)據(jù)線，并且內(nèi)部具備讀寫仲裁功能，防止讀寫沖突。利用quartus II 8.0的IP核生成向?qū)Чぞ呖煞奖愕纳呻p端ロ RAM。完成一行采集的數(shù)據(jù)量為124416bit，cycloneIII的RAM是M9K結(jié)構(gòu)，每個RAM大小選取1KByte，共建36個RAM進(jìn)行數(shù)據(jù)存儲。以RAM的高地位地址作為乒乓操作的兩個緩沖區(qū)，將采集的圖像數(shù)據(jù)按照一定順序存入到36個RAM中。Cameral ink接ロ采用medium模式,共6個效數(shù)據(jù)通道,姆個數(shù)據(jù)通道負(fù)責(zé)6段CIS圖像的發(fā)送。Cameralink接ロ時序主要提供像素時鐘信號XCLK、行同步信號LVAL和幀同步信號FVAL信號，由于PCB圖像的采集跟實際長度有關(guān)，只工作在線掃模式，則只需提供鐘信號XCLK和LVAL行同步信號。在每個行同步信號LVAL之前需插入空白像素，具體根據(jù)圖像采集卡不同而相應(yīng)設(shè)定，但XCLK必須保證是連續(xù)的。像素時鐘信號采用50MHZ，6medium模式則可支持?jǐn)?shù)據(jù)流達(dá)300MBPS。如圖3、4所示，單片機程序設(shè)計中，單片機部分負(fù)責(zé)(XD/CIS芯片WM8214的工作方式、配置増益、暗電平直偏值等參數(shù)。單片機通過類SPI方式修改內(nèi)部寄存器值，改變各個參數(shù)。同時，單片機通過cameralink內(nèi)部的uart接ロ與上位機通信，同時需要與FPGA進(jìn)行數(shù)據(jù)通信，控制FPGA圖像預(yù)處理的類型，所以，單片機內(nèi)部存在3個通信接ロ。除uart直接使用PIC內(nèi)部uart接口外，其余兩個接ロ進(jìn)行自定義通信方式。在用戶修改參數(shù)后，將用戶參數(shù)寫入到PIC18F452內(nèi)部集成了 256字節(jié)的e印rom中。每次開機初始化時，讀取eeprom的數(shù)據(jù)進(jìn)行系統(tǒng)配置。在實驗測試中中本采集系統(tǒng)應(yīng)用于Asida檢孔機上，已成功通過采圖驗證。PCB檢測速度12. 4m/min, PCB寬度為650mm,實檢0. 15mm孔徑性能穩(wěn)定。能夠通過pc機進(jìn)行實時增益、暗電平直偏值、ニ值化圖像選擇采集測試。同時利用反射光源進(jìn)行PCB表面絲印掃描，圖像質(zhì)量較好，各灰階段間噪聲很小。本實用新型以FPGA為核心的參數(shù)在線可更改的高性能CIS圖像采集系統(tǒng)。系統(tǒng)采用一條658mm的一體式圖像傳感器，避免了因傳感器拼接問題而造成圖像非連續(xù)性問題，増加了檢測精度和降低了設(shè)計復(fù)雜度。FPGA將采集到的圖像信號進(jìn)行預(yù)處理，并存儲于FPGA內(nèi)部RAM中進(jìn)行緩沖，以cameralink接ロ LVDS差分方式傳輸至上位機，提高了圖像傳輸?shù)目煽啃浴Ｈ魤埣臃瓷涔庠?，設(shè)置合適工作參數(shù)，能實現(xiàn)PCB板的孔徑和絲印層圖像的高精度采集，同時能應(yīng)用于大幅紙張票據(jù)的掃描采集。PCB最小檢測孔徑為0. 043_，若采用更高分辨率的CIS，可以檢測更小孔徑。以上所述為本實用新型較佳的實施例，在不脫離本實用新型的發(fā)明構(gòu)思的前提下，任何顯而易見的替換均在本實用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種基于FPGA的CIS圖像采集系統(tǒng)，包括CIS傳感器，其特征在于所述的CIS圖像采集系統(tǒng)還包括與CIS傳感器輸出端連接的AD采集模塊、與AD采集模塊雙向連接的FPGA數(shù)據(jù)處理模塊、與FPGA數(shù)據(jù)處理模塊雙向連接的LVDS轉(zhuǎn)換模塊和單片機控制模塊、與LVDS轉(zhuǎn)換模塊雙向連接的cameralink接口，F(xiàn)PGA提供CIS的工作時序，CIS輸出的圖像經(jīng)過AD采集轉(zhuǎn)換成數(shù)字信號，由FPGA進(jìn)行預(yù)處理，并存儲到內(nèi)部RAM中，按照cameralink數(shù)據(jù)格式，通過LVDS芯片將數(shù)據(jù)以差分的形式輸出至cameralink接口。
2.根據(jù)權(quán)利要求I所述的基于FPGA的CIS圖像采集系統(tǒng)，其特征在于所述的單片機控制模塊與LVDS轉(zhuǎn)換模塊雙向連接。
3.根據(jù)權(quán)利要求2所述的基于FPGA的CIS圖像采集系統(tǒng)，其特征在于所述的單片機控制模塊的輸出端與AD采集模塊的輸入端連接。
4.根據(jù)權(quán)利要求3所述的基于FPGA的CIS圖像采集系統(tǒng)，其特征在于所述的單片機控制模塊的單片機為PIC單片機。
5.根據(jù)權(quán)利要求I所述的基于FPGA的CIS圖像采集系統(tǒng)，其特征在于所述的FPGA數(shù)據(jù)處理模塊的輸出端與CIS傳感器連接。
6.根據(jù)權(quán)利要求5所述的基于FPGA的CIS圖像采集系統(tǒng)，其特征在于所述的FPGA數(shù)據(jù)處理模塊為Cyclone III FPGA數(shù)據(jù)處理模塊。
7.根據(jù)權(quán)利要求6所述的基于FPGA的CIS圖像采集系統(tǒng)，其特征在于所述的FPGA包括CIS時序、A/D采集時序、PLL倍頻、雙端口 RAM、MCU通信、cameralink接口模塊。
專利摘要本實用新型公開了一種基于FPGA的CIS圖像采集系統(tǒng)，采集系統(tǒng)包括CIS傳感器，所述的CIS圖像采集系統(tǒng)還包括與CIS傳感器輸出端連接的AD采集模塊、與AD采集模塊雙向連接的FPGA數(shù)據(jù)處理模塊、與FPGA數(shù)據(jù)處理模塊雙向連接的LVDS轉(zhuǎn)換模塊和單片機控制模塊、與LVDS轉(zhuǎn)換模塊雙向連接的cameralink接口，單片機控制模塊與LVDS轉(zhuǎn)換模塊雙向連接。單片機控制模塊的輸出端與AD采集模塊的輸入端連接。單片機控制模塊的單片機為PIC單片機。FPGA數(shù)據(jù)處理模塊的輸出端與CIS傳感器連接。本實用新型能精確的對CIS圖像進(jìn)行采集檢測，檢測出PCB板中存在的缺陷，提高PCB板的合格率。
文檔編號H04N1/031GK202524483SQ201220128558
公開日2012年11月7日 申請日期2012年3月30日 優(yōu)先權(quán)日2012年3月30日
發(fā)明者劉敏, 徐地華, 梁波, 梅領(lǐng)亮 申請人:廣東正業(yè)科技股份有限公司, 昆山市正業(yè)電子有限公司