專(zhuān)利名稱：一種無(wú)線音視頻傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種音視頻傳輸系統(tǒng)，特別是涉及一種無(wú)線音視頻傳輸系統(tǒng)。
背景技術(shù)：
隨著音視頻編解碼算法和無(wú)線通訊技術(shù)的發(fā)展，無(wú)線音視頻的傳輸技術(shù)也得到了巨大的進(jìn)度，無(wú)線音視頻的應(yīng)用領(lǐng)域也越來(lái)越廣，如安防領(lǐng)域、海洋巡航等等，市場(chǎng)對(duì)音視頻傳輸所需的帶寬和延遲的要求也越來(lái)越苛刻?，F(xiàn)有的解決方案多采用分離芯片集成的方案來(lái)實(shí)現(xiàn)無(wú)線音視頻的傳輸，由于單獨(dú)芯片的性能限制以及板級(jí)連接所帶來(lái)的速度限制，大大降低了無(wú)線音視頻傳輸系統(tǒng)的性倉(cāng)泛
發(fā)明內(nèi)容
·針對(duì)上述不足，本發(fā)明提供了一種無(wú)線音視頻傳輸系統(tǒng)，其不僅能夠提高系統(tǒng)的整體性能，而且能夠降低板級(jí)連接所帶來(lái)的速度限制。本發(fā)明解決其技術(shù)問(wèn)題采取的技術(shù)方案是一種無(wú)線音視頻傳輸系統(tǒng)，包括編碼發(fā)射子系統(tǒng)和接收解碼子系統(tǒng)，其特征是，所述編碼發(fā)射子系統(tǒng)包括音頻采集設(shè)備、視頻采集設(shè)備、音頻A/D轉(zhuǎn)換模塊、視頻A/D轉(zhuǎn)換模塊、編碼處理器、數(shù)字上變頻器和射頻發(fā)射機(jī)，所述音頻A/D轉(zhuǎn)換模塊的輸入端與音頻采集設(shè)備連接，輸出端與編碼處理器的輸入端連接，所述視頻A/D轉(zhuǎn)換模塊的輸入端與視頻采集設(shè)備連接，輸出端與編碼處理器的輸入端連接，所述編碼處理器的輸出端與數(shù)字上變頻器的輸入端連接，所述數(shù)字上變頻器的輸出端與射頻發(fā)射機(jī)的輸入端連接；所述接收解碼子系統(tǒng)包括射頻解調(diào)模塊、解碼處理器、音頻D/A轉(zhuǎn)換器、圖像顯示接口電路、音頻播放設(shè)備和視頻顯示設(shè)備，所述射頻解調(diào)模塊與解碼處理器的輸入端連接，所述解碼處理器的輸出端分別與音頻D/A轉(zhuǎn)換器和圖像顯示接口電路的輸入端連接，所述音頻播放設(shè)備與音頻D/A轉(zhuǎn)換器的輸出端連接，所述視頻顯示設(shè)備與圖像顯示接口電路的輸出端連接。優(yōu)選地，所述編碼處理器包括設(shè)置在FPGA芯片上的音頻采樣模塊、H. 264編碼器、TS流打包器和COFDM調(diào)制模塊，所述音頻采樣模塊的輸入端與音頻A/D轉(zhuǎn)換模塊的輸出端連接，輸出端與TS流打包器的輸入端連接，所述H. 264編碼器的輸入端與視頻A/D轉(zhuǎn)換模塊的輸出端連接，輸出端與TS流打包器的輸入端連接，所述COFDM調(diào)制模塊的輸入端與TS流打包器的輸出端連接，輸出端與數(shù)字上變頻器的輸入端連接。優(yōu)選地，所述解碼處理器包括設(shè)置在FPGA芯片上的TS流解析模塊、碼流分流模塊、音頻恢復(fù)模塊和H. 264解碼器，所述TS流解析模塊的輸入端與射頻解調(diào)模塊連接，輸出端與碼流分流模塊的輸入端連接，所述碼流分流模塊的輸出端分別與音頻恢復(fù)模塊和H. 264解碼器的輸入端連接，所述音頻恢復(fù)模塊的輸出端與音頻D/A轉(zhuǎn)換器的輸入端連接，所述H. 264解碼器的輸出端與圖像顯示接口電路的輸入端連接。優(yōu)選地,所述音頻采集設(shè)備包括麥克風(fēng)。
優(yōu)選地，所述視頻采集設(shè)備包括攝像頭。優(yōu)選地，所述音頻播放設(shè)備包括耳機(jī)、擴(kuò)音器和揚(yáng)聲器中的一種或多種。優(yōu)選地,所述視頻顯示設(shè)備包括IXD顯示屏或LED顯示屏。優(yōu)選地，所述數(shù)字上變頻器采用AD9857芯片。優(yōu)選地，所述音頻A/D轉(zhuǎn)換模塊采用PCM1808芯片。優(yōu)選地，所述視頻A/D轉(zhuǎn)換模塊采用 SAA7113芯片。本發(fā)明的積極效果是，本發(fā)明通過(guò)在FPGA芯片上集成了音視頻編解碼算法和無(wú)線調(diào)制算法等這些關(guān)鍵的算法，尤其是將音視頻編碼壓縮算法和無(wú)線調(diào)制算法集成在一塊FPGA芯片中，解決了現(xiàn)有的無(wú)線音視頻傳輸系統(tǒng)的延遲大、畫(huà)面質(zhì)量不好等問(wèn)題，大大的降低了系統(tǒng)的傳輸延遲；采用了先進(jìn)的視頻編解碼算法(H. 264算法)，提高畫(huà)質(zhì)的同時(shí)增加了碼流的壓縮率，降低了無(wú)線傳輸速率的壓力；采用了優(yōu)秀的無(wú)線調(diào)制算法C0FDM，增加了系統(tǒng)在惡劣條件下的傳輸質(zhì)量和傳輸距離，具有畫(huà)面質(zhì)量好、傳輸距離遠(yuǎn)和系統(tǒng)延遲小等特點(diǎn)。


圖I是本發(fā)明的原理框圖；圖2是無(wú)線音視頻傳輸系統(tǒng)雙向通訊的示意圖；圖3是本發(fā)明一具體應(yīng)用的結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖I、圖2和圖3所示，本發(fā)明的一種無(wú)線音視頻傳輸系統(tǒng)，包括編碼發(fā)射子系統(tǒng)和接收解碼子系統(tǒng)。所述編碼發(fā)射子系統(tǒng)包括音頻采集設(shè)備、視頻采集設(shè)備、音頻A/D轉(zhuǎn)換模塊、視頻A/D轉(zhuǎn)換模塊、編碼處理器、數(shù)字上變頻器以及射頻發(fā)射機(jī)，所述音頻A/D轉(zhuǎn)換模塊的輸入端與音頻采集設(shè)備連接，輸出端與編碼處理器的輸入端連接，所述視頻A/D轉(zhuǎn)換模塊的輸入端與視頻采集設(shè)備連接，輸出端與編碼處理器的輸入端連接，所述編碼處理器的輸出端與數(shù)字上變頻器的輸入端連接，所述數(shù)字上變頻器的輸出端與射頻發(fā)射機(jī)的輸入端連接；所述接收解碼子系統(tǒng)包括射頻解調(diào)模塊、解碼處理器、音頻D/A轉(zhuǎn)換器、圖像顯示接口電路、音頻播放設(shè)備和視頻顯示設(shè)備，所述射頻解調(diào)模塊與解碼處理器的輸入端連接，所述解碼處理器的輸出端分別與音頻D/A轉(zhuǎn)換器和圖像顯示接口電路的輸入端連接，所述音頻播放設(shè)備與音頻D/A轉(zhuǎn)換器的輸出端連接，所述視頻顯示設(shè)備與圖像顯示接口電路的輸出端連接。所述編碼處理器包括設(shè)置在FPGA芯片上的音頻采樣模塊、H. 264編碼器、TS流打包器和COFDM調(diào)制模塊，所述音頻采樣模塊的輸入端與音頻A/D轉(zhuǎn)換模塊的輸出端連接，輸出端與TS流打包器的輸入端連接，所述H. 264編碼器的輸入端與視頻A/D轉(zhuǎn)換模塊的輸出端連接，輸出端與TS流打包器的輸入端連接，所述COFDM調(diào)制模塊的輸入端與TS流打包器的輸出端連接，輸出端與數(shù)字上變頻器的輸入端連接。所述解碼處理器包括設(shè)置在FPGA芯片上的TS流解析模塊、碼流分流模塊、音頻恢復(fù)模塊和H. 264解碼器，所述TS流解析模塊的輸入端與射頻解調(diào)模塊連接，輸出端與碼流分流模塊的輸入端連接，所述碼流分流模塊的輸出端分別與音頻恢復(fù)模塊和H. 264解碼器的輸入端連接，所述音頻恢復(fù)模塊的輸出端與音頻D/A轉(zhuǎn)換器的輸入端連接，所述H. 264解碼器的輸出端與圖像顯示接口電路的輸入端連接。所述音頻采集設(shè)備采用麥克風(fēng)。所述視頻采集設(shè)備愛(ài)用攝像頭。所述音頻播放設(shè)備采用耳機(jī)、擴(kuò)音器和揚(yáng)聲器中的一種或多種。
所述視頻顯示設(shè)備采用IXD顯示屏。所述數(shù)字上變頻器采用AD9857芯片。所述音頻A/D轉(zhuǎn)換模塊采用PCM1808芯片。所述視頻A/D轉(zhuǎn)換模塊采用SAA7113芯片。所述編碼發(fā)射子系統(tǒng)的工作過(guò)程如下麥克風(fēng)采集的原始模擬音頻信號(hào)經(jīng)過(guò)PCM1808芯片采集之后形成數(shù)字信號(hào)，音頻采樣模塊根據(jù)數(shù)字信號(hào)的特點(diǎn)將音頻數(shù)據(jù)提取緩存，然后傳遞給TS流打包器；同時(shí)，攝像頭采集的信號(hào)轉(zhuǎn)變成復(fù)合視頻信號(hào)(CVBS)傳遞給編碼發(fā)射子系統(tǒng)的SAA7113芯片，SAA7113芯片將輸入的CVBS信號(hào)轉(zhuǎn)變成標(biāo)準(zhǔn)的BT656信號(hào)并傳遞給H. 264編碼器做進(jìn)一步處理。H. 264編碼器接收來(lái)自SAA7113的BT656數(shù)字視頻信號(hào)，并將該信號(hào)中的亮度和色度信號(hào)提取出來(lái)轉(zhuǎn)變成YUV420格式，并對(duì)YUV420格式的碼流進(jìn)一步壓縮形成H. 264碼流并傳遞給TS流打包模塊。經(jīng)過(guò)采集的音頻碼流和編碼壓縮后的視頻碼流會(huì)進(jìn)一步被打包，形成一個(gè)個(gè)TS流數(shù)據(jù)包，每個(gè)數(shù)據(jù)包包括188個(gè)byte。每個(gè)數(shù)據(jù)包又分為包頭信息、輔助信息、視頻/音頻/數(shù)據(jù)碼流、填充數(shù)據(jù)。其中不同的碼流對(duì)應(yīng)不同的ID號(hào)，這些ID號(hào)放置在包頭信息中供接收端TS流解碼器識(shí)別使用。經(jīng)過(guò)打包之后的TS流數(shù)據(jù)包進(jìn)一步送到COFDM調(diào)制模塊進(jìn)行調(diào)制。COFDM調(diào)制模塊支持I. 25MHz、2MHz、4MHz以及8MHz的可變信道帶寬，實(shí)現(xiàn)信道帶寬的合理利用。COFDM調(diào)制模塊對(duì)輸入的TS流進(jìn)行調(diào)制。調(diào)制后的信號(hào)經(jīng)過(guò)數(shù)字上變頻器轉(zhuǎn)換成射頻信號(hào)，再經(jīng)過(guò)射頻發(fā)射機(jī)發(fā)射出去。數(shù)字上變頻器采用穩(wěn)定的AD9857芯片，輸出信號(hào)的中心頻率是36. 166MHz，信號(hào)的帶寬由COFDM調(diào)制模塊決定，有I. 25MHz、2MHz、4MHz以及8MHz這四種信道帶寬。所述接收解碼子系統(tǒng)的工作過(guò)程如下原始的RF信號(hào)經(jīng)過(guò)射頻解調(diào)模塊解調(diào)之后形成標(biāo)準(zhǔn)的TS流，這些碼流被送到TS流解析模塊。TS流解析模塊將TS碼流中的音視頻數(shù)據(jù)以及控制數(shù)據(jù)提取出來(lái)供后續(xù)模塊使用。所述碼流分流模塊根據(jù)解析后的碼流性質(zhì)來(lái)決定碼流的流向，將音頻數(shù)據(jù)提交給音頻恢復(fù)模塊，將視頻碼流提供給視頻解碼模塊。所述音頻恢復(fù)模塊接收來(lái)自碼流分流模塊的音頻數(shù)據(jù)并將其緩存在內(nèi)部FIFO中，然后以I2S的數(shù)據(jù)格式輸出給外部的音頻D/A轉(zhuǎn)換器，進(jìn)而驅(qū)動(dòng)耳機(jī)、喇叭或揚(yáng)聲器等發(fā)聲設(shè)備。所述H. 264解碼器接收來(lái)自碼流分流模塊的視頻碼流，然后根據(jù)H. 264標(biāo)準(zhǔn)對(duì)碼流進(jìn)行解碼，從而恢復(fù)出視頻數(shù)據(jù)并以YUV420的格式被存儲(chǔ)在外部的DDR2存儲(chǔ)器中。所述圖像顯示接口電路從DDR2存儲(chǔ)器中提取出YUV420格式存儲(chǔ)的視頻碼流并將其轉(zhuǎn)換為RGB數(shù)據(jù)，進(jìn)而驅(qū)動(dòng)外部的IXD顯示屏顯示數(shù)據(jù)采集端的圖像。圖2是無(wú)線音視頻傳輸系統(tǒng)雙向通訊的示意圖。如圖2所示，一種無(wú)線音視頻傳輸系統(tǒng)的雙向通訊方案分為無(wú)線傳輸系統(tǒng)A和無(wú)線傳輸系統(tǒng)B,無(wú)線傳輸系統(tǒng)A將A方的音視頻數(shù)據(jù)經(jīng)過(guò)無(wú)線鏈路傳輸給無(wú)線傳輸系統(tǒng)B，假設(shè)系統(tǒng)A發(fā)射頻率的中心頻率是340MHz ；無(wú)線傳輸系統(tǒng)B根據(jù)外部配置將射頻解頻模塊(Tuner)的接收頻率設(shè)為340MHz，接收來(lái)自系統(tǒng)的A的音視頻信號(hào)，然后將反饋信息通過(guò)系統(tǒng)B的無(wú)線鏈路傳遞給系統(tǒng)A，假設(shè)系統(tǒng)B發(fā)射頻率的中心頻率是350MHz;無(wú)線傳輸系統(tǒng)A根據(jù)外部配置將高頻頭的接收頻設(shè)為350MHz，進(jìn)而接收來(lái)自系統(tǒng)B的反饋信號(hào)。圖3是本發(fā)明一具體應(yīng)用的結(jié)構(gòu)示意圖。如圖3所示，本發(fā)明采用12V的外接DC電源，通過(guò)I2C接口接收來(lái)自外部設(shè)備的控制信號(hào)，該外部設(shè)備可以是計(jì)算機(jī)也可以是專(zhuān)用的控制子板；通過(guò)I2C接口可以設(shè)置射頻發(fā)射機(jī)的發(fā)射頻率、射頻解頻模塊(Tuner)的接收頻率、COFDM調(diào)制的信號(hào)帶寬等。無(wú)線音視頻傳輸系統(tǒng)通過(guò)攝像頭采集周?chē)囊曈X(jué)信號(hào)，輸出信號(hào)為復(fù)合視頻信號(hào)(CVBS);無(wú)線音視頻傳輸系統(tǒng)周?chē)囊纛l信號(hào)通過(guò)麥克風(fēng)傳輸給FPGA板上的音頻采集模塊；采集的音視頻信號(hào)經(jīng)過(guò)編碼壓縮，然后打包形成TS流。TS流經(jīng)過(guò)COFDM調(diào)制模塊、數(shù)字上變頻器之后形成36. 166MHz的模擬中頻信號(hào)，然后再通過(guò)射頻發(fā)射機(jī)發(fā)射出去，射頻發(fā)射機(jī)的發(fā)射頻率由外部設(shè)備控制。無(wú)線音視頻傳輸系統(tǒng)通過(guò)射頻調(diào)制模塊(Tuner)完成射頻信號(hào)的接收以及解調(diào)，并以標(biāo)準(zhǔn)的TS流輸出給FPGA芯片。TS流被解析分流之后送給音頻恢復(fù)模塊和H. 264解碼器，最終通過(guò)耳機(jī)或者音響輸出聲音，通過(guò)IXD顯示屏顯示發(fā)送端的視頻訊號(hào)。本發(fā)明主要解決了現(xiàn)有的無(wú)線音視頻傳輸系統(tǒng)的延遲大、畫(huà)面質(zhì)量不好等問(wèn)題； 提供了一種將音視頻編解碼算法和無(wú)線調(diào)制解調(diào)算法集成在FPGA芯片上的系統(tǒng)解決方案，尤其是將音視頻編碼壓縮算法和無(wú)線調(diào)制算法集成在一塊FPGA芯片中，避免了采用獨(dú)立芯片集成方案時(shí)所引入的延遲；另外，使用先進(jìn)的視頻編解碼算法H. 264以及優(yōu)秀的無(wú)線調(diào)制算法C0FDM，該方案具有畫(huà)面質(zhì)量好、傳輸距離遠(yuǎn)、系統(tǒng)延遲小等特點(diǎn)。本發(fā)明采用了H. 264編解碼算法，H. 264編解碼算法的優(yōu)秀特性可以在同種畫(huà)質(zhì)下?lián)碛懈叩膲嚎s率，從而降低系統(tǒng)的帶寬壓力；采用了 COFDM無(wú)線調(diào)制解調(diào)算法，COFDM無(wú)線調(diào)制解調(diào)算法具有極強(qiáng)的抗干擾能力、頻譜利用率高等特點(diǎn)，有助于提高系統(tǒng)的傳輸距離，利用FPGA芯片將音視頻編碼壓縮算法和COFDM無(wú)線調(diào)制算法集成在同一塊芯片上，在提高系統(tǒng)整體性能的同時(shí)，降低了板級(jí)連接所帶來(lái)的速度限制。
權(quán)利要求
1.一種無(wú)線音視頻傳輸系統(tǒng)，包括編碼發(fā)射子系統(tǒng)和接收解碼子系統(tǒng)，其特征是，所述編碼發(fā)射子系統(tǒng)包括音頻采集設(shè)備、視頻采集設(shè)備、音頻A/D轉(zhuǎn)換模塊、視頻A/D轉(zhuǎn)換模塊、編碼處理器、數(shù)字上變頻器和射頻發(fā)射機(jī)，所述音頻A/D轉(zhuǎn)換模塊的輸入端與音頻采集設(shè)備連接，輸出端與編碼處理器的輸入端連接，所述視頻A/D轉(zhuǎn)換模塊的輸入端與視頻采集設(shè)備連接，輸出端與編碼處理器的輸入端連接 ，所述編碼處理器的輸出端與數(shù)字上變頻器的輸入端連接，所述數(shù)字上變頻器的輸出端與射頻發(fā)射機(jī)的輸入端連接；所述接收解碼子系統(tǒng)包括射頻解調(diào)模塊、解碼處理器、音頻D/A轉(zhuǎn)換器、圖像顯示接口電路、音頻播放設(shè)備和視頻顯示設(shè)備，所述射頻解調(diào)模塊與解碼處理器的輸入端連接，所述解碼處理器的輸出端分別與音頻D/A轉(zhuǎn)換器和圖像顯示接口電路的輸入端連接，所述音頻播放設(shè)備與音頻D/A轉(zhuǎn)換器的輸出端連接，所述視頻顯示設(shè)備與圖像顯示接口電路的輸出端連接。
2.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述編碼處理器包括設(shè)置在FPGA芯片上的音頻采樣模塊、H. 264編碼器、TS流打包器和COFDM調(diào)制模塊，所述音頻采樣模塊的輸入端與音頻A/D轉(zhuǎn)換模塊的輸出端連接，輸出端與TS流打包器的輸入端連接，所述H. 264編碼器的輸入端與視頻A/D轉(zhuǎn)換模塊的輸出端連接，輸出端與TS流打包器的輸入端連接，所述COFDM調(diào)制模塊的輸入端與TS流打包器的輸出端連接，輸出端與數(shù)字上變頻器的輸入端連接。
3.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述解碼處理器包括設(shè)置在FPGA芯片上的TS流解析模塊、碼流分流模塊、音頻恢復(fù)模塊和H. 264解碼器，所述TS流解析模塊的輸入端與射頻解調(diào)模塊連接，輸出端與碼流分流模塊的輸入端連接，所述碼流分流模塊的輸出端分別與音頻恢復(fù)模塊和H. 264解碼器的輸入端連接，所述音頻恢復(fù)模塊的輸出端與音頻D/A轉(zhuǎn)換器的輸入端連接，所述H. 264解碼器的輸出端與圖像顯示接口電路的輸入端連接。
4.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述音頻采集設(shè)備包括麥克風(fēng)。
5.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述視頻采集設(shè)備包括攝像頭。
6.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述音頻播放設(shè)備包括耳機(jī)、擴(kuò)音器和揚(yáng)聲器中的一種或多種。
7.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述視頻顯示設(shè)備包括IXD顯示屏或LED顯示屏。
8.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述數(shù)字上變頻器采用AD9857芯片。
9.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述音頻A/D轉(zhuǎn)換模塊采用PCM1808芯片。
10.根據(jù)權(quán)利要求I所述的一種無(wú)線音視頻傳輸系統(tǒng)，其特征是，所述視頻A/D轉(zhuǎn)換模塊采用SAA7113芯片。
全文摘要
本發(fā)明公開(kāi)了一種無(wú)線音視頻傳輸系統(tǒng)，主要解決現(xiàn)有的無(wú)線音視頻傳輸系統(tǒng)的延遲大、畫(huà)面質(zhì)量不好等問(wèn)題，提供了一種將音視頻編解碼算法和無(wú)線調(diào)制解調(diào)算法集成在FPGA芯片上的系統(tǒng)解決方案。本發(fā)明通過(guò)在FPGA芯片上集成了音視頻編解碼算法和無(wú)線調(diào)制算法等這些關(guān)鍵的算法，尤其是將音視頻編碼壓縮算法和無(wú)線調(diào)制算法集成在一塊FPGA芯片中，大大的降低了系統(tǒng)的傳輸延遲；采用了先進(jìn)的H.264視頻編解碼算法，提高畫(huà)質(zhì)的同時(shí)增加了碼流的壓縮率，降低了無(wú)線傳輸速率的壓力；采用了優(yōu)秀的無(wú)線調(diào)制算法COFDM，增加了系統(tǒng)在惡劣條件下的傳輸質(zhì)量和傳輸距離，具有畫(huà)面質(zhì)量好、傳輸距離遠(yuǎn)和系統(tǒng)延遲小等特點(diǎn)。
文檔編號(hào)H04N21/236GK102883150SQ20121042427
公開(kāi)日2013年1月16日 申請(qǐng)日期2012年10月30日 優(yōu)先權(quán)日2012年10月30日
發(fā)明者陳迎春, 耿羅鋒, 劉永宏 申請(qǐng)人:濟(jì)南知芯集成電路技術(shù)有限公司