專利名稱：低功耗時間延時積分型 cmos 圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及降低互補金屬氧化物半導體(CMOS)圖像傳感器功耗的方法，特別涉及一種降低時間延時積分(TDI)型CMOS圖像傳感器功耗的方法，具體講，涉及低功耗時間延時積分型CMOS圖像傳感器。
背景技術(shù)：
圖像傳感器可將鏡頭獲得的光信號轉(zhuǎn)換成易于存儲、傳輸和處理的電學信號。圖像傳感器按照工作方式可以分為面陣型和線陣型。面陣型圖像傳感器的工作原理是以呈二維面陣排布的像素陣列對物體進行拍攝以獲取二維圖像信息，而線陣型圖像傳感器的工作原理是以呈一維線陣排布的像素陣列通過對物體掃描拍攝的方式來獲取二維圖像信息。線陣型圖像傳感器以其特殊的工作方式被廣泛應(yīng)用在航拍、空間成像、機器視覺和醫(yī)療成像 等眾多領(lǐng)域。但是由于在線陣型圖像傳感器的像素曝光期間物體始終在移動，因此像素的曝光時間嚴重受限于線陣型圖像傳感器相對被拍攝物體的移動速度，尤其在高速運動低照度應(yīng)用環(huán)境下(例如空間成像)線陣型圖像傳感器的信噪比(Signal to Noise Ratio, SNR)會變得非常低。為解決SNR低的問題,有人提出了時間延時積分(Time Delay Integration,TDI)技術(shù)，其能夠增加線陣圖像傳感器的SNR和靈敏度，它以其特殊的掃描方式，通過對同一目標進行多次曝光，實現(xiàn)很高的SNR和靈敏度，因此特別適用于高速運動低照度的環(huán)境下。TDI的基本原理是使用面陣排布的像素陣列以線陣掃描的方式工作，進而可實現(xiàn)不同行的像素對移動中的同一物體進行多次曝光，并將每次曝光結(jié)果進行累加，等效延長了像素對物體的曝光積分時間，因此可以大幅提升SNR和靈敏度。TDI技術(shù)最早是通過電荷稱合器件(Charge Coupled Device, CO))圖像傳感器實現(xiàn)的，CCD圖像傳感器也是實現(xiàn)TDI技術(shù)的理想器件，它能夠?qū)崿F(xiàn)無噪聲的信號累加。但是由于CCD圖像傳感器存在功耗大集成度低等缺點，目前其在各個領(lǐng)域的應(yīng)用都在逐漸被CMOS (Complementary Metal Oxide Semiconductor,互補金屬氧化物半導體)圖像傳感器所替代。圖I可以簡單的描述TDI圖像傳感器的工作過程。n級TDI圖像傳感器一共有n行像素，每個像素在一個曝光周期內(nèi)都會產(chǎn)生相應(yīng)的信號對于CCD型TDI傳感器，像素內(nèi)產(chǎn)生的是電荷信號；對于CMOS型TDI傳感器，像素內(nèi)產(chǎn)生的是電壓信號。TDI圖像傳感器的工作過程如下某一列上的第一行像素在第一個曝光周期內(nèi)產(chǎn)生的信號并不直接輸出，而是與同列第二個像素在第二個曝光周期內(nèi)產(chǎn)生的信號相加。以此類推，TDI圖像傳感器最后一行(第n行)的像素產(chǎn)生的信號與前面n-1個信號累加后再進行讀出。TDI圖像傳感器中，輸出信號的幅度是n個像素積分電荷的累加，即相當于一個像素n倍曝光周期內(nèi)所產(chǎn)牛的信號，輸出信號幅度擴大了 n倍，而噪聲的幅度只擴大了 ^倍，因此信噪比可以提高▲倍。使用CMOS器件實現(xiàn)TDI功能的結(jié)構(gòu)已經(jīng)被提出，這些結(jié)構(gòu)主要涉及數(shù)字域累加方案或模擬域累加方案。這兩種結(jié)構(gòu)都涉及像素內(nèi)信號的讀出、信號的相關(guān)雙采樣(CDS)和信號累加。它們的區(qū)別在于，信號累加前是否將其轉(zhuǎn)換為數(shù)字量。圖2和圖3分別給出了模擬域累加方案和數(shù)字域累加方案的示意圖。下面以模擬域累加為例介紹TDI-CMOS圖像傳感器的工作原理圖2中的像素陣列，一般采用4管(4T)有源像素陣列實現(xiàn)，4T像素的基本結(jié)構(gòu)如圖4所示，關(guān)于其組成結(jié)構(gòu)和工作過程如下文描述SEL為行選信號，RFD為復(fù)位信號，TX為傳輸管控制信號，F(xiàn)D為浮空擴散節(jié)點(floating diffusion)。在行選時間內(nèi)，先將復(fù)位管打開一段時間，之后采集一次經(jīng)過復(fù)位的FD電位。再將傳輸管打開一段時間，PD內(nèi)生成的光電荷將轉(zhuǎn)移進入FD，并導致FD電位的下降，將此時電位采集。兩次采集到的電位做差，得到可以反映光生電荷量多少的電壓，稱之為信號電壓。這個過程稱為相關(guān)雙米樣(correlateddouble sampling,⑶S),實現(xiàn)該過程的電路稱為⑶S電路。經(jīng)過相關(guān)雙采樣之后的電壓，將按照一定的順序被累加進相應(yīng)的累加器中，以保證對同一物體進行曝光而產(chǎn)生的信號都進入同一累加器中。以4級累加的TDI-CMOS圖像傳感器為例描述該過程。采用沿掃描方向的行滾筒式曝光方式，像素陣列的運動如圖5所示(以4級為例)。其控制時序如圖6所示。在不同的時間點，各行像素采集到不同的物象 點，并把信號輸入至相應(yīng)的累加器，累加器在完成4次累加之后，會將最終的累加結(jié)果輸出至列級模數(shù)轉(zhuǎn)換電路，進而將數(shù)據(jù)輸出至芯片外部。上述過程在圖5和圖6中都進行了詳細的標注。對于數(shù)字域累加，其工作過程與模擬域累加類似，只是在相關(guān)雙采樣之后的電壓信號，被轉(zhuǎn)換為數(shù)字量，之后采用數(shù)字累加器進行數(shù)字信號的累加操作，累加完成后直接輸出至芯片外部，省去了列級模數(shù)轉(zhuǎn)換的環(huán)節(jié)。對于模擬域累加，存儲器陣列通常采用電容陣列來實現(xiàn)。對信號的累加和復(fù)位的過程實際上就是對電容的充電和放電的過程，這個過程需要使用運算放大器來實現(xiàn)。由上述TDI圖像傳感器的工作工程可以看出，⑶S信號都要進行累加操作，而這些累加操作都必須有運算放大器參與。對于TDI-CMOS圖像傳感器，其行選時間都很短，即CDS信號的頻率很高，運算放大器需要在很短的時間內(nèi)完成對電容的充電或放電操作，因此導致運算放大器的功耗很大，通常占據(jù)整個TDI-CMOS圖像傳感器功耗的大部分。對于數(shù)字域累加模式，其累加過程由數(shù)字電路實現(xiàn)，累加過程不會引起很大的功耗，但是數(shù)字域累加需要將CDS信號先轉(zhuǎn)換為數(shù)字信號，這個過程如果被限制在一個很短的時間完成，那么相應(yīng)的模擬數(shù)字轉(zhuǎn)換電路的功耗也是很高的，通常該模擬數(shù)字轉(zhuǎn)換電路的功耗也在整個數(shù)字域TDI-CMOS圖像傳感器的功耗中占據(jù)很大部分。

發(fā)明內(nèi)容
本發(fā)明旨在克服現(xiàn)有技術(shù)的不足，能夠大幅降低整個TDI-CMOS圖像傳感器的功耗，為達到上述目的，本發(fā)明采取的技術(shù)方案是，低功耗時間延時積分型CMOS圖像傳感器，像素陣列采用滾筒式曝光欠采樣的方式，像素陣列每列相鄰兩行為一組設(shè)置有一個存儲節(jié)點，像素陣列第I行像素采集到物體F曝光產(chǎn)生的光電荷轉(zhuǎn)移到存儲節(jié)點，之后第2行像素采集到物體F曝光產(chǎn)生的光電荷與存儲節(jié)點內(nèi)的物體F對應(yīng)的電荷，一起轉(zhuǎn)移到一個電荷-電壓轉(zhuǎn)換節(jié)點，這樣就完成了一次電荷累加，并且也同時產(chǎn)生一個可用于之后電路處理的電壓信號，第3行像素和第4行及后續(xù)各行以此類推。
存儲節(jié)點為普通的二極管結(jié)構(gòu)或表面進行P型離子注入的二極管結(jié)構(gòu)，位于同一列的像素，將以兩行為一組，采取共用源極跟隨器SF與行選擇管SEL的結(jié)構(gòu)，并且還設(shè)置兩個感光管的復(fù)位管，以第I行與第2行像素為例，即RPDl和RPD2，電荷存儲節(jié)點SD為一個表面進行P型離子注入的二級管結(jié)構(gòu)，SD的表面將進行遮光處理，第3行與第4行像素也組成一組，結(jié)構(gòu)與第I行與第2行組成的像素結(jié)構(gòu)相同，以此類推；像素陣列工作過程如下在某一時刻，第2行像素的傳輸管TX2與第I行像素的傳輸管TX同時打開，第2行像素的感光二極管PD2與SD中的電荷將進入浮空擴散節(jié)點FD，這個過程實現(xiàn)了電荷累加，并且電荷在浮空擴散節(jié)點FD中轉(zhuǎn)化為電壓信號輸出至像素外部；上述兩部分進行累加的電荷來自于對同一物體進行曝光；之后，第I行像素傳輸管TXl打開，將產(chǎn)生的光電荷導入到SD中，之后，輪到像素的最后一行的傳輸管TX管打開，對于具有N行像素的N級TDI傳感器，即第N行像素的傳輸管TX管打開，同時，與之組合的像素結(jié)構(gòu)中相應(yīng)的SD管，也將其存儲的電荷進行導出，這兩部分電荷在該組合像素結(jié)構(gòu)中相應(yīng)的浮空擴散節(jié)點FD中完成累加，并轉(zhuǎn)換為電壓信號輸出；之后，第N-I行像素的傳輸管TX管打開，將產(chǎn)生的電荷導入到剛才電荷導出的SD中；以此類推，不再贅述。
6行像素結(jié)構(gòu)，像素陣列采用欠采樣的讀出方式，即由像素的第6行像素開始，然后是第5、第4、第3、第2和第I行，依次將采集到的光電荷由感光區(qū)讀出；具體的時序可表述如下將SEL5管打開，選通第5和第6行像素組成的單元，打開RFD5，將FD5復(fù)位，F(xiàn)D5的復(fù)位信號被相關(guān)雙采樣CDS電路采集到，之后將TX6和TG5同時打開，第6行像素感光區(qū)采集到的光電荷被轉(zhuǎn)移出感光區(qū)，即被讀出，同時存儲在SD5中的由第5行像素在上一感光周期中采集到的光電荷被轉(zhuǎn)移出存儲節(jié)點，上述兩部分電荷被轉(zhuǎn)移到FD5中，將使得FD5的電位下降，此時電位也被CDS電路采集到，并與CDS電路剛才采集到的電位做差，得到的結(jié)果輸入進對應(yīng)的累加器中，接下來將是RPD6的打開，對第6行像素的感光區(qū)，即PD6進行復(fù)位，復(fù)位結(jié)束后PD6開始了下一次的光電荷的積累；之后TX5將打開，將第5行像素的感光區(qū)采集到的光電荷轉(zhuǎn)移到SD5中，隨后，將RPD5打開，對第5行像素的感光區(qū)，即PD5進行復(fù)位，復(fù)位結(jié)束后PD5開始了下一次的光電荷的積累，隨后，將依次進行對第4、第3、第2和第I行像素感光區(qū)采集到的光電荷的轉(zhuǎn)移操作，中間包含相應(yīng)的復(fù)位和CDS操作，具體流程與上述第6和第5行像素感光區(qū)采集到的光電荷的轉(zhuǎn)移操作相同。本發(fā)明的技術(shù)特點及效果本發(fā)明提出了一種像素內(nèi)部電荷域累加與像素外部累加相結(jié)合的累加模式，通過降低像素陣列外部累加的次數(shù)，達到延長外部模擬域累加模式中運算放大器的建立時間，或延長外部數(shù)字域累加模式中的模數(shù)轉(zhuǎn)換時間的目的，進而大幅降低整個TDI-CMOS圖像傳感器的功耗。該方法從架構(gòu)上對累加的實現(xiàn)進行了優(yōu)化，在降低整個芯片的功耗上，比單純優(yōu)化具體電路的效果明顯；采用欠采樣的讀出方式可以避免信號累加出現(xiàn)的混亂。


圖ITDI型圖像傳感器工作原理示意圖。圖2模擬域累加的TDI CMOS圖像傳感器示意圖。圖3數(shù)字域累加的TDI CMOS圖像傳感器示意圖。圖44T有源像素的基本結(jié)構(gòu)及簡單工作時序。
圖54級TDI-CMOS像素陣列運動示意圖。圖64級TDI-CMOS圖像傳感器控制時序。圖HDI-CMOS過采樣累加過程示意圖。圖8 (a)電荷域累加過程示意圖。圖8 (b)錯誤的累加過程。圖8 (C)正確的累加過程。圖9采用電荷域累加的欠采樣累加過程及累加器狀態(tài)。
圖10采用電荷域累加的像素結(jié)構(gòu)示意圖。圖11采用電荷域累加的6級TDI圖像傳感器結(jié)構(gòu)示意圖。圖12采用電荷域累加的6級TDI圖像傳感器控制時序圖。
具體實施例方式本發(fā)明提出了一種像素內(nèi)部電荷域累加與像素外部累加相結(jié)合的累加模式，通過降低像素陣列外部累加的次數(shù)，達到延長外部模擬域累加模式中運算放大器的建立時間，或延長外部數(shù)字域累加模式中的模數(shù)轉(zhuǎn)換時間的目的，進而大幅降低整個TDI-CMOS圖像傳感器的功耗。TDI型CMOS圖像傳感器多采用滾筒式曝光的方式，即像素陣列的各行信號依次被讀出。對于具有N行像素的像素陣列，在傳感器相對被攝物體運動的過程中，物體的物象依次投射到第1，2，3……N-l，N行像素中?？蛇x的讀出順序為“1，2，3……N-1，N，I, 2，3……”或“N，N-1, N-2……3，2，I, N，N-1, N-2……”。為了保證累加的同步性，對于第一種讀出時序，需要在一個渡越時間內(nèi)進行N+1次累加，這種方式稱為過采樣；相應(yīng)的，對于第二種讀出時序，需要在一個渡越時間內(nèi)進行N-I次累加，稱為欠采樣。圖7以6級TDI圖像傳感器為例，介紹了采用過采樣方案所對應(yīng)的累加過程。圖中標明了被拍攝物體和傳感器相對物體的運動方向。圖中的箭頭表示某像素采集到的信號被累加進入相應(yīng)的累加器中。累加器中所存儲的信號隨著時間的推移和改變。圖7下半部分的第2列中給出了相應(yīng)累加器的之前的狀態(tài)，即累加器中已完成累加的信號，如“空”代表累加器之前被清空，所累加的信號已經(jīng)被讀出，“DD”表示累加器中已完成了 2次對D物體曝光所產(chǎn)生信號的累加。對于6級TDI圖像傳感器，當累加器中完成了對相應(yīng)物體6次曝光信號的累加之后，所累加信號被讀出，累加器被清空，這個動作在圖7中用實心的菱形表不。為了實現(xiàn)在像素中進行電荷累加，需要在像素中引入一個存儲節(jié)點，如圖8 (a)所示。例如，(結(jié)合圖7)傳感器第I行像素采集到物體F，并將曝光產(chǎn)生的光電荷轉(zhuǎn)移到像素內(nèi)部的存儲節(jié)點。之后物體F將對第2行像素進行曝光，第2行像素將采集到的對應(yīng)于F的光電荷，與前面提到的存儲節(jié)點內(nèi)的F對應(yīng)的電荷，一起轉(zhuǎn)移到一個電荷-電壓轉(zhuǎn)換節(jié)點，這樣就完成了一次電荷累加，并且也同時產(chǎn)生一個可用于之后電路處理的電壓信號，之后的過程與普通的模擬域或數(shù)字域累加的圖像傳感器相類似。但是，上述提到的電荷累加方法與過采樣的累加時序并不兼容。如圖8 (b)所示，在某一時刻，第I行像素輸出F對應(yīng)的電荷信號進入存儲節(jié)點，經(jīng)過一段時間之后，第2行像素也采集到F，需要將電荷信號與前面提到的存儲節(jié)點內(nèi)的電荷信號進行累加。但是，由于第I行像素的輸出總是早于第2行像素，在存儲節(jié)點內(nèi)還在保留物體F對應(yīng)的電荷信號時，第I行像素必須將采集到的物體G對應(yīng)的電荷信號輸出，這將造成信號累加的混亂。如果第2行像素的輸出總是早于第I行像素，如圖8 (c)所示，那么電荷的累加就不會出現(xiàn)混亂了。為此，本發(fā)明采用的是欠采樣的累加時序，如圖9所示。像素陣列旁邊的信號代表存儲在像素內(nèi)部存儲節(jié)點內(nèi)的信號，該電荷信號在一段時間之后將與對應(yīng)的相鄰行像素輸出的電荷信號完成像素內(nèi)部的電荷域累加，并將相應(yīng)的電壓信號輸出給相應(yīng)的累加器，具體的過程在圖9中進行了描述。對于過采樣的累加方式，6級TDI需要7個累加器，而采用欠采樣的累加形式，6級TDI需要5個累加器，這種差別會隨著TDI級數(shù)的提高而變得不明顯(實際中多使用16，32，64等級數(shù))，因此如果忽略這種差別，從圖7和圖9的對比中可以得到由于采用了像素內(nèi)部的電荷域累加，在像素外部累加器(不論是模擬域還是數(shù)字域)中進行的累加次數(shù)減少了一半。 對于模擬域累加，存儲器陣列通常采用電容陣列來實現(xiàn)。對信號的累加和復(fù)位的過程實際上就是對電容的充電和放電的過程，這個過程需要使用運算放大器來實現(xiàn)。累加次數(shù)的減小，使得兩次累加之間的間隔變大，對運算放大器的建立時間的要求也降低了，相應(yīng)的運算放大器的功耗會隨之降低。對于數(shù)字域累加模式，其累加過程由數(shù)字電路實現(xiàn)，累加過程不會引起很大的功耗，但是數(shù)字域累加需要將CDS信號先轉(zhuǎn)換為數(shù)字信號，這個過程如果被限制在一個很短的時間完成，那么相應(yīng)的模擬數(shù)字轉(zhuǎn)換電路的功耗也是很高的。累加次數(shù)的減小，使得兩次累加之間的間隔變大，模數(shù)轉(zhuǎn)換的時間限制被相應(yīng)的擴大了，因此，模數(shù)轉(zhuǎn)換電路的功耗會相應(yīng)的減小。關(guān)于該存儲節(jié)點的實現(xiàn)形式，可以為普通的二極管結(jié)構(gòu)或表面進行P型離子注入的二極管結(jié)構(gòu)。如圖10所示為一種可采用的像素結(jié)構(gòu)。位于同一列的像素，將以兩行為一組，采取共用源極跟隨器(SF)與行選擇管(SEL)的結(jié)構(gòu)。兩個像素各自具有相應(yīng)的傳輸管(TX)，并且由于引入了電荷存儲節(jié)點，因此還需額外的一個傳輸管，這里以TG表示。考慮到對I3D內(nèi)電荷的完全復(fù)位，該結(jié)構(gòu)還引入了兩個復(fù)位管，即RPDl和RPD2。SD (storagediode)即為電荷存儲節(jié)點，它為一個表面進行P型離子注入的二級管結(jié)構(gòu)，該結(jié)構(gòu)與4T有源像素中的感光區(qū)使用的光電二極管機構(gòu)類似。該結(jié)構(gòu)可以實現(xiàn)較低的暗電流，這對于電荷存儲節(jié)點來說尤其重要。在實際器件中，SD的表面將進行遮光處理，如使用金屬層進行遮光等。第3行與第4行像素也組成一組，結(jié)構(gòu)與第I行與第2行組成的像素結(jié)構(gòu)相同，以此類推，不再贅述。參照圖9與圖10，其工作過程可以概述如下在某一時刻，第2行像素的TX2與第I行像素的TX同時打開，PD2與SD中的電荷將進入FD，這個過程實現(xiàn)了電荷累加，并且電荷在FD中轉(zhuǎn)化為電壓信號輸出至像素外部。需要說明的是，上述兩部分進行累加的電荷來自于對同一物體進行曝光。之后(由于第2行像素早于第I行像素讀出)，第I行像素TXl打開，將產(chǎn)生的光電荷導入到SD中。由于之前SD內(nèi)的電荷已經(jīng)導出，因此不會造成信號的混疊。之后，輪到像素的最后一行的TX管打開。對于具有N行像素的N級TDI傳感器，即第N行像素的TX管打開，同時，與之組合的像素結(jié)構(gòu)中相應(yīng)的SD管，也將其存儲的電荷進行導出，這兩部分電荷在該組合像素結(jié)構(gòu)中相應(yīng)的FD中完成累加，并轉(zhuǎn)換為電壓信號輸出。之后，第N-I行像素的TX管打開，將產(chǎn)生的電荷導入到剛才被清空的SD中。以此類推，不再贅述。為了表述連貫，上述過程中都省略了對ro復(fù)位的操作，實際上在TX管打開一段時間而關(guān)閉之后，相應(yīng)的復(fù)位管將打開對相應(yīng)的ro進行復(fù)位。如TXi管打開并關(guān)閉之后，RPDl將打開，對PDl進行復(fù)位。以此類推。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更見清楚，下面將對本發(fā)明實施方式進一步地詳細描述。本實例采用6行6列像素。對于TDI圖像傳感器，像素的列數(shù)僅影響成像的分辨率，與本發(fā)明提出的電荷域累加方法無關(guān)，故本實例僅以I列6行像素介紹本發(fā)明的具體實現(xiàn)。6行像素結(jié)構(gòu)采用圖11所示的像素排列。像素的各個控制信號的時序如圖12所示。像素陣列采用欠采樣的讀出方式，即由像素的第6行像素開始，然后是第5、第4、第3、 第2和第I行，依次將采集到的光電荷由感光區(qū)讀出。具體的時序可表述如下將SEL5管打開，選通第5和第6行像素組成的單元，打開RFD5，將FD5復(fù)位，F(xiàn)D5的復(fù)位信號被相關(guān)雙采樣(⑶S)電路采集到(圖12中未標注，參考圖11中⑶S電路的位置)，之后將TX6和TG5同時打開，第6行像素感光區(qū)采集到的光電荷被轉(zhuǎn)移出感光區(qū)，即被讀出，同時存儲在SD5中的由第5行像素在上一感光周期中采集到的光電荷被轉(zhuǎn)移出存儲節(jié)點，上述兩部分電荷被轉(zhuǎn)移到FD5中，將使得FD5的電位下降，此時電位也被CDS電路采集到，并與CDS電路剛才采集到的電位做差，得到的結(jié)果輸入進對應(yīng)的累加器中(關(guān)于CDS信號輸出至相應(yīng)的累加器，可參照圖9)。接下來將是RPD6的打開，對第6行像素的感光區(qū)，即PD6進行復(fù)位，復(fù)位結(jié)束后PD6開始了下一次的光電荷的積累。之后TX5將打開，將第5行像素的感光區(qū)采集到的光電荷轉(zhuǎn)移到SD5中，由于之前SD中原有電荷已經(jīng)轉(zhuǎn)移出去，因此不會造成電荷累加的混亂。隨后，將RPD5打開，對第5行像素的感光區(qū)，即PD5進行復(fù)位，復(fù)位結(jié)束后TO5開始了下一次的光電荷的積累。隨后，將依次進行對第4、第3、第2和第I行像素感光區(qū)采集到的光電荷的轉(zhuǎn)移操作，中間包含相應(yīng)的復(fù)位和CDS操作，具體流程與上述第6和第5行像素感光區(qū)采集到的光電荷的轉(zhuǎn)移操作類似，可參照圖9與圖12所示的時序。
權(quán)利要求
1.一種低功耗時間延時積分型CMOS圖像傳感器，其特征是像素陣列采用滾筒式曝光欠采樣的方式，像素陣列每列相鄰兩行為一組設(shè)置有一個存儲節(jié)點，像素陣列第I行像素采集到物體F曝光產(chǎn)生的光電荷轉(zhuǎn)移到存儲節(jié)點，之后第2行像素采集到物體F曝光產(chǎn)生的光電荷與存儲節(jié)點內(nèi)的物體F對應(yīng)的電荷，一起轉(zhuǎn)移到一個電荷-電壓轉(zhuǎn)換節(jié)點，這樣就完成了一次電荷累加，并且也同時產(chǎn)生一個可用于之后電路處理的電壓信號，第3行像素和第4行及后續(xù)各行以此類推。
2.如權(quán)利要求I所述的低功耗時間延時積分型CMOS圖像傳感器，其特征是，存儲節(jié)點為普通的二極管結(jié)構(gòu)或表面進行P型離子注入的二極管結(jié)構(gòu)，位于同一列的像素，將以兩行為一組，采取共用源極跟隨器SF與行選擇管SEL的結(jié)構(gòu)，并且還設(shè)置對感光的光電二極管進行復(fù)位的復(fù)位管，以第I行與第2行像素為例，即RPDl和RPD2,電荷存儲節(jié)點SD為一個表面進行P型離子注入的二級管結(jié)構(gòu)，SD的表面將進行遮光處理，第3行與第4行像素也組成一組，結(jié)構(gòu)與第I行與第2行組成的像素結(jié)構(gòu)相同，以此類推；像素陣列工作過程如下在某一時刻，第2行像素的傳輸管TX2與第I行像素的傳輸管TG同時打開，第2行像素的感光二極管PD2與SD中的電荷將進入浮空擴散節(jié)點FD，這個過程實現(xiàn)了電荷累加，并且電荷在浮空擴散節(jié)點FD中轉(zhuǎn)化為電壓信號輸出至像素外部；上述兩部分進行累加的電荷來自于對同一物體進行曝光；之后，第I行像素傳輸管TXl打開，將產(chǎn)生的光電荷導入到SD中，之后，輪到像素的最后一行的傳輸管TX管打開，對于具有N行像素的N級TDI傳感器，即第N行像素的傳輸管TX管打開，同時，與之組合的第N-I行像素結(jié)構(gòu)中相應(yīng)的TG管也打開，將存儲管SD中的電荷導出，這兩部分電荷在該組合像素結(jié)構(gòu)中相應(yīng)的浮空擴散節(jié)點FD中完成累加，并轉(zhuǎn)換為電壓信號輸出；之后，第N-I行像素的傳輸管TX管打開，將產(chǎn)生的電荷導入到剛才電荷導出的存儲管SD中；以此類推，不再贅述。
3.如權(quán)利要求I所述的低功耗時間延時積分型CMOS圖像傳感器，其特征是，6行像素結(jié)構(gòu)，像素陣列采用欠采樣的讀出方式，即由像素的第6行像素開始，然后是第5、第4、第3、第2和第I行，依次將采集到的光電荷由感光區(qū)讀出；具體的時序可表述如下將SEL5管打開，選通第5和第6行像素組成的單元，打開RFD5，將FD5復(fù)位，F(xiàn)D5的復(fù)位信號被相關(guān)雙采樣CDS電路采集到，之后將TX6和TG5同時打開，第6行像素感光區(qū)采集到的光電荷被轉(zhuǎn)移出感光區(qū)，即被讀出，同時存儲在SD5中的由第5行像素在上一感光周期中采集到的光電荷被轉(zhuǎn)移出存儲節(jié)點，上述兩部分電荷被轉(zhuǎn)移到FD5中，將使得FD5的電位下降，此時電位也被CDS電路采集到，并與CDS電路剛才采集到的電位做差，得到的結(jié)果輸入進對應(yīng)的累加器中，接下來將是RPD6的打開，對第6行像素的感光區(qū)，即PD6進行復(fù)位，復(fù)位結(jié)束后PD6開始了下一次的光電荷的積累；之后TX5將打開,將第5行像素的感光區(qū)米集到的光電荷轉(zhuǎn)移到SD5中，隨后，將RPD5打開，對第5行像素的感光區(qū)，即PD5進行復(fù)位，復(fù)位結(jié)束后PD5開始了下一次的光電荷的積累，隨后，將依次進行對第4、第3、第2和第I行像素感光區(qū)采集到的光電荷的轉(zhuǎn)移操作，中間包含相應(yīng)的復(fù)位和CDS操作，具體流程與上述第6和第5行像素感光區(qū)采集到的光電荷的轉(zhuǎn)移操作相同。
全文摘要
本發(fā)明涉及降低圖像傳感器功耗的方法。為能夠大幅降低整個TDI-CMOS圖像傳感器的功耗，為達到上述目的，本發(fā)明采取的技術(shù)方案是，低功耗時間延時積分型CMOS圖像傳感器，像素陣列采用滾筒式曝光欠采樣的方式，像素陣列每列相鄰兩行為一組設(shè)置有一個存儲節(jié)點，像素陣列第1行像素采集到物體F曝光產(chǎn)生的光電荷轉(zhuǎn)移到存儲節(jié)點，之后第2行像素采集到物體F曝光產(chǎn)生的光電荷與存儲節(jié)點內(nèi)的物體F對應(yīng)的電荷，一起轉(zhuǎn)移到一個電荷-電壓轉(zhuǎn)換節(jié)點，這樣就完成了一次電荷累加，并且也同時產(chǎn)生一個可用于之后電路處理的電壓信號，第3行像素和第4行及后續(xù)各行以此類推。本發(fā)明主要應(yīng)用于圖像傳感器的設(shè)計制造。
文檔編號H04N5/378GK102801930SQ20121024341
公開日2012年11月28日 申請日期2012年7月13日 優(yōu)先權(quán)日2012年7月13日
發(fā)明者姚素英, 徐超, 高靜, 徐江濤, 史再峰 申請人:天津大學