專利名稱：Td-scdma 基站收校準(zhǔn)數(shù)據(jù)發(fā)送、接收方法及裝置的制作方法
技術(shù)領(lǐng)域：
本申請涉及移動通信技木，特別是涉及ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收方法，ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收裝置。
背景技術(shù)：
參照圖I，其給出了本申請所述TD-SCDMA基站結(jié)構(gòu)圖。TD-SCDMA (Time Division-Synchronous Code Division Multiple Access,時分同步碼分多址)基站主要包括BBU (Base Band Unit基帶單兀)和RRU (Remote RF Unit遠(yuǎn)端射頻單元)。 TD-SCDMA基站系統(tǒng)的工作分上、下行時隙。其中，在下行方向，RRU通過光纖接收來自BBU的控制信號和基帶數(shù)據(jù)信號，按照協(xié)議對數(shù)據(jù)解析之后，將下行數(shù)據(jù)進行上變頻處理，最后經(jīng)過射頻模擬鏈路從天線空ロ發(fā)射出去。在上行方向，RRU接收來自天線空ロ的射頻模擬信號，經(jīng)過射頻模擬鏈路后進行數(shù)字下變頻處理，最后按照協(xié)議將通道數(shù)據(jù)進行處理，通過光纖發(fā)送給BBU。參照圖2，給出了本申請所述TD-SCDMA基站的校準(zhǔn)結(jié)構(gòu)示意圖。其中校準(zhǔn)包括兩個部分，I是把校準(zhǔn)數(shù)據(jù)發(fā)出去時，數(shù)據(jù)由處理器產(chǎn)生，依次要經(jīng)過中頻、射頻和功放進行處理后，將校準(zhǔn)數(shù)據(jù)從天線發(fā)出去；2是將發(fā)出去的數(shù)據(jù)收回，天線接收數(shù)據(jù)，然后依次經(jīng)過功放，射頻，中頻處理后，傳回處理器。在TD-SCDMA系統(tǒng)中，由于RRU在智能天線賦形時需要先對各通道進行周期性校準(zhǔn),即AC校準(zhǔn)(Antenna Calibration,天線校準(zhǔn))。由于Ir標(biāo)準(zhǔn)化要求AC校準(zhǔn)功能在RRU側(cè)完成，其中，AC校準(zhǔn)算法在處理器上實現(xiàn)，其生成的校準(zhǔn)補償系數(shù)配置給RRU中的ー個FPGA (Field-Programmable Gate Array即現(xiàn)場可編程門陣列),由FPGA實現(xiàn)天線數(shù)據(jù)的收、發(fā)校準(zhǔn)補償。AC校準(zhǔn)分別包括發(fā)校準(zhǔn)和收校準(zhǔn)，其中，發(fā)校準(zhǔn)是指工作天線發(fā)送校準(zhǔn)數(shù)據(jù)，由校準(zhǔn)天線將數(shù)據(jù)收回。收校準(zhǔn)是指校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)，由工作天線將數(shù)據(jù)收回。RRU將各自收回的校準(zhǔn)數(shù)據(jù)送給處理器進行處理。上述過程由FPGA和處理器共同完成。在TD-SCDMA系統(tǒng)中，F(xiàn)PGA接收到處理器校準(zhǔn)命令后，從奇數(shù)幀開始進行校準(zhǔn)，其中，可以根據(jù)處理器不同的觸發(fā)信號來區(qū)分是收校準(zhǔn)還是發(fā)校準(zhǔn)。參照圖3，其給出了本申請所述TD-SCDMA基站的干擾時隙示意圖?，F(xiàn)有技術(shù)在實現(xiàn)AC收校準(zhǔn)時，校準(zhǔn)數(shù)據(jù)從GP時隙(Guard Period保護時隙)的33chip位置開始發(fā)送，GP時隙前32個chip數(shù)據(jù)為保護間隔，從33開始3+32+3chip數(shù)據(jù)作為有效校準(zhǔn)數(shù)據(jù)，后26chip視為無效。其中chip為碼片，是擴頻碼分多址移動通信中數(shù)據(jù)傳輸?shù)幕緟g位，是編碼序列中的ニ進制單位。但是AC校準(zhǔn)收數(shù)據(jù)時,其他基站的DwPts (Downlink Pilot Time Slot,下行導(dǎo)頻時隙)的導(dǎo)頻信號拖尾會落在GP時隙，使GP時隙會受到外界較大干擾。如圖I所示，基站2的DwPts的導(dǎo)頻信號拖尾會落在基站I的GP時隙內(nèi)，使基站I的GP時隙會受到外界較大干擾。校準(zhǔn)數(shù)據(jù)受其他基站拖尾的DwPts影響而發(fā)生變化吋，由于校準(zhǔn)數(shù)據(jù)本身代表著幅度和相位，從而導(dǎo)致產(chǎn)生了幅相一致性告警，影響校準(zhǔn)效果

發(fā)明內(nèi)容
本申請?zhí)峁┝拴`種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收方法，ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收裝置，以解決現(xiàn)有技術(shù)在實現(xiàn)收校準(zhǔn)時產(chǎn)生了幅相一致性告警，影響校準(zhǔn)效果的問題。為了解決上述問題，本申請公開了ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送方法，TD-SCDMA基站包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，所述的方法包括在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送；在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。優(yōu)選的，所述通過寄存器控制發(fā)送時隙，包括配置寄存器的寄存器值以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，其中，所述寄存器值的控制范圍為0x0到OxFFFF。優(yōu)選的，所述校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送，包括若達到發(fā)送時隙，則讀取存儲器中的校準(zhǔn)數(shù)據(jù)；校準(zhǔn)天線發(fā)送所述校準(zhǔn)數(shù)據(jù)到空ロ。優(yōu)選的，在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)發(fā)送開關(guān)之前，還包括將處理器中的校準(zhǔn)數(shù)據(jù)寫入存儲器。優(yōu)選的，發(fā)送時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip。相應(yīng)的，本申請還公開了ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收方法，其特征在于，TD-SCDMA基站包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，所述的方法包括在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器；在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。優(yōu)選的，所述根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，包括通過將寄存器配置為與數(shù)據(jù)發(fā)送時相同的寄存器值，控制與發(fā)送時隙相同的時隙作為校準(zhǔn)數(shù)據(jù)的接收時隙，其中所述寄存器值的控制范圍為0x0到OxFFFF。優(yōu)選的，所述將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入寄存器，包括若達到接收時隙,則工作天線在空ロ接收校準(zhǔn)天線發(fā)送的校準(zhǔn)數(shù)據(jù)；將所述校準(zhǔn)數(shù)據(jù)存入存儲器中。優(yōu)選的，在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)接收開關(guān)之前，還包括從存儲器中讀出校準(zhǔn)數(shù)據(jù)，并發(fā)送至處理器。
優(yōu)選的，接收時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip。相應(yīng)的，本申請還公開了ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送裝置，其特征在于，TD-SCDMA基站包括基帶單元BBU和遠(yuǎn)端射頻單元RRU，所述遠(yuǎn)端射頻單元RRU包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，所述現(xiàn)場可編程門陣列FPGA，還包括開關(guān)打開模塊，用于在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；控制并發(fā)送模塊，用于通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取 存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送；開關(guān)關(guān)閉模塊，用于在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。優(yōu)選的，所述控制并發(fā)送模塊，包括控制子模塊，用于配置寄存器的寄存器值以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，其中，所述寄存器值的控制范圍為0x0到OxFFFF ；優(yōu)選的，所述控制并發(fā)送模塊，還包括讀取子模塊，用于讀取存儲器中的校準(zhǔn)數(shù)據(jù)；發(fā)送子模塊，用于若達到發(fā)送時隙，則校準(zhǔn)天線發(fā)送所述校準(zhǔn)數(shù)據(jù)到空ロ。優(yōu)選的，所述現(xiàn)場可編程門陣列FPGA，還包括寫入模塊，用于將處理器中的校準(zhǔn)數(shù)據(jù)寫入存儲器。相應(yīng)的，本申請還公開了ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收裝置，其特征在于，TD-SCDMA基站包括基帶單元BBU和遠(yuǎn)端射頻單元RRU，所述遠(yuǎn)端射頻單元RRU包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，其中，所述現(xiàn)場可編程門陣列FPGA，還包括開關(guān)打開模塊，用于在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；控制并接收模塊，用于根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器；開關(guān)關(guān)閉模塊，用于在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。優(yōu)選的，所述控制并接收模塊，包括控制子模塊，用于通過將寄存器配置為與數(shù)據(jù)發(fā)送時相同的寄存器值，控制與發(fā)送時隙相同的時隙作為校準(zhǔn)數(shù)據(jù)的接收時隙，其中所述寄存器值的控制范圍為0x0到OxFFFFo優(yōu)選的，所述控制并接收模塊，還包括接收子模塊，用于若達到接收時隙，則工作天線在空ロ接收校準(zhǔn)天線發(fā)送的校準(zhǔn)數(shù)據(jù)；存儲子模塊，用于將所述校準(zhǔn)數(shù)據(jù)存入存儲器中。優(yōu)選的，所述現(xiàn)場可編程門陣列FPGA，還包括發(fā)送模塊，用于從存儲器中讀出校準(zhǔn)數(shù)據(jù)，并發(fā)送至處理器。與現(xiàn)有技術(shù)相比，本申請包括以下優(yōu)點首先，TD-SCDMA的收校準(zhǔn)中，在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)，此時現(xiàn)有技術(shù)由于將AC收校準(zhǔn)的發(fā)送時隙和接收時隙固化在GP時隙，使得校準(zhǔn)數(shù)據(jù)受到其他基站拖尾的下行導(dǎo)頻時隙影響，從而導(dǎo)致產(chǎn)生了幅相一致性告警，影響校準(zhǔn)效果。本申請可以通過寄存器控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，在達到發(fā)送時隙讀取并發(fā)送寄存器中校準(zhǔn)數(shù)據(jù)?，F(xiàn)有技術(shù)中在GP時隙結(jié)束時就關(guān)閉校準(zhǔn)發(fā)送開關(guān)，而本申請可以控制校準(zhǔn)開關(guān)的打開和關(guān)閉的時間，在上行導(dǎo)頻時隙結(jié)束時才關(guān)閉校準(zhǔn)開關(guān)，完成發(fā)送。本申請可以調(diào)節(jié)校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，減少遠(yuǎn)端干擾，使收校準(zhǔn)不會受到其他基站拖尾的下行導(dǎo)頻時隙影響，進而不會導(dǎo)致產(chǎn)生了幅相一致性告警，從而可以增強收校準(zhǔn)時的抗干擾能力，校準(zhǔn)效果較好。其次，本申請通過FPGA中的寄存器進行調(diào)節(jié)，通過配置寄存器的寄存器值控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，所述寄存器值的控制范圍為0x0到OxFFFF。發(fā)送時隙和接收時隙的調(diào)節(jié)范圍為從GP時隙33chip到上行導(dǎo)頻時隙的119chip，可控制范圍大，并且配
置方法靈活，便于管理。


圖I是本申請所述TD-SCDMA基站結(jié)構(gòu)圖；圖2是本申請所述TD-SCDMA基站的校準(zhǔn)結(jié)構(gòu)示意圖；圖3是本申請所述TD-SCDMA基站的干擾時隙示意圖；圖4是本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送方法流程圖；圖5是本申請優(yōu)選是實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送方法流程圖；圖6是本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收方法流程圖；圖7是本申請優(yōu)選實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收方法流程圖；圖8是本申請實施例所述TD-SCDMA基站通道時隙示意圖；圖9是本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送裝置中FPGA的結(jié)構(gòu)圖；圖10是本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收裝置中FPGA的結(jié)構(gòu)圖。
具體實施例方式為使本申請的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體實施方式
對本申請作進一步詳細(xì)的說明。圖3中給出了基站通道的時隙圖，其中Dw為下行導(dǎo)頻時隙DwPts，包括96chips ；GP為保護時隙，包括96chips ；Up為上行導(dǎo)頻時隙UpPts，包括160chips。其中chip為碼片，是擴頻碼分多址移動通信中數(shù)據(jù)傳輸?shù)幕緟g位，是編碼序列中的ニ進制單位，每個碼片的周期為O. 78125us。現(xiàn)有技術(shù)在執(zhí)行AC校準(zhǔn)吋，GP時隙前32個chip數(shù)據(jù)為保護間隔，校準(zhǔn)數(shù)據(jù)從GP時隙的33chip位置開始發(fā)送，及從33開始3+32+3chips數(shù)據(jù)作為有效校準(zhǔn)數(shù)據(jù)，后26chips視為無效。但是其他基站的下行導(dǎo)頻時隙DwPts的導(dǎo)頻信號拖尾會落在GP時隙，使GP時隙會受到外界較大干擾。由于校準(zhǔn)數(shù)據(jù)本身代表著幅度和相位，從而導(dǎo)致產(chǎn)生了幅相一致性告警，影響校準(zhǔn)效果。
本申請可以調(diào)節(jié)校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，減少遠(yuǎn)端干擾，是收校準(zhǔn)不會受到其他基站拖尾的下行導(dǎo)頻時隙影響，進而不會導(dǎo)致產(chǎn)生了幅相一致性告警，從而可以增強收校準(zhǔn)時的抗干擾能力，校準(zhǔn)效果較好。TD-SCDMA 基站主要包括 BBU (Base Band Unit 基帶單元)和 RRU (Remote RF Unit遠(yuǎn)端射頻單元)。其中RRU在智能天線賦形時需要先對各通道進行周期性校準(zhǔn)，即AC校準(zhǔn)(Antenna Calibration,天線校準(zhǔn))。假設(shè)，RRU側(cè)有8根工作天線，每個I小時執(zhí)行一次AC校準(zhǔn)，在執(zhí)行AC校準(zhǔn)時，可以將RRU側(cè)的第一根工作天線復(fù)用作為校準(zhǔn)天線。其中，AC校準(zhǔn)在執(zhí)行收校準(zhǔn)是，由校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)，由工作天線接收校準(zhǔn)數(shù)據(jù)。則具體實施中，可以使用RRU側(cè)的第一根工作天線即校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)，所有8個天線接收校準(zhǔn)數(shù)據(jù)。發(fā)送校準(zhǔn)數(shù)據(jù)的具體步驟如下參照圖4，給出了本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送方法流程圖。步驟11，在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；現(xiàn)場可編程門陣列FPGA若檢測到下行導(dǎo)頻時隙DwPts結(jié)束，則可以打開校準(zhǔn)開關(guān)。步驟12，通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送；校準(zhǔn)開關(guān)打開后可以發(fā)送校準(zhǔn)數(shù)據(jù)，此時可以通過寄存器來控制發(fā)送時隙，校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)后，工作天線會立即接收所述校準(zhǔn)數(shù)據(jù)，進而在數(shù)據(jù)接收時以避免出現(xiàn)
幅相一致性告警。在達到發(fā)送時隙時，校準(zhǔn)天線可以讀取存儲器中的校準(zhǔn)數(shù)據(jù)，然后將所述校準(zhǔn)數(shù)據(jù)發(fā)送出去。步驟13，在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)?，F(xiàn)場可編程門陣列FPGA若檢測到上行導(dǎo)頻時隙UpPts結(jié)束，則可以關(guān)閉校準(zhǔn)開關(guān)，完成校準(zhǔn)數(shù)據(jù)的發(fā)送。在TD-SCDMA系統(tǒng)中，AC校準(zhǔn)過程由FPGA和處理器共同完成。其中，AC校準(zhǔn)算法在處理器上實現(xiàn)，其生成的校準(zhǔn)補償系數(shù)配置給RRU中的ー個FPGA，由FPGA實現(xiàn)天線數(shù)據(jù)的收、發(fā)校準(zhǔn)補償。收校準(zhǔn)中校準(zhǔn)數(shù)據(jù)的發(fā)送方法具體步驟包括參照圖5，給出了本申請優(yōu)選是實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送方法流程圖。步驟201，處理器觸發(fā)校準(zhǔn)開始，將處理器中的校準(zhǔn)數(shù)據(jù)寫入存儲器；其中，所述處理器可以為雙端ロ隨機存儲器DPRAM(Dual Port Random AccessMemory)。步驟202，判斷下行導(dǎo)頻時隙結(jié)束DwPts是否結(jié)束；若是，則執(zhí)行步驟203，若否，重復(fù)執(zhí)行步驟202。
步驟203，打開校準(zhǔn)開關(guān)；現(xiàn)場可編程門陣列FPGA可以控制在下行導(dǎo)頻時隙DwPts結(jié)束時打開校準(zhǔn)開關(guān)。步驟204，判斷是否達到發(fā)送時隙；若是，則執(zhí)行步驟205，若否，則重復(fù)執(zhí)行步驟204。本申請在不改變信號功率的前提下，通過寄存器控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，發(fā)送時隙的調(diào)節(jié)范圍為從GP時隙33chip到上行導(dǎo)頻時隙的115chip。在具體實施中，校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)后，工作天線會立即接收所述校準(zhǔn)數(shù)據(jù)，因此為了減少在工作天線接收校準(zhǔn)數(shù)據(jù)時的外界干擾，可以將發(fā)送時隙調(diào)節(jié)到GP時隙33chip之后，甚至調(diào)節(jié)到上行導(dǎo)頻時隙UpPts中，對應(yīng)在數(shù)據(jù)接收時，校準(zhǔn)數(shù)據(jù)的接收時隙也會調(diào)整到GP時隙33chip之后，甚至調(diào)節(jié)到上行導(dǎo)頻時隙UpPts中。步驟205，讀取存儲器中的校準(zhǔn)數(shù)據(jù)；若達到了發(fā)送時隙，就可以讀取存儲器中的校準(zhǔn)數(shù)據(jù)了。步驟206，發(fā)送所述校準(zhǔn)數(shù)據(jù)到空ロ ；其中，所述空ロ也稱為空中接ロ，可以指移動終端(手機)和基站之間的接ロ，一般是指的協(xié)議。本申請中，校準(zhǔn)數(shù)據(jù)發(fā)送到空ロ可以指校準(zhǔn)數(shù)據(jù)從天線發(fā)出。步驟207，判斷上行導(dǎo)頻時隙UpPts是否結(jié)束；若是，則執(zhí)行步驟208，若否，則重復(fù)執(zhí)行步驟207。步驟208，關(guān)閉校準(zhǔn)開關(guān)?，F(xiàn)場可編程門陣列FPGA可以控制在上行導(dǎo)頻時隙UpPts結(jié)束時關(guān)閉校準(zhǔn)開關(guān)，完成校準(zhǔn)數(shù)據(jù)發(fā)送。相應(yīng)的，本申請還提供了ー種TD-S⑶MA基站收校準(zhǔn)的數(shù)據(jù)接收方法。接收數(shù)據(jù)的具體步驟包括參照圖6，給出了本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收方法流程圖。步驟31，在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；現(xiàn)場可編程門陣列FPGA若檢測到下行導(dǎo)頻時隙DwPts結(jié)束，則可以打開校準(zhǔn)開關(guān)。步驟32，根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器；校準(zhǔn)開關(guān)打開后可以接收校準(zhǔn)數(shù)據(jù)，此時可以通過寄存器來控制接收時隙，其中，由于校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)后，工作天線會立即接收所述校準(zhǔn)數(shù)據(jù)，因此需要根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙。具體實施中可以令發(fā)送時隙等于接收時隙，使得工作天線在接收時隙時接收的校準(zhǔn)數(shù)據(jù)存入存儲器，從而減少在工作天線接收校準(zhǔn)數(shù)據(jù)時的外界干擾。步驟33，在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。
現(xiàn)場可編程門陣列FPGA若檢測到上行導(dǎo)頻時隙UpPts結(jié)束，則可以關(guān)閉校準(zhǔn)開關(guān)，完成校準(zhǔn)數(shù)據(jù)的接收。收校準(zhǔn)中校準(zhǔn)數(shù)據(jù)的接收方法具體步驟包括
參照圖7，給出了本申請優(yōu)選實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收方法流程圖。步驟401,判斷下行導(dǎo)頻時隙DwPts是否結(jié)束；若是，則執(zhí)行步驟402，若否，重復(fù)執(zhí)行步驟401。處理器觸發(fā)校準(zhǔn)開始，首先判斷下行導(dǎo)頻時隙DwPts是否結(jié)束。步驟402，打開校準(zhǔn)開關(guān)；現(xiàn)場可編程門陣列FPGA可以控制在下行導(dǎo)頻時隙DwPts結(jié)束時打開校準(zhǔn)開關(guān)。步驟403，判斷是否達到接收時隙；
若是，則執(zhí)行步驟404，若否，重復(fù)執(zhí)行步驟403。本申請在不改變信號功率的前提下，根據(jù)校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，通過寄存器控制校準(zhǔn)數(shù)據(jù)的接收時隙，與發(fā)送時隙相同，接收時隙的調(diào)節(jié)范圍也為從GP時隙33chip到上行導(dǎo)頻時隙的115chip。具體實施中，可以調(diào)整寄存器的寄存器值，使得發(fā)送時隙等于接收時隙，一次可以將接收時隙調(diào)整到GP時隙33chip之后，甚至調(diào)節(jié)到上行導(dǎo)頻時隙UpPts中。減少在工作天線接收校準(zhǔn)數(shù)據(jù)時的外界干擾，提高天線的抗干擾能力。步驟404，在空ロ接收校準(zhǔn)天線發(fā)送的校準(zhǔn)數(shù)據(jù)；校準(zhǔn)天線將校準(zhǔn)數(shù)據(jù)發(fā)送到空ロ，因此工作天線會在空ロ接收校準(zhǔn)數(shù)據(jù)。步驟405，將所述校準(zhǔn)數(shù)據(jù)存入存儲器中。步驟406，讀取存儲器中的校準(zhǔn)數(shù)據(jù)發(fā)送到處理器；校準(zhǔn)數(shù)據(jù)存入存儲器中后，會從存儲器中讀取所述校準(zhǔn)數(shù)據(jù)其中，讀取數(shù)據(jù)的時間取決于處理器，處理器在校準(zhǔn)數(shù)據(jù)接收完畢的時間點，發(fā)起讀校準(zhǔn)數(shù)據(jù)的命令，然后將校準(zhǔn)數(shù)據(jù)發(fā)送到處理器。處理器繼續(xù)進行后續(xù)的處理，其中，后續(xù)處理包括計算接收數(shù)據(jù)與發(fā)送數(shù)據(jù)的相關(guān)值，分析接收數(shù)據(jù)是否正確，根據(jù)接收數(shù)據(jù)計算校準(zhǔn)因子等。步驟407，判斷上行導(dǎo)頻時隙UpPts是否結(jié)束；若是，則執(zhí)行步驟408，若否，則重復(fù)執(zhí)行步驟407。步驟408，關(guān)閉校準(zhǔn)開關(guān)?，F(xiàn)場可編程門陣列FPGA可以控制在上行導(dǎo)頻時隙UpPts結(jié)束時關(guān)閉校準(zhǔn)開關(guān)，完成校準(zhǔn)數(shù)據(jù)發(fā)送。優(yōu)選的，所述通過寄存器控制發(fā)送時隙，包括配置寄存器的寄存器值以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，其中所述寄存器值的控制范圍為 0x0 到 OxFFFF。參照圖8、給出了本申請實施例所述TD-SCDMA基站通道時隙示意圖。本申請在TD-SCDMA基站執(zhí)行收校準(zhǔn)時，設(shè)計了一個寄存器值可調(diào)整的寄存器，寄存器值的控制范圍為0x0到OxFFFF，其中默認(rèn)值為0x0。本申請所述的FPGA的時鐘頻率可以為122. 88MHz，則寄存器可調(diào)整的時隙范圍為O 682chips。上行導(dǎo)頻時隙UpPts后為固定上行時隙TSl (TS，time slot時隙)，也稱為業(yè)務(wù)時隙。其中，在TD-SCDMA基站的通道時隙中，GP時隙為96chips，上行導(dǎo)頻時隙UpPts的時隙為160chips，則寄存器可調(diào)整 的時隙范圍可以完全覆蓋整個GP時隙和上行導(dǎo)頻時隙UpPts0收校準(zhǔn)中校準(zhǔn)數(shù)據(jù)為38chips，在實際處理中，GP時隙前32個chip數(shù)據(jù)為保護間隔。并且，TSl會提前空ロ 6chips開始接收上行數(shù)據(jù)，為防止接收到的校準(zhǔn)數(shù)據(jù)存在雙峰時影響到TSl的上行數(shù)據(jù)，還需要預(yù)留出若干chips作為保護間隔。因此在本申請中，發(fā)送時隙和接收時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip,總共183chips。例如，根據(jù)具體實施中的測試，可以將發(fā)送時隙和接收時隙控制到上行導(dǎo)頻時隙UpPts中，如控制在上行導(dǎo)頻時隙UpPts的IlOchip 119chip。因此可以設(shè)置界面中可選的寄存器值為0到10，其中為0對應(yīng)GP時隙的第33chip，即校準(zhǔn)不后移，I到10分別對應(yīng)UpPts的IlOchip到119chip，目前寄存器默認(rèn)值配置為6，即UpPts的115chip。如圖8中，將GP時隙的前32chips和上行導(dǎo)頻時隙UpPts的后45chips作為保護間隔，而將上行導(dǎo)頻時隙UpPts的115chip作為發(fā)送時隙和接收時隙。通過配置寄存器的寄存器值可以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，由于校準(zhǔn)天線發(fā)送校準(zhǔn)數(shù)據(jù)后，工作天線會立即接收所述校準(zhǔn)數(shù)據(jù)，因此可以控制發(fā)送時隙等于接收時隙，即若將上行導(dǎo)頻時隙UpPts的IlOchip作為發(fā)送時隙，則接收時隙也可以設(shè)為上行導(dǎo)頻時隙UpPts的llOchip。因此通過寄存器對校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙的調(diào)整，可以減少遠(yuǎn)端干擾，有效的提聞收校準(zhǔn)的聞干擾性能。綜上所述，TD-SCDMA的收校準(zhǔn)中，在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)，此時現(xiàn)有技術(shù)由于將AC收校準(zhǔn)的發(fā)送時隙和接收時隙固化在GP時隙，使得校準(zhǔn)數(shù)據(jù)受到其他基站拖尾的下行導(dǎo)頻時隙影響，從而導(dǎo)致產(chǎn)生了幅相一致性告警，影響校準(zhǔn)效果。本申請可以通過寄存器控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，在達到發(fā)送時隙讀取并發(fā)送寄存器中校準(zhǔn)數(shù)據(jù)。現(xiàn)有技術(shù)中在GP時隙結(jié)束時就關(guān)閉校準(zhǔn)發(fā)送開關(guān)，而本申請可以控制校準(zhǔn)開關(guān)的打開和關(guān)閉的時間，在上行導(dǎo)頻時隙結(jié)束時才關(guān)閉校準(zhǔn)開關(guān)，完成發(fā)送。本申請可以調(diào)節(jié)校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，減少遠(yuǎn)端干擾，使收校準(zhǔn)不會受到其他基站拖尾的下行導(dǎo)頻時隙影響，進而不會導(dǎo)致產(chǎn)生了幅相一致性告警，從而可以增強收校準(zhǔn)時的抗干擾能力，校準(zhǔn)效果較好。其次，本申請通過FPGA中的寄存器進行調(diào)節(jié)，通過配置寄存器的寄存器值控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，所述寄存器值的控制范圍為0x0到OxFFFF。發(fā)送時隙和接收時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip，可控制范國大，并且配置方法靈活，便于管理。參照圖9，給出了本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送裝置中FPGA的結(jié)構(gòu)圖。相應(yīng)的，本申請還提供了ー種TD-S⑶MA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送裝置，其中，TD-SCDMA 基站包括 BBU (Base Band Unit 基帶單兀)和 RRU (Remote RF Unit 遠(yuǎn)端射頻單元)。在RRU側(cè)完成天線校準(zhǔn)，所述RRU包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器。所述現(xiàn)場可編程門陣列FPGA，還包括
開關(guān)打開模塊12，用于在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；控制并發(fā)送模塊13，用于通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送；開關(guān)關(guān)閉模塊14，用于在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。優(yōu)選的，所述控制并發(fā)送模塊13，包括控制子模塊131，用于配置寄存器的寄存器值以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，其中，所述寄存器值的控制范圍為0x0到OxFFFF ；讀取子模塊132，用于讀取存儲器中的校準(zhǔn)數(shù)據(jù)； 發(fā)送子模塊133，用于若達到發(fā)送時隙，則校準(zhǔn)天線發(fā)送所述校準(zhǔn)數(shù)據(jù)到空ロ。優(yōu)選的，所述現(xiàn)場可編程門陣列FPGA還包括寫入模塊11，用于處理器觸發(fā)校準(zhǔn)開始，將處理器中的校準(zhǔn)數(shù)據(jù)寫入存儲器。優(yōu)選的，所述發(fā)送時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip。參照圖10，給出了本申請實施例所述ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收裝置中FPGA的結(jié)構(gòu)圖。相應(yīng)的，本申請還提供了ー種TD-S⑶MA基站收校準(zhǔn)的數(shù)據(jù)接收裝置，其中，TD-SCDMA 基站包括 BBU (Base Band Unit 基帶單兀)和 RRU (Remote RF Unit 遠(yuǎn)端射頻單元)。在RRU側(cè)完成天線校準(zhǔn)，所述RRU包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器。所述現(xiàn)場可編程門陣列FPGA，還包括開關(guān)打開模塊21，用于在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；控制并接收模塊22，用于根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器；開關(guān)關(guān)閉模塊23，用于在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。優(yōu)選的，所述控制并接收模塊22，包括控制子模塊221，用于通過將寄存器配置為與數(shù)據(jù)發(fā)送時相同的寄存器值，控制與發(fā)送時隙相同的時隙作為校準(zhǔn)數(shù)據(jù)的接收時隙，其中所述寄存器值的控制范圍為0x0到OxFFFFo接收子模塊222，用于若達到接收時隙，則工作天線在空ロ接收校準(zhǔn)天線發(fā)送的校準(zhǔn)數(shù)據(jù)；存儲子模塊223，用于將所述校準(zhǔn)數(shù)據(jù)存入存儲器中。優(yōu)選的，所述現(xiàn)場可編程門陣列FPGA，還包括發(fā)送模塊24，用于從存儲器中讀出校準(zhǔn)數(shù)據(jù)，并發(fā)送至處理器。優(yōu)選的，接收時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip。對于裝置實施例而言，由于其與方法實施例基本相似，所以描述的比較簡單，相關(guān)之處參見方法實施例的部分說明即可。本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。
本申請可以在由計算機執(zhí)行的計算機可執(zhí)行指令的一般上下文中描述，例如程序模塊。一般地，程序模塊包括執(zhí)行特定任務(wù)或?qū)崿F(xiàn)特定抽象數(shù)據(jù)類型的例程、程序、對象、組件、數(shù)據(jù)結(jié)構(gòu)等等。也可以在分布式計算環(huán)境中實踐本申請，在這些分布式計算環(huán)境中，由通過通信網(wǎng)絡(luò)而被連接的遠(yuǎn)程處理設(shè)備來執(zhí)行任務(wù)。在分布式計算環(huán)境中，程序模塊可以位于包括存儲設(shè)備在內(nèi)的本地和遠(yuǎn)程計算機存儲介質(zhì)中。
最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另ー個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、商品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、商品或
者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括ー個......”限定的要素，
并不排除在包括所述要素的過程、方法、商品或者設(shè)備中還存在另外的相同要素。以上對本申請所提供的ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收方法，ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收裝置，進行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本申請的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同吋，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請的思想，在具體實施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本申請的限制。
權(quán)利要求
1.ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送方法，其特征在于，TD-SCDMA基站包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，所述的方法包括 在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)； 通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送； 在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述通過寄存器控制發(fā)送時隙，包括 配置寄存器的寄存器值以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，其中，所述寄存器值的控制范圍為 OxO 到 OxFFFF。
3.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送，包括 若達到發(fā)送時隙，則讀取存儲器中的校準(zhǔn)數(shù)據(jù)； 校準(zhǔn)天線發(fā)送所述校準(zhǔn)數(shù)據(jù)到空ロ。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)發(fā)送開關(guān)之前，還包括 將處理器中的校準(zhǔn)數(shù)據(jù)寫入存儲器。
5.根據(jù)權(quán)利要求I至3任一所述的方法，其特征在干，發(fā)送時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip。
6.ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收方法，其特征在于，TD-SCDMA基站包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，所述的方法包括 在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)； 根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器； 在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，包括 通過將寄存器配置為與數(shù)據(jù)發(fā)送時相同的寄存器值，控制與發(fā)送時隙相同的時隙作為校準(zhǔn)數(shù)據(jù)的接收時隙，其中所述寄存器值的控制范圍為0x0到OxFFFF。
8.根據(jù)權(quán)利要求6所述的方法，其特征在干，所述將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入寄存器，包括 若達到接收時隙，則工作天線在空ロ接收校準(zhǔn)天線發(fā)送的校準(zhǔn)數(shù)據(jù)； 將所述校準(zhǔn)數(shù)據(jù)存入存儲器中。
9.根據(jù)權(quán)利要求6所述的方法，其特征在干，在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)接收開關(guān)之前，還包括 從存儲器中讀出校準(zhǔn)數(shù)據(jù)，并發(fā)送至處理器。
10.根據(jù)權(quán)利要求6至8任一所述的方法，其特征在于，接收時隙的調(diào)節(jié)范圍為從保護時隙33chip到上行導(dǎo)頻時隙的119chip。
11.ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送裝置，其特征在于，TD-SCDMA基站包括基帶單元BBU和遠(yuǎn)端射頻單元RRU，所述遠(yuǎn)端射頻單元RRU包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器， 所述現(xiàn)場可編程門陣列FPGA，還包括 開關(guān)打開模塊，用于在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)； 控制并發(fā)送模塊，用于通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送； 開關(guān)關(guān)閉模塊，用于在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。
12.根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述控制并發(fā)送模塊，包括 控制子模塊，用于配置寄存器的寄存器值以控制校準(zhǔn)數(shù)據(jù)的發(fā)送時隙，其中，所述寄存器值的控制范圍為OxO到OxFFFF。
13.根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述控制并發(fā)送模塊，還包括 讀取子模塊，用于讀取存儲器中的校準(zhǔn)數(shù)據(jù)； 發(fā)送子模塊，用于若達到發(fā)送時隙，則校準(zhǔn)天線發(fā)送所述校準(zhǔn)數(shù)據(jù)到空ロ。
14.根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述現(xiàn)場可編程門陣列FPGA，還包括 寫入模塊，用于將處理器中的校準(zhǔn)數(shù)據(jù)寫入存儲器。
15.ー種TD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)接收裝置，其特征在于，TD-SCDMA基站包括基帶單元BBU和遠(yuǎn)端射頻單元RRU，所述遠(yuǎn)端射頻單元RRU包括處理器和現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括寄存器和存儲器，其中， 所述現(xiàn)場可編程門陣列FPGA，還包括 開關(guān)打開模塊，用于在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)； 控制并接收模塊，用于根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器； 開關(guān)關(guān)閉模塊，用于在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。
16.根據(jù)權(quán)利要求15所述的裝置，其特征在于，所述控制并接收模塊，包括 控制子模塊，用于通過將寄存器配置為與數(shù)據(jù)發(fā)送時相同的寄存器值，控制與發(fā)送時隙相同的時隙作為校準(zhǔn)數(shù)據(jù)的接收時隙，其中所述寄存器值的控制范圍為0x0到OxFFFF。
17.根據(jù)權(quán)利要求15所述的裝置，其特征在于，所述控制并接收模塊，還包括 接收子模塊，用于若達到接收時隙，則工作天線在空ロ接收校準(zhǔn)天線發(fā)送的校準(zhǔn)數(shù)據(jù)； 存儲子模塊，用于將所述校準(zhǔn)數(shù)據(jù)存入存儲器中。
18.根據(jù)權(quán)利要求15所述的裝置，其特征在于，所述現(xiàn)場可編程門陣列FPGA，還包括 發(fā)送模塊，用于從存儲器中讀出校準(zhǔn)數(shù)據(jù)，并發(fā)送至處理器。
全文摘要
本申請?zhí)峁┝艘环NTD-SCDMA基站收校準(zhǔn)的數(shù)據(jù)發(fā)送、接收方法及裝置，以解決現(xiàn)有技術(shù)在實現(xiàn)收校準(zhǔn)時產(chǎn)生了幅相一致性告警，影響校準(zhǔn)效果的問題。數(shù)據(jù)發(fā)送方法包括在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；通過寄存器控制發(fā)送時隙，校準(zhǔn)天線在所述發(fā)送時隙讀取存儲器中的校準(zhǔn)數(shù)據(jù)并發(fā)送；在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。數(shù)據(jù)接收方法包括在下行導(dǎo)頻時隙結(jié)束時打開校準(zhǔn)開關(guān)；根據(jù)數(shù)據(jù)發(fā)送時的發(fā)送時隙，通過寄存器控制接收時隙，將工作天線在接收時隙接收的校準(zhǔn)數(shù)據(jù)存入存儲器；在上行導(dǎo)頻時隙結(jié)束時關(guān)閉校準(zhǔn)開關(guān)。本申請可以調(diào)節(jié)校準(zhǔn)數(shù)據(jù)的發(fā)送時隙和接收時隙，減少遠(yuǎn)端干擾，可以增強收校準(zhǔn)時的抗干擾能力，校準(zhǔn)效果較好。
文檔編號H04B17/00GK102647240SQ20121007857
公開日2012年8月22日 申請日期2012年3月22日 優(yōu)先權(quán)日2012年3月22日
發(fā)明者吳永海, 楊柳, 王新生, 龔珉杰 申請人:大唐移動通信設(shè)備有限公司