專利名稱：具有用于泄漏抵消的保持節(jié)點的像素傳感器基元和制造方法以及設(shè)計結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，更具體地，涉及具有用于泄漏抵消的保持節(jié)點的參考像素傳感器基元(例如全局快門(shutter))、制造和設(shè)計結(jié)構(gòu)的方法。
背景技術(shù)：
使用滾動快門方法捕獲CMOS圖像傳感器中的圖像。在滾動快門操作中，圖像被逐行捕獲，其中對于給定行，可在其光轉(zhuǎn)換單元中捕獲圖像，轉(zhuǎn)移到浮動擴散節(jié)點，且隨后在移動到下一行之前讀出像素到列采樣電路。該操作重復(fù)直到捕獲所有的行，并順序或以其他順序讀出。以這種方法，捕獲的每行實際上表示不同時間的對象(圖像)。因此，對于高度動態(tài)的對象(例如，諸如以非常高的速率移動的物體)，滾動快門方法可創(chuàng)建圖像偽影。全局快門方法被用來解決這種捕獲高速對象的圖像偽影問題。對于全局快門操作，對于所有的行和列，精確地同時在像素的光轉(zhuǎn)換單元中對于整個幀捕獲圖像。信號隨后被轉(zhuǎn)換為浮動擴散(FD)節(jié)點，其中其等待直到其被逐行從成像器陣列中讀出。全局快門方法解決了捕獲高速對象的圖像捕獲的問題，但也帶來了對像素的全局快門效率的擔憂。在滾動快門方法中，圖像信號被保持在浮動擴散的時間要顯著少于其在光轉(zhuǎn)換單元(例如光電二極管)中的實際曝光時間。因此，浮動擴散的產(chǎn)生速率的貢獻是數(shù)量級小于光轉(zhuǎn)換結(jié)構(gòu)(例如光電二極管)的積分時間期間的產(chǎn)生速率。在浮動擴散上的保持時間對于成像器陣列中的所有像素是恒定的。但是對于全局快門方法，圖像信號被以變化量的時間保持在浮動擴散上，第一行僅等待讀出單行的時間，而最后一行信號在浮動擴散上等待全幀讀出時間。因此，在浮動擴散節(jié)點上發(fā)生的任何產(chǎn)生或泄漏可對從成像器讀出信號具有重大影響。像素的全局快門效率是由從像素讀出的信號與像素捕獲的初始信號之間的比率確定的。理想地，讀出的信號正好是捕獲的信號。為了改善全局快門效率，有必要降低在浮動擴散上保持的信號的改變量。各種現(xiàn)象可影響該效率，諸如在浮動擴散中收集的光子產(chǎn)生的載流子、到基板的浮動擴散結(jié)泄漏以及穿過復(fù)位門(RG)到Vdd節(jié)點的浮動擴散泄漏。即使利用所有可用的過程變化和添加來最小化浮動擴散上的泄漏，總是在浮動擴散節(jié)點上存在某些程度的光子引起的泄漏，且由此全局快門效率永遠不會是100%。因此，本領(lǐng)域存在解決上述不足和限制的需求。

發(fā)明內(nèi)容
在本發(fā)明的第一方面，一種像素陣列，包括在整個有源光感測區(qū)域中局部分散的一個或多個參考像素傳感器基元。所述一個或多個參考像素傳感器基元提供參考信號，所述參考信號用于校正光子產(chǎn)生的泄漏信號，所述光子產(chǎn)生的泄漏信號在所述有源光感測區(qū)域內(nèi)局部變化的。
在本發(fā)明的另一個方面，一種像素陣列包括參考像素傳感器基元，所述參考像素傳感器基元包括連接到Vdd或參考電壓線路以被持續(xù)保持在復(fù)位模式中的全局快門門(gate)，以便所述參考像素傳感器基元不被進入所述參考像素傳感器基元的光電二極管的光子所影響。在本發(fā)明的又一個方面，一種制造像素傳感器基元陣列的方法，包括形成有源像素傳感器基元，具有連接到快門布線線路的全局快門門。該方法還包括形成與所述有源像素傳感器基元鄰近的參考像素傳感器基元。所述參考像素傳感器基元具有連接到參考電壓的全局快門門，以便所述參考像素傳感器基元不會被進入所述參考像素傳感器基元的光電二極管的光子所影響。在本發(fā)明的又一個方面，提供了一種有形地體現(xiàn)在計算機可讀存儲介質(zhì)上的設(shè)計結(jié)構(gòu)，用于設(shè)計、制造或測試集成電路。該設(shè)計結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。在進一步的實施例中，一種在機器可讀的數(shù)據(jù)存儲介質(zhì)上編碼的硬件描述語言(HDL)設(shè)計結(jié)構(gòu)包括元件，當所述元件在計算機輔助設(shè)計系統(tǒng)中被處理時產(chǎn)生像素傳感器基元(PSC)的機器可執(zhí)行表示，其包括本發(fā)明的結(jié)構(gòu)。在又一些實施例中，提供了一種計算機輔助設(shè)計系統(tǒng)中的方法，用于產(chǎn)生PSC的功能性設(shè)計模型。該方法包括產(chǎn)生PSC的結(jié)構(gòu)元件的功能性表示。在本發(fā)明的又一些方法，提供了一種補償像素陣列中的泄漏的方法。該方法包括提供已知電壓信號給鄰近有源像素傳感器基元的參考像素傳感器基元。該方法還包括讀出所述參考像素傳感器基元的輸出電壓信號，并將所述泄漏計算為已知電壓信號和輸出電壓信號之間的差。該方法還包括將所計算的泄漏添加到所述有源像素傳感器基元中的輸出電壓信號。


現(xiàn)在將參考多個附圖以本發(fā)明的示例性實施例的非限制性實例的方式詳細描述本發(fā)明。圖1示出了根據(jù)本發(fā)明方面的有源像素傳感器基元的示例性電路圖；圖2示出了根據(jù)本發(fā)明方面的參考像素傳感器基元的示例性電路圖；圖3示出了根據(jù)本發(fā)明方面的有源像素傳感器基元和參考像素傳感器基元的示例性布局；圖4示出了根據(jù)本發(fā)明方面的示例性參考像素傳感器基元(以及各個制造步驟)的頂視圖；圖5示出了根據(jù)本發(fā)明方面的示例性參考像素傳感器基元(以及各個制造步驟)的橫截面圖；圖6示出了在半導(dǎo)體設(shè)計、制造和/或測試中使用的設(shè)計過程的流程圖。
具體實施例方式本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，特別地，涉及具有用于泄漏抵消的保持節(jié)點的參考像素傳感器基元(例如全局快門)、制造方法和設(shè)計結(jié)構(gòu)。更具體地，本發(fā)明涉及像素傳感器基元陣列(例如全局快門圖像傳感器陣列)，包括位于鄰近至少一個有源像素傳感器基元的至少一個參考像素傳感器基元。在實施例中，參考像素傳感器基元與有源像素傳感器基元的不同在于保持參考像素傳感器基元在復(fù)位模式中以便不被進入到光電二極管的光子所影響。有益地，參考像素傳感器基元提供了參考信號，其可被用來校正光子產(chǎn)生的泄漏信號，該信號在有源光感測區(qū)域內(nèi)局部變化。例如，參考像素傳感器基元可提供已知(例如代表性/精確的)參考信號，其可被用來通過從參考信號減去輸出信號(讀出)而確定任何泄漏。該差異隨后可被用來補償由于發(fā)生在全局快門像素的浮動/保持擴散時的光子產(chǎn)生的泄漏值而導(dǎo)致的有源像素傳感器基元的任何損失。因此，通過使用參考像素傳感器基元值，可以局部校正用于圖像捕獲的有源圖像傳感器中的光子產(chǎn)生的泄漏。在實施例中，參考像素傳感器基元鄰近一個或多個有源像素傳感器基元，且在實施例中，可被多個有源像素傳感器基元圍繞。在又一些實施例中，本發(fā)明構(gòu)思使用成對的單元基元，其中一個像素具有有源圖像傳感器且另一個用作參考像素傳感器基元(例如，浮動/保持擴散參考傳感器)用于校正。在本發(fā)明的任何場景中，由于參考像素傳感器基元與局部(鄰近的)有源像素傳感器基元緊密接近，參考像素傳感器基元與鄰近的有源像素傳感器基元同時接收相同的入射電磁輻射(例如光)。這允許參考像素傳感器基元提供在此描述的代表性/精確的參考信號。圖1示出了根據(jù)本發(fā)明方面的有源像素傳感器基元的示例性電路圖。示例性全局快門有源像素傳感器基元用參考標號5指示。在實施例中，有源像素傳感器基元5可以是例如像素陣列中的全局快門“5T”(5個晶體管)操作，而其他操作也可被用于本發(fā)明，諸如例如像素陣列中的全局快門“7T”操作。盡管描述了單個有源像素傳感器基元5，本領(lǐng)域技術(shù)人員知道在像素陣列中提供了多個這樣的有源像素傳感器基元5。在實施例中，有源像素傳感器基元5包括連接在全局快門門12和全局傳輸門14之間的光電二極管10 (例如有引腳的(pinned)光電二極管)。在實施例中，全局快門門12連接到“快門(SHUTTER)”行信號布線，且全局傳輸門14連接到“傳輸(TRANSFER)”行信號布線。復(fù)位門16連接到“復(fù)位(RESET)”行信號布線。因此，源跟隨器門20連接到浮動擴散節(jié)點22。有源像素傳感器基元5也包括Vdd和數(shù)據(jù)讀出。在操作中，每個有源像素傳感器基元5的每個光電二極管10通過用于觸發(fā)各個全局快門門12的高信號被全局復(fù)位，以開始積分時間，t-1nt。在若干t-1nt后，用于每個有源像素傳感器基元5的浮動擴散節(jié)點22通過觸發(fā)復(fù)位門16的高信號而全局復(fù)位。隨后，用于每個有源像素傳感器基兀5的每個全局傳輸門14的高信號被全局觸發(fā)以將光電二極管信號傳輸?shù)狡溆糜诿總€有源像素傳感器基元5的各個浮動擴散節(jié)點22。用于每個全局快門門12的高信號在讀出期間被保持以用于每個光電二極管模糊(blooming)保護。因此，每個像素陣列的逐行讀出需要保持用于收集的光電二極管信號的行選擇門I8的行的高信號，接下來是觸發(fā)用于像素復(fù)位參考電平(level)的復(fù)位門16的行的高信號。在操作中，由于泄漏，圖像退化變成很重要的問題。示例地，由于不同的讀出時間可發(fā)生圖像退化。例如，光電二極管t-1nt可以低至50us，而全幀讀出可高達50ms或更多。這樣，捕獲的光電二極管信號位于浮動擴散節(jié)點22的時間大概為收集信號所花費的時間的1000倍，導(dǎo)致圖像退化。而且，已知每行具有增加的保持時間，且更多信號退化導(dǎo)致后續(xù)行中的每個讀出的圖像退化。此外，浮動擴散節(jié)點20上的保持信號易受來自多個源的電泄漏的影響，諸如例如快門保持節(jié)點電泄漏源，諸如:
-由于硅表面和淺槽隔離結(jié)構(gòu)導(dǎo)致的泄漏產(chǎn)生，-穿過全局傳輸門14到光電二極管10的到較低電勢節(jié)點的泄漏，-穿過復(fù)位門16到Vdd的到較高電勢節(jié)點的泄漏，和/或-由保持節(jié)點收集的深度產(chǎn)生載流子導(dǎo)致的深度光子產(chǎn)生泄漏。為了補償行上的泄漏和其他信號損失，本發(fā)明提供了與有源像素傳感器基元5緊密接近的一個或多個參考像素傳感器基元5’(例如參見圖2和3)。在實施例中，參考像素傳感器基元5’與有源像素傳感器基元5類似，如以下將更詳細討論的，以保證參考像素傳感器基元5’和有源像素傳感器基元5之間一致的信號特性。圖2示出了根據(jù)本發(fā)明方面的參考像素傳感器基元5’的示例性電路圖。在實施例中，參考像素傳感器基元5’可以是例如像素陣列中的全局快門“5T”(5個晶體管)操作，而也可使用其他操作來用于本發(fā)明，諸如例如像素陣列中的全局快門“7T”操作。盡管描述了單個參考像素傳感器基元5’，本領(lǐng)域技術(shù)人員將理解也可在像素陣列中提供多個這樣的參考像素傳感器基元5’。在實施例中，參考像素傳感器基元5’包括連接在全局快門門12’和全局傳輸門14之間的光電二極管10 (例如有引腳的光電二極管)。在實施例中，全局快門門12’連接到Vdd (I)或“參考(REFERENCE)”行信號布線(2)。以該方式，通過在傳感器操作期間將全局快門門12’布線在某預(yù)定信號電平(例如設(shè)定值)處的高(例如靜態(tài)值)，光電二極管10可被保持在預(yù)定電平，以便浮動擴散節(jié)點上的參考電壓保持在設(shè)定值。即，全局快門門12’被持續(xù)保持在復(fù)位模式中，例如非激活模式(例如，光電二極管10被保持在激活狀態(tài)之外)，以便參考像素傳感器基元5’不會被進入光電二極管10的光子所影響，例如對常規(guī)t-1nt時間沒有響應(yīng)。替代地，對參考像素傳感器基元5’中的信號的僅有貢獻是浮動擴散保持時間的寄生信號，而不考慮像素陣列讀出的方法，例如，隨機或順序讀出。在實施例中，對于參考像素，全局快門門Vdd信號可改變，以在不同電平處設(shè)置復(fù)位。與有源像素傳感器基元5類似，全局傳輸門14連接到“傳輸”行信號布線。復(fù)位門16連接到“復(fù)位”行信號布線，而行選擇門18連接到“選擇(SELECT)”行信號布線。此夕卜，源填充門20連接到浮動擴散節(jié)點22。參考像素傳感器基元5’也包括Vdd和數(shù)據(jù)讀出。這樣，參考像素傳感器基元5’與有源像素傳感器基元5類似，以保證與有源像素傳感器基元5具有一致的信號特性。在操作中，浮動擴散電壓被設(shè)置在參考電壓以監(jiān)視保持時間期間的浮動擴散泄漏。在保持時間期間在一個或多個參考像素傳感器基元5’上的信號損失可隨后通過從設(shè)定(已知)值減去讀出值而計算。隨后可假設(shè)信號損失對于具有基本上與局部參考像素傳感器基元5’相同的信號特性的有源像素傳感器基元5是相同的。因為假設(shè)信號損失是相同的，可以將信號損失添加到有源像素傳感器基元5的讀出值，以補償例如普通照明環(huán)境中的圖像退化。圖3示出了根據(jù)本發(fā)明方面的有源像素傳感器基元和參考像素傳感器基元的示例性布局。在實施例中，像素陣列可包括一個或多個參考像素傳感器基元5’，浮動擴散電壓被設(shè)置在參考電壓以監(jiān)視保持時間期間的浮動擴散泄漏。一個或多個參考像素傳感器基元5’可被局部地放置到一個或多個有源像素傳感器基元5。例如，參考像素傳感器基元5’可與有源像素傳感器基元5成對。在又一些實施例中，有源像素傳感器基元5可圍繞每個參考像素傳感器基元5，。在再一些實施例中，參考像素傳感器基元5 ’可占據(jù)像素陣列中大約33%或更精確地25%的像素。權(quán)衡精確度和分辨率，本發(fā)明也可考慮其他組合。在實施例中，通過將參考像素傳感器基元5’局部放置在像素陣列中，現(xiàn)在可以辨認光子產(chǎn)生的泄漏對保持節(jié)點的平均局部貢獻，因為跨像素陣列區(qū)域的照明可變化。更具體地，在實施例中，當在全局快門模式運行像素傳感器基元成像器時，可計算參考像素傳感器基元5’的浮動節(jié)點泄漏以找到有源像素陣列傳感器基元5中跨等待讀出的各個保持時間的總的局部浮動節(jié)點泄漏。這可通過將參考像素傳感器基元5’的貢獻插入到有源像素傳感器基元5中的相鄰局部像素而完成。這種參考浮動擴散泄漏將具有浮動擴散泄漏的所有主要分量，包括:-暗電流產(chǎn)生，例如，非光子產(chǎn)生的載流子泄漏，以及-光子電流產(chǎn)生，例如，光子產(chǎn)生的載流子泄漏。也提供了若干暗(dark)行，其用相同的積分時間被測量。這些暗行從完成的圖像中被減去，以便降低觀察到的圖像的總噪聲。也可組合列和/或行按參考像素以補償信號退化。這可通過例如局部推測浮動擴散泄漏的光子產(chǎn)生的分量來完成。圖4是根據(jù)本發(fā)明方面的參考像素傳感器基元5’的頂視圖。圖5是根據(jù)本發(fā)明方面的參考像素傳感器基元5’的橫截面圖。圖4和5也代表用于根據(jù)本發(fā)明方面制造參考像素傳感器基元5’的制造過程。有源像素傳感器基元5也可與制造參考像素傳感器基元5’類似的方式被制造，這樣參考像素傳感器基元5’的討論也適于有源像素傳感器基元5，除了全局快門門12的布線。更具體地，制造過程從外延層2開始。外延層2可以是例如硅材料。使用傳統(tǒng)方法在外延層2中形成淺槽隔離結(jié)構(gòu)4。例如，在外延長2上放置抗蝕劑且暴露到光以形成圖形(開口)。在外延層2中執(zhí)行蝕刻方法(例如反應(yīng)離子蝕刻)以形成溝槽。隨后用絕緣材料填充該溝槽，諸如例如氧化物。抗蝕劑可隨后被剝離。使用傳統(tǒng)的注入處理在外延層2中形成講注入(well implant) 6,諸如例如用已知濃度和劑量的已知摻雜劑摻雜外延層。取決于阱的類型，例如N-阱或P-阱，摻雜劑可以是例如砷、硼或磷。也可使用傳統(tǒng)處理形成浮動擴散屏蔽注入8。使用傳統(tǒng)柵極制造處理來形成柵極12’(以及柵極12)、14、16、18和20。例如在實施例中，可使用傳統(tǒng)沉積處理在外延層2上形成柵極介電層。在實施例中，柵極介電層可以是氧化物、氧化鉿、氧化硅或介電材料的其他組合。在柵極介電層上沉積聚合材料。多晶娃層和柵極介電層隨后被構(gòu)圖以形成柵極12’(柵極12)、14、16、18和20。可使用傳統(tǒng)方法形成光電二極管10和光電二極管表面引腳(pinning)層注入10’。使用傳統(tǒng)摻雜/注入方法在柵極12’、14、16、18和20的側(cè)面形成源極和漏極區(qū)域11。在實施例中，也使用傳統(tǒng)摻雜/注入方法形成浮動擴散22。在又一些實施例中，使用傳統(tǒng)布線方法形成布線。例如，可沉積并構(gòu)圖介電層以形成用于接觸(例如鎢)的開口?？呻S后使用傳統(tǒng)方法來形成金屬以形成上部布線層。金屬可以是例如銅。用于全局快門門12’的布線可連接到Vdd或參考信號。在實施例中，用于有源像素傳感器基元5的全局快門門12可連接到“快門(SHUTTER)”行信號布線。圖6是在半導(dǎo)體設(shè)計、制造和/或測試中使用的設(shè)計過程的流程圖。圖6示出了例如在半導(dǎo)體IC邏輯設(shè)計、仿真、測試、布圖和制造中使用的示例性設(shè)計流程900的方塊圖。設(shè)計流程900包括用于處理設(shè)計結(jié)構(gòu)或器件以產(chǎn)生上述以及圖1-5中示出的設(shè)計結(jié)構(gòu)和/或器件的邏輯上或其他功能上等效表示的過程、機器和/或機制。由設(shè)計流程900處理和/或產(chǎn)生的設(shè)計結(jié)構(gòu)可以在機器可讀傳輸或存儲介質(zhì)上被編碼以包括數(shù)據(jù)和/或指令，所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或以其他方式處理時，產(chǎn)生硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機械上或其他功能上的等效表示。機器包括但不限于用于IC設(shè)計過程(例如設(shè)計、制造或仿真電路、組件、器件或系統(tǒng))的任何機器。例如，機器可以包括:用于產(chǎn)生掩模的光刻機、機器和/或設(shè)備(例如電子束直寫儀)、用于仿真設(shè)計結(jié)構(gòu)的計算機或設(shè)備、用于制造或測試過程的任何裝置，或用于將所述設(shè)計結(jié)構(gòu)的功能上的等效表示編程到任何介質(zhì)中的任何機器(例如，用于對可編程柵極陣列進行編程的機器)。設(shè)計流程900可隨被設(shè)計的表示類型而不同。例如，用于構(gòu)建專用IC (ASIC)的設(shè)計流程900可能不同于用于設(shè)計標準組件的設(shè)計流程900，或不同于用于將設(shè)計實例化至ij可編程陣列(例如，由Altera⑧inc.或Xilinx inc.提供的可編程門陣列(pga)或現(xiàn)場可編程門陣列(FPGA))中的設(shè)計流程900。圖6示出了多個此類設(shè)計結(jié)構(gòu)，其中包括優(yōu)選地由設(shè)計過程910處理的輸入設(shè)計結(jié)構(gòu)920。設(shè)計結(jié)構(gòu)920可以是由設(shè)計過程910產(chǎn)生和處理以產(chǎn)生硬件器件的邏輯上等效的功能表示的邏輯仿真設(shè)計結(jié)構(gòu)。設(shè)計結(jié)構(gòu)920還可以或備選地包括數(shù)據(jù)和/或程序指令，所述數(shù)據(jù)和/或程序指令由設(shè)計過程910處理時，產(chǎn)生硬件器件的物理結(jié)構(gòu)的功能表示。無論表示功能和/或結(jié)構(gòu)設(shè)計特性，均可以使用例如由核心開發(fā)人員/設(shè)計人員實施的電子計算機輔助設(shè)計(ECAD)產(chǎn)生設(shè)計結(jié)構(gòu)920。當編碼在機器可讀數(shù)據(jù)傳輸、門陣列或存儲介質(zhì)上時，設(shè)計結(jié)構(gòu)920可以由設(shè)計過程910內(nèi)的一個或多個硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示例如圖1-5中示出的那些電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設(shè)計結(jié)構(gòu)920可以包括文件或其他數(shù)據(jù)結(jié)構(gòu)，其中包括人類和/或機器可讀源代碼、編譯結(jié)構(gòu)和計算機可執(zhí)行代碼結(jié)構(gòu)，當所述文件或其他數(shù)據(jù)結(jié)構(gòu)由設(shè)計或仿真數(shù)據(jù)處理系統(tǒng)處理時，在功能上仿真或以其他方式表示電路或其他級別的硬件邏輯設(shè)計。此類數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計實體或遵循和/或兼容低級HDL設(shè)計語言(例如Verilog和VHDL)和/或高級設(shè)計語言(例如C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。設(shè)計過程910優(yōu)選地采用和結(jié)合硬件和/或軟件模塊，所述模塊用于合成、轉(zhuǎn)換或以其他方式處理圖1-5中示出的組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計/仿真功能等價物以產(chǎn)生可以包含設(shè)計結(jié)構(gòu)(例如設(shè)計結(jié)構(gòu)920)的網(wǎng)表980。網(wǎng)表980例如可以包括編譯或以其他方式處理的數(shù)據(jù)結(jié)構(gòu)，所述數(shù)據(jù)結(jié)構(gòu)表示描述與集成電路設(shè)計中的其他元件和電路的連接的線纜、分離組件、邏輯門、控制電路、I/O設(shè)備、模型等的列表。網(wǎng)表980可以使用迭代過程合成，其中網(wǎng)表980被重新合成一次或多次，具體取決于器件的設(shè)計規(guī)范和參數(shù)。對于在此所述的其他設(shè)計結(jié)構(gòu)類型，網(wǎng)表980可以記錄在機器可讀數(shù)據(jù)存儲介質(zhì)上或編程到可編程門陣列中。所述介質(zhì)可以是非易失性存儲介質(zhì)，例如磁或光盤驅(qū)動器、可編程門陣列、壓縮閃存或其他閃存。此外或備選地，所述介質(zhì)可以是可在其上經(jīng)由因特網(wǎng)或其他適合聯(lián)網(wǎng)手段傳輸和中間存儲數(shù)據(jù)分組的系統(tǒng)或高速緩沖存儲器、緩沖器空間或?qū)щ娀蚬鈱?dǎo)器件和材料。設(shè)計過程910可以包括用于處理包括網(wǎng)表980在內(nèi)的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。此類數(shù)據(jù)結(jié)構(gòu)類型例如可以駐留在庫元件930內(nèi)并包括一組常用元件、電路和器件，其中包括給定制造技術(shù)(例如，不同的技術(shù)節(jié)點，32納米、45納米、90納米等)的模型、布圖和符號表示。所述數(shù)據(jù)結(jié)構(gòu)類型還可包括設(shè)計規(guī)范940、特征數(shù)據(jù)950、檢驗數(shù)據(jù)960、設(shè)計規(guī)則970和測試數(shù)據(jù)文件985，它們可以包括輸入測試模式、輸出測試結(jié)果和其他測試信息。設(shè)計過程910還可例如包括標準機械設(shè)計過程，例如用于諸如鑄造、成型和模壓成形等操作的應(yīng)力分析、熱分析、機械事件仿真、過程仿真。機械設(shè)計領(lǐng)域的技術(shù)人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設(shè)計過程910中使用的可能機械設(shè)計工具和應(yīng)用的范圍。設(shè)計過程910還可包括用于執(zhí)行諸如定時分析、檢驗、設(shè)計規(guī)則檢查、放置和路由操作之類的標準電路設(shè)計過程的模塊。設(shè)計過程910采用和結(jié)合邏輯和物理設(shè)計工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機械設(shè)計或數(shù)據(jù)(如果適用)一起處理設(shè)計結(jié)構(gòu)920連同示出的部分或全部支持數(shù)據(jù)結(jié)構(gòu)，從而產(chǎn)生第二設(shè)計結(jié)構(gòu)990。設(shè)計結(jié)構(gòu)990以用于機械設(shè)備和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存儲或呈現(xiàn)此類機械設(shè)計結(jié)構(gòu)的適合格式)駐留在存儲介質(zhì)或可編程門陣列上。類似于設(shè)計結(jié)構(gòu)920，設(shè)計結(jié)構(gòu)990優(yōu)選地包括一個或多個文件、數(shù)據(jù)結(jié)構(gòu)或其他計算機編碼的數(shù)據(jù)或指令，它們駐留在傳輸或數(shù)據(jù)存儲介質(zhì)上，并且由ECAD系統(tǒng)處理時產(chǎn)生圖1-5中示出的本發(fā)明的一個或多個實施例的邏輯上或以其他方式在功能上等效的形式。在一個實施例中，設(shè)計結(jié)構(gòu)990可以包括在功能上仿真圖1-5中示出的器件的編譯后的可執(zhí)行HDL仿真模型。設(shè)計結(jié)構(gòu)990還可以采用用于集成電路的布圖數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如以⑶SII (⑶S2)、GLU OASIS、圖文件或任何其他用于存儲此類設(shè)計數(shù)據(jù)結(jié)構(gòu)的適合格式存儲的信息)。設(shè)計結(jié)構(gòu)990可以包括信息，例如符號數(shù)據(jù)、圖文件、測試數(shù)據(jù)文件、設(shè)計內(nèi)容文件、制造數(shù)據(jù)、布圖參數(shù)、線纜、金屬級別、通孔、形狀、用于在整個生產(chǎn)線中路由的數(shù)據(jù)，以及制造商或其他設(shè)計人員/開發(fā)人員制造上述以及圖1-5中示出的器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計結(jié)構(gòu)990然后可以繼續(xù)到階段995，例如，在階段995，設(shè)計結(jié)構(gòu)990:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設(shè)計室，被發(fā)回給客戶等。上述方法用于集成電路芯片制造。制造者可以以原始晶片形式(即，作為具有多個未封裝芯片的單晶片)、作為裸管芯或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級別的載體)或多芯片封裝(例如，具有一個或兩個表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產(chǎn)品(如母板)或(b)最終產(chǎn)品的一部分與其他芯片、分離電路元件和/或其他信號處理裝置集成。最終產(chǎn)品可以是任何包括集成電路芯片的產(chǎn)品，范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入設(shè)備及中央處理器的高級計算機產(chǎn)品。在此使用的術(shù)語僅是為了描述特定實施例且不是旨在限制本發(fā)明。如在此使用的，單數(shù)形式“一”、“一個”和“該”也包括復(fù)數(shù)形式，除非上下文另外清楚地說明。將進一步理解術(shù)語“包括”和/或“包含”，當在本說明書中使用時，指示存在所陳述的特點、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其他特點、整體、步驟、操作、元件、組件和/或其組合。相應(yīng)的結(jié)構(gòu)、材料、作用和所有方式或步驟的等價物以及權(quán)利要求中的功能性元件(如適用)，旨在包括任何結(jié)構(gòu)、材料或作用用于結(jié)合在權(quán)利要求中特意闡明的元件而執(zhí)行功能。本發(fā)明的說明已出于解釋和描述的目的被展示，但不限于將本發(fā)明限制在公開的形式。許多修改和變化對于本領(lǐng)域普通技術(shù)人員來說是明顯的，且不脫離本發(fā)明的精神和范圍。選擇并描述實施例是為了最好地解釋本發(fā)明的原理和實際應(yīng)用，且使得本領(lǐng)域普通技術(shù)人員能理解本發(fā)明，因為各種實施例具有適用于所打算的特定用戶的各種修改。因此，當按照實施例來描述本發(fā)明時，本領(lǐng)域技術(shù)人員將會認識到可使用修改和所附權(quán)利要求書的精神和范圍來實踐本發(fā)明。
權(quán)利要求
1.一種像素陣列，包括在整個有源光感測區(qū)域中局部分散的一個或多個參考像素傳感器基元，所述一個或多個參考像素傳感器基元被構(gòu)造為提供參考信號，所述參考信號用于校正光子產(chǎn)生的泄漏信號，所述光子產(chǎn)生的泄漏信號在所述有源光感測區(qū)域內(nèi)局部變化。
2.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元被持續(xù)地保持在復(fù)位模式中，以便不被進入所述一個或多個參考像素傳感器基元的光電二極管的光子所影響。
3.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元提供已知的參考信號。
4.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元局部地位于所述有源光感測區(qū)域中的各個有源像素傳感器基元附近。
5.如權(quán)利要求4所述的像素陣列，其中所述一個或多個參考像素傳感器基元被多個有源像素傳感器基元圍繞。
6.如權(quán)利要求4所述的像素陣列，其中所述一個或多個參考像素傳感器基元鄰近一個或多個有源像素傳感器基元。
7.如權(quán)利要求6所述的像素陣列，其中所述一個或多個參考像素傳感器基元是與所述一個或多個有源像素傳感器基元成對的單元基元。
8.如權(quán)利要求4所述的像素陣列，其中所述一個或多個參考像素傳感器基元占據(jù)所述像素陣列中大約25%或更多的像素。
9.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元具有與有源像素傳感器基元基本上相同的信號特性。
10.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元包括連接到信號接線的全局快門門，以便通過將所述全局快門門布線在設(shè)定值處的高而將光電二極管保持在預(yù)定電平。
11.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元的浮動擴散節(jié)點保留在設(shè)定值。
12.如權(quán)利要求11所述的像素陣列，其中改變所述一個或多個參考像素傳感器基元的全局快門門Vdd信號以在不同電平處復(fù)位。
13.如權(quán)利要求1所述的像素陣列，其中所述一個或多個參考像素傳感器基元被持續(xù)保持在非激活模式中，以便光電二極管被保持在激活狀態(tài)之外，以便所述一個或多個參考像素傳感器基元不會被進入所述光電二極管的光子所影響。
14.一種包括參考像素傳感器基元的像素陣列，所述參考像素傳感器基元包括連接到Vdd或參考電壓線路以被持續(xù)保持在復(fù)位模式中的全局快門門，以便所述參考像素傳感器基元不被進入所述參考像素傳感器基元的光電二極管的光子所影響。
15.如權(quán)利要求14所述的傳感器陣列，其中所述參考像素傳感器基元鄰近有源像素傳感器基元。
16.一種制造像素傳感器基元陣列的方法，包括: 形成有源像素傳感器基元，具有連接到快門布線線路的全局快門門；以及 形成與所述有源像素傳感器基元鄰近的參考像素傳感器基元，所述參考像素傳感器基元具有連接到參考電壓的全局快門門 ，以便所述參考像素傳感器基元不會被進入所述參考像素傳感器基元的光電二極管的光子所影響。
17.一種在機器可讀的數(shù)據(jù)存儲介質(zhì)上編碼的硬件描述語言(HDL)設(shè)計結(jié)構(gòu)，所述HDL設(shè)計結(jié)構(gòu)包括元件，當所述元件在計算機輔助設(shè)計系統(tǒng)中被處理時產(chǎn)生參考像素傳感器基元的機器可執(zhí)行表示，其中所述HDL設(shè)計結(jié)構(gòu)包括在整個有源光感測區(qū)域中局部分散的一個或多個參考像素傳感器基元，所述一個或多個參考像素傳感器基元提供參考信號，所述參考信號用于校正光子產(chǎn)生的泄漏信號，所述光子產(chǎn)生的泄漏信號在所述有源光感測區(qū)域內(nèi)局部變化。
18.如權(quán)利要求17所述的設(shè)計結(jié)構(gòu)，其中所述設(shè)計結(jié)構(gòu)包括網(wǎng)表。
19.如權(quán)利要求17所述的設(shè)計結(jié)構(gòu)，其中所述設(shè)計結(jié)構(gòu)作為用于集成電路的布局數(shù)據(jù)的交換的數(shù)據(jù)格式駐留在存儲介質(zhì)中。
20.如權(quán)利要求17所述的設(shè)計結(jié)構(gòu)，其中所述設(shè)計結(jié)構(gòu)駐留在可編程門陣列中。
21.—種補償像素陣列中的泄漏的方法，包括: 提供已知電壓信號給鄰近有源像素傳感器基元的參考像素傳感器基元； 讀出所述參考像素傳感器基元的輸出電壓信號，并將所述泄漏計算為所述已知電壓信號和所述輸出電壓信號之間的差；以及 將所計算的泄漏添加到所述有源像素傳感器基元的輸出電壓信號。
全文摘要
提供了一種具有用于泄漏抵消的保持節(jié)點的參考像素傳感器基元(例如全局快門)、制造方法和設(shè)計結(jié)構(gòu)。一種像素陣列包括在整個有源光感測區(qū)域(5)中局部分布的一個或多個參考像素傳感器基元(5’)。所述一個或多個參考像素傳感器基元提供了參考信號(Vdd或參考)，該參考信號用于校正光子產(chǎn)生的泄漏信號，該光子產(chǎn)生的泄漏信號在有源光感測區(qū)域內(nèi)局部變化。
文檔編號H04N5/357GK103155541SQ201180048094
公開日2013年6月12日 申請日期2011年9月21日 優(yōu)先權(quán)日2010年10月4日
發(fā)明者J·W·阿基森, J·J·埃利斯-莫納甘, R·J·拉斯爾 申請人:國際商業(yè)機器公司