專利名稱：子塊交織方法及并行子塊交織器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及傳輸技術(shù)領(lǐng)域，更具體地說，涉及子塊交織方法及并行子塊交織器。
背景技術(shù)：
在通信等領(lǐng)域，時常需要對數(shù)據(jù)流進(jìn)行子塊交織。子塊交織是一種行列交織，其原理如下將數(shù)據(jù)流作為目標(biāo)矩陣A，該目標(biāo)矩陣可視為由X個列向量組成。對上述X個列向量按預(yù)設(shè)的列置換規(guī)則進(jìn)行列置換，得到經(jīng)列置換后的目標(biāo)矩陣Al。隨后，對目標(biāo)矩陣Al 進(jìn)行轉(zhuǎn)置，得到轉(zhuǎn)置后的目標(biāo)矩陣A2，最后將目標(biāo)矩陣A2中的所有數(shù)據(jù)按行輸出，即完成子塊交織?；谏鲜鲎訅K交織原理，發(fā)明人發(fā)現(xiàn)，在現(xiàn)有技術(shù)中，子塊交織器對數(shù)據(jù)流的處理為串行處理方式，也即將數(shù)據(jù)流順序?qū)懭氪鎯橘|(zhì)中，并計(jì)算出數(shù)據(jù)流中每一位數(shù)據(jù)進(jìn)行子塊交織后的地址，然后再根據(jù)計(jì)算出的交織后地址將數(shù)據(jù)流讀取出來。上述地址計(jì)算比較復(fù)雜，限制了子塊交織的處理速度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明實(shí)施例目的在于提供子塊交織方法及并行子塊交織器，以解決上述一系列問題。為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供如下技術(shù)方案根據(jù)本發(fā)明實(shí)施例的一個方面，提供一種子塊交織方法，用于對數(shù)據(jù)流進(jìn)行子塊交織，該方法包括將數(shù)據(jù)流作為目標(biāo)矩陣，對所述目標(biāo)矩陣進(jìn)行讀寫操作；所述讀寫操作包括根據(jù)預(yù)設(shè)的列置換規(guī)則將所述目標(biāo)矩陣按行寫入存儲介質(zhì)，并按列讀取寫入的矩陣，對讀取出的數(shù)據(jù)進(jìn)行輸出；或者，將所述目標(biāo)矩陣按行寫入存儲介質(zhì)，根據(jù)預(yù)設(shè)的列置換規(guī)則按列讀取寫入的矩陣，對讀取出的數(shù)據(jù)進(jìn)行輸出。根據(jù)本發(fā)明實(shí)施例的另一個方面，提供一種并行子塊交織器，用于對數(shù)據(jù)流進(jìn)行子塊交織，其包括主控單元，存儲介質(zhì)和讀寫單元，所述主控單元包括第一控制單元，其中所述第一控制單元用于指示所述讀寫單元將數(shù)據(jù)流作為目標(biāo)矩陣，對所述目標(biāo)矩陣進(jìn)行讀寫操作；所述讀寫操作包括根據(jù)預(yù)設(shè)的列置換規(guī)則將所述目標(biāo)矩陣按行寫入所述存儲介質(zhì)，按列讀取寫入的矩陣，并對讀取出的數(shù)據(jù)進(jìn)行輸出；或者，將所述目標(biāo)矩陣按行寫入所述存儲介質(zhì)，根據(jù)預(yù)設(shè)的列置換規(guī)則按列讀取寫入的矩陣，并對讀取出的數(shù)據(jù)進(jìn)行輸出。
從上述的技術(shù)方案可以看出，在本發(fā)明實(shí)施例中，可在寫入或讀取時完成對目標(biāo)矩陣(背景技術(shù)中目標(biāo)矩陣A)的列置換(得到背景技術(shù)中目標(biāo)矩陣Al)，又由于矩陣的轉(zhuǎn)置可視為行列互換，因此，本發(fā)明實(shí)施例通過對經(jīng)列置換的矩陣(也即背景技術(shù)中目標(biāo)矩陣Al)直接進(jìn)行列輸出來實(shí)現(xiàn)矩陣的轉(zhuǎn)置及輸出(相當(dāng)于得到背景技術(shù)中目標(biāo)矩陣A2并對目標(biāo)矩陣A2按行輸出)，從而將現(xiàn)有技術(shù)中復(fù)雜的地址計(jì)算簡化為列置換和列輸出，進(jìn)而提高了子塊交織的處理速度。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖Ia為本發(fā)明實(shí)施例提供的子塊交織方法流程圖；圖Ib為本發(fā)明實(shí)施例提供的子塊交織方法另一流程圖；圖2為本發(fā)明實(shí)施例提供的子塊交織方法又一流程圖；圖3為本發(fā)明實(shí)施例提供的子塊交織方法又一流程圖；圖如為本發(fā)明實(shí)施例提供的子塊交織方法又一流程圖；圖4b為本發(fā)明實(shí)施例提供的子塊交織方法又一流程圖；圖5為本發(fā)明實(shí)施例提供的子塊交織方法又一流程圖；圖6為本發(fā)明實(shí)施例提供的每一行向量中的32位碼流數(shù)據(jù)在RAM中的存儲方式示意圖；圖7為本發(fā)明實(shí)施例提供的每一行向量中的32位碼流數(shù)據(jù)在RAM中的存儲方式
另一示意圖；圖8為本發(fā)明實(shí)施例提供的17行數(shù)據(jù)在BUF組中的整體分布示意圖；圖9為本發(fā)明實(shí)施例提供的并行子塊交織器結(jié)構(gòu)示意圖；圖lOa-d為本發(fā)明實(shí)施例提供的并行子塊交織器四種結(jié)構(gòu)示意圖；圖11為本發(fā)明實(shí)施例提供的并行子塊交織器又一結(jié)構(gòu)示意圖；圖1 和圖12b為本發(fā)明實(shí)施例提供的第一至第三BUF組的兩種排列方式示意圖；圖13為本發(fā)明實(shí)施例提供的第一至第三BUF組的另一排列方式示意圖。
具體實(shí)施例方式為了引用和清楚起見，下文中使用的技術(shù)名詞、簡寫或縮寫總結(jié)如下BUF Buffer，緩存；eNB 基站；LTE =Long Term Evolution，長期演進(jìn)；PDSCH =Physical Downlink Share Channel，物理下行共享信道；PUSCH =Physical Uplink Share Channel，物理上行共享信道；UE =User Equipment，用戶設(shè)備；
8
UMTS Universal Mobile Telecommunication System,fflM^^Jfflitl^^ ；RAM random access memory，隨機(jī)存儲器。隨機(jī)存儲器中存儲單元的內(nèi)容可按需隨意取出或存入，且存取的速度與存儲單元的位置無關(guān)；PSI =Parallel Subblock hterleaver，并行子塊交織器；FPGA Field-Programmable Gate Array，現(xiàn)場可編程門陣列；ASIC Application Specific Integrated Circuit，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供一種子塊交織方法，以解決現(xiàn)有子塊交織串行處理方式，地址計(jì)算比較復(fù)雜，處理速度慢的問題。該子塊交織方法的核心思想是將數(shù)據(jù)流作為目標(biāo)矩陣，對該目標(biāo)矩陣進(jìn)行讀寫操作。而上述讀寫操作通過對上述目標(biāo)矩陣進(jìn)行列置換和有規(guī)律的行選擇來實(shí)現(xiàn)子塊交
幺口
/Ν ο參見圖Ia及圖Ib，上述方法至少包括如下步驟Si、將數(shù)據(jù)流作為目標(biāo)矩陣；S2、根據(jù)預(yù)設(shè)的列置換規(guī)則將該目標(biāo)矩陣按行寫入存儲介質(zhì)；S3、按列讀取寫入的矩陣；S4、對讀取出的數(shù)據(jù)進(jìn)行輸出。或者，Si、將上述數(shù)據(jù)流作為目標(biāo)矩陣；S5、按行寫入存儲介質(zhì)；S6、根據(jù)預(yù)設(shè)的列置換規(guī)則按列讀取寫入的矩陣；S4、對讀取出的數(shù)據(jù)進(jìn)行輸出。本發(fā)明所有實(shí)施例中的存儲介質(zhì)可包括至少一個BUF組，而BUF組中又包括至少一個BUF。其中，一個BUF可由一個獨(dú)立的RAM構(gòu)成，也可由多個RAM拼湊而成。在具體實(shí)現(xiàn)時，構(gòu)成一個BUF所需要的RAM的個數(shù)視BUF存儲的數(shù)據(jù)容量決定?？梢姡趫DIa所示的方法中，步驟S2在寫入時完成了對目標(biāo)矩陣(背景技術(shù)中目標(biāo)矩陣A)的列置換(得到背景技術(shù)中目標(biāo)矩陣Al)。又由于矩陣的轉(zhuǎn)置為行列互換，因此， 步驟S3和S4相配合，在讀取時，通過按列讀取并輸出完成了矩陣轉(zhuǎn)置，相當(dāng)于同時完成了由目標(biāo)矩陣Al變換為目標(biāo)矩陣A2，并對目標(biāo)矩陣A2按行輸出。而在圖Ib所示的方法中，步驟6和S4相配合，在讀取時，同時完成了列置換和轉(zhuǎn)置，也即實(shí)現(xiàn)了由目標(biāo)矩陣A至目標(biāo)矩陣A2的轉(zhuǎn)換，并對目標(biāo)矩陣A2按行輸出。由上可知，在本發(fā)明上述實(shí)施例中，可在寫入或讀取時對目標(biāo)矩陣完成列置換，并通過按列讀取(也可稱為有規(guī)律的行選擇)，對讀取出的數(shù)據(jù)進(jìn)行輸出來完成矩陣轉(zhuǎn)置，將現(xiàn)有技術(shù)中復(fù)雜的地址計(jì)算簡化為列置換和有規(guī)律的行選擇，從而提高了子塊交織的處理速度。并且，由于列置換既可以在寫入時進(jìn)行，也可以在讀取時進(jìn)行，可方便使用者根據(jù)自身鏈路中子塊交織前后端的復(fù)雜程度進(jìn)行合理配置。
當(dāng)然，上述列置換加有規(guī)律的行選擇的方式也同樣適應(yīng)于子塊解交織處理，因此， 本發(fā)明上述實(shí)施例提供的列置換加有規(guī)律的行選擇的方式適用于所有行列交織的協(xié)議，譬如UMTS協(xié)議，LTE協(xié)議等等。下面將詳細(xì)介紹在LTE協(xié)議中如何對上述列置換加有規(guī)律的行選擇的方式進(jìn)行靈活、具體的應(yīng)用。LTE協(xié)議的PDSCH和PUSCH鏈路均為1/3碼率的Turbo編碼鏈路。PDSCH鏈路在 eNB側(cè)進(jìn)行編碼，而PUSCH鏈路在UE (用戶設(shè)備)側(cè)進(jìn)行編碼。LTETurbo編碼為分塊編碼， 假設(shè)碼塊長度為K (byte)，則編碼后將產(chǎn)生系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位3路碼流。上述這3路碼流可統(tǒng)稱為LTE Turbo編碼碼流，其長度均為8K+4(bit)，也即其對應(yīng)的數(shù)據(jù)單位為比特(bit)。為了平衡資源與傳輸效率，在信息傳輸過程中降低突發(fā)性噪聲干擾，需要對上述3路碼流進(jìn)行速率匹配。而速率匹配又分子塊交織、比特匯集和比特選擇。在對上述系統(tǒng)位、第一校驗(yàn)位和第二校驗(yàn)位3路碼流進(jìn)行子塊交織過程中，首先需要在上述三個碼流的前端添加子塊交織 元，使碼流的長度變?yōu)?2的整數(shù)倍，此時，可將前端添加子塊交織啞元的3路碼流分別稱為系統(tǒng)位碼流1、第一校驗(yàn)位碼流1和第二校驗(yàn)位碼流1。上述系統(tǒng)位碼流1、第一校驗(yàn)位碼流1和第二校驗(yàn)位碼流1可分別視為r_num*32 的矩陣，其中r_num代表行數(shù)(r_num的取值范圍為2-193)，32代表列數(shù)。另外，根據(jù)矩陣與向量之間的關(guān)系，進(jìn)一步的，也可將r_num*32的矩陣視為由32個列向量(也可稱為32 列數(shù)據(jù))組成；或者個行向量(也可稱為r_nUm行碼流數(shù)據(jù))組成，并且每一個行向量或每一行碼流數(shù)據(jù)的長度為32數(shù)據(jù)單位。當(dāng)然，由于這3路碼流的數(shù)據(jù)單位為比特， 并且碼流中一位數(shù)據(jù)占lbit，因此，每一個行向量或每一行碼流數(shù)據(jù)包括32位數(shù)據(jù)。在對LTE Turbo編碼碼流進(jìn)行子塊交織的傳統(tǒng)方式中，上述系統(tǒng)位碼流1和第一校驗(yàn)位碼流1的子塊交織方式相同，具體包括將系統(tǒng)位碼流1 (第一校驗(yàn)位碼流1)視為由32個列向量組成的矩陣，并且這32 個列向量的列序號依次為0-31 ；對上述矩陣按列置換規(guī)則進(jìn)行列置換。在進(jìn)行列置換后，上述32個列向量的列序號分布變?yōu)?,16，8，24，4，20，12，28，2，18，10，26，6，22，14，30，1，17，9，25，5，21，13，29，3， 19，11,27,7,23,15,31；之后，對經(jīng)列置換的矩陣進(jìn)行轉(zhuǎn)置，最后將轉(zhuǎn)置后的矩陣中的所有數(shù)據(jù)按行讀取出來，即完成對系統(tǒng)位碼流1或第一校驗(yàn)位碼流1的子塊交織。而對第二校驗(yàn)位碼流1的傳統(tǒng)子塊交織方式中，第二校驗(yàn)位碼流1的列置換規(guī)則與系統(tǒng)位碼流1和第一校驗(yàn)位碼流1的相同，但還需要對其進(jìn)行一些其他處理。將第二校驗(yàn)位碼流1視為行數(shù)為Ct (也即上述r_num)，列數(shù)為C=bl。。k
(C--=32 )的矩陣，其長度為 M Kn =RsTucbblk *C^k )。另外，假設(shè)第二校驗(yàn)位碼流1中的每一位數(shù)據(jù)在進(jìn)行子塊交織前排列順序?yàn)?n"，>^n-！(以y^k)表示第π (k)位數(shù)據(jù))，而在對其進(jìn)行子塊交織后其排列順序?yàn)?vO^1---,V^1 (以Vk表示進(jìn)行子塊交織后的第K位數(shù)據(jù))，則有下述公式vf =Aw (其中，上標(biāo)表示碼流編號0表示第一路碼流，即系統(tǒng)位；1表示第二路碼流，即第一校驗(yàn)位；2表示第三路碼流，即第二校驗(yàn)位)
權(quán)利要求
1.一種子塊交織方法，用于對數(shù)據(jù)流進(jìn)行子塊交織，其特征在于，包括 將所述數(shù)據(jù)流作為目標(biāo)矩陣，對所述目標(biāo)矩陣進(jìn)行讀寫操作；所述讀寫操作包括根據(jù)預(yù)設(shè)的列置換規(guī)則將所述目標(biāo)矩陣按行寫入存儲介質(zhì)，并按列讀取寫入的矩陣， 對讀取出的數(shù)據(jù)進(jìn)行輸出；或者，將所述目標(biāo)矩陣按行寫入存儲介質(zhì)，根據(jù)預(yù)設(shè)的列置換規(guī)則按列讀取寫入的矩陣，對讀取出的數(shù)據(jù)進(jìn)行輸出。
2.如權(quán)利要求1所述的方法，其特征在于所述方法用于對LTE Turbo編碼數(shù)據(jù)流進(jìn)行子塊交織，所述LTE Turbo編碼數(shù)據(jù)流包括LTE Turbo編碼碼流，所述LTE Turbo編碼碼流對應(yīng)的數(shù)據(jù)單位為比特；所述LTE Turbo編碼碼流包括系統(tǒng)位碼流、第一校驗(yàn)位碼流和第二校驗(yàn)位碼流； 所述將所述數(shù)據(jù)流作為目標(biāo)矩陣的具體實(shí)現(xiàn)方式包括 對所述系統(tǒng)位碼流、第一校驗(yàn)位碼流和第二校驗(yàn)位碼流分別添加子塊交織啞元； 將添加子塊交織 元后的第二校驗(yàn)位碼流循環(huán)左移一數(shù)據(jù)單位，獲得調(diào)整后的第二校驗(yàn)位碼流，所述調(diào)整后的第二校驗(yàn)位碼流可依照與添加子塊交織啞元后的系統(tǒng)位碼流對應(yīng)的預(yù)設(shè)的子塊交織方式進(jìn)行子塊交織；將添加子塊交織 元后的系統(tǒng)位碼流、添加子塊交織 元后的第一校驗(yàn)位碼流和所述調(diào)整后的第二校驗(yàn)位碼流分別作為包括r_num行碼流數(shù)據(jù)的目標(biāo)矩陣，每一行碼流數(shù)據(jù)的長度為32數(shù)據(jù)單位，所述r_num的取值范圍為2至193 ；所述預(yù)設(shè)的列置換規(guī)則具體為所述預(yù)設(shè)的子塊交織方式對應(yīng)的列置換規(guī)則。
3.如權(quán)利要求2所述的方法，其特征在于，所述存儲介質(zhì)包括至少一個緩存BUF組，所述BUF組包括至少一個BUF ； 所述按行寫入存儲介質(zhì)的具體實(shí)現(xiàn)方式包括根據(jù)并行度按行寫入，以令寫入的矩陣中，每連續(xù)2L行數(shù)據(jù)中位于同一列的數(shù)據(jù)存儲在同一 BUF組中不同BUF的同一地址上；所述并行度表示平均每時刻輸出的最低有效數(shù)據(jù)單位數(shù)L，所述L = 2~X，所述X為大于等于1小于等于5的正整數(shù)。
4.如權(quán)利要求3所述的方法，其特征在于，所述按列讀取的具體實(shí)現(xiàn)方式包括根據(jù)所述并行度按列讀取。
5.如權(quán)利要求4所述的方法，其特征在于，所述根據(jù)所述并行度按列讀取的具體實(shí)現(xiàn)方式包括當(dāng)L = 2時，每次同時讀取一列數(shù)據(jù)中的4行數(shù)據(jù)，不足4行時，補(bǔ)充無效數(shù)據(jù)； 當(dāng)L = 4，并且2彡r_num彡4時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 4，并且4 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時，補(bǔ)充無效數(shù)據(jù)；當(dāng)L = 8，并且2彡r_num彡4時，每次同時讀取完整的4列數(shù)據(jù)； 當(dāng)L = 8，并且5彡r_num彡8時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 8，并且8 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時，補(bǔ)充無效數(shù)據(jù)；當(dāng)L = 16，并且2彡r_num彡4時，每次同時讀取完整的8列數(shù)據(jù)； 當(dāng)L = 16，并且5彡r_num彡8時，每次同時讀取完整的4列數(shù)據(jù)； 當(dāng)L = 16，并且9彡r_num彡16時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 16，并且16 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時， 補(bǔ)充無效數(shù)據(jù)；當(dāng)L = 32，并且2彡r_num ( 4時，每次同時讀取完整的16列數(shù)據(jù)； 當(dāng)L = 32，并且5彡r_num彡8時，每次同時讀取完整的8列數(shù)據(jù)； 當(dāng)L = 32，并且9彡r_num彡16時，每次同時讀取完整的4列數(shù)據(jù)； 當(dāng)L = 32，并且17 ( r_num ( 32時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 32，并且32 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時， 補(bǔ)充無效數(shù)據(jù)。
6.如權(quán)利要求5所述的方法，其特征在于，所述對讀取出的數(shù)據(jù)進(jìn)行輸出的具體實(shí)現(xiàn)方式包括在每次根據(jù)所述并行度按列讀取時產(chǎn)生一個標(biāo)志，所述標(biāo)志用于表征本次根據(jù)并行度按列讀取出的數(shù)據(jù)的有效數(shù)據(jù)單位數(shù)；根據(jù)所述標(biāo)志，去掉本次根據(jù)并行度按列讀取出的數(shù)據(jù)中的無效數(shù)據(jù)以獲取有效數(shù)據(jù)；將獲取到的有效數(shù)據(jù)鏈接起來，得到有效數(shù)據(jù)鏈； 每次輸出長度為2L的有效數(shù)據(jù)鏈。
7.如權(quán)利要求2所述的方法，其特征在于，所述將添加子塊交織 元后的第二校驗(yàn)位碼流循環(huán)左移一數(shù)據(jù)單位的具體實(shí)現(xiàn)方式包括將所述添加子塊交織 元后的第二校驗(yàn)位碼流的第一個子塊交織 元去掉，在其末端添加一個子塊交織 元。
8.如權(quán)利要求3-7任一項(xiàng)所述的方法，其特征在于，所述BUF組包括至少K個BUF，所述K = 2LM/W，其中M為每行數(shù)據(jù)在1個地址中存儲的數(shù)據(jù)單位數(shù)，所述W為1個地址用于存儲數(shù)據(jù)的數(shù)據(jù)單位數(shù)，M可被32整除，W = 2~Z，所述Z為大于等于1小于等于11的正整數(shù)，并且LM是W的整數(shù)倍。
9.如權(quán)利要求2所述的方法，其特征在于 所述LTE Turbo編碼數(shù)據(jù)流還包括控制信息流；所述將所述數(shù)據(jù)流作為目標(biāo)矩陣的具體實(shí)現(xiàn)方式還包括將所述控制信息流作為包括r_num行控制信息數(shù)據(jù)的目標(biāo)矩陣，每一行控制信息數(shù)據(jù)的長度為32數(shù)據(jù)單位。
10.如權(quán)利要求9所述的方法，其特征在于，所述控制信息流包括系統(tǒng)位控制信息流、第一校驗(yàn)位控制信息流和第二校驗(yàn)位控制信息流；所述將所述控制信息流作為包括r_num行控制信息數(shù)據(jù)的目標(biāo)矩陣的具體實(shí)現(xiàn)方式包括將所述添加子塊交織 元后的第二校驗(yàn)位碼流對應(yīng)的第二校驗(yàn)位控制信息流循環(huán)左移一數(shù)據(jù)單位；將所述添加子塊交織 元后的系統(tǒng)位碼流對應(yīng)的系統(tǒng)位控制信息流，所述添加子塊交織 元后的第一校驗(yàn)位碼流對應(yīng)的第一校驗(yàn)位控制信息流，以及循環(huán)左移一數(shù)據(jù)單位后的第二校驗(yàn)位控制信息流，分別作為包括r_num行控制信息數(shù)據(jù)的目標(biāo)矩陣。
11.一種并行子塊交織器，用于對數(shù)據(jù)流進(jìn)行子塊交織，其特征在于，包括主控單元， 存儲介質(zhì)和讀寫單元，所述主控單元包括第一控制單元，其中所述第一控制單元用于指示所述讀寫單元將所述數(shù)據(jù)流作為目標(biāo)矩陣，對所述目標(biāo)矩陣進(jìn)行讀寫操作；所述讀寫操作包括根據(jù)預(yù)設(shè)的列置換規(guī)則將所述目標(biāo)矩陣按行寫入所述存儲介質(zhì)，按列讀取寫入的矩陣，并對讀取出的數(shù)據(jù)進(jìn)行輸出；或者，將所述目標(biāo)矩陣按行寫入所述存儲介質(zhì)，根據(jù)預(yù)設(shè)的列置換規(guī)則按列讀取寫入的矩陣，并對讀取出的數(shù)據(jù)進(jìn)行輸出。
12.如權(quán)利要求11所述的并行子塊交織器，其特征在于所述并行子塊交織器具體用于對LTE Turbo編碼數(shù)據(jù)流進(jìn)行子塊交織，所述LTE Turbo 編碼數(shù)據(jù)流包括LTE Turbo編碼碼流，所述LTE Turbo編碼碼流對應(yīng)的數(shù)據(jù)單位為比特； 所述LTE Turbo編碼碼流包括系統(tǒng)位碼流、第一校驗(yàn)位碼流和第二校驗(yàn)位碼流； 所述并行子塊交織器或所述主控單元還包括子塊交織啞元添加單元和第一調(diào)整單元， 其中所述子塊交織啞元添加單元用于，對所述系統(tǒng)位碼流、第一校驗(yàn)位碼流和第二校驗(yàn)位碼流分別添加子塊交織啞元，或者指示所述讀寫單元對所述系統(tǒng)位碼流、第一校驗(yàn)位碼流和第二校驗(yàn)位碼流分別添加子塊交織啞元；所述第一調(diào)整單元用于，將添加子塊交織啞元后的第二校驗(yàn)位碼流循環(huán)左移一數(shù)據(jù)單位，獲得調(diào)整后的第二校驗(yàn)位碼流，所述調(diào)整后的第二校驗(yàn)位碼流可依照與添加子塊交織現(xiàn)元后的系統(tǒng)位碼流對應(yīng)的預(yù)設(shè)的子塊交織方式進(jìn)行子塊交織，或者指示所述讀寫單元將添加子塊交織tt元后的第二校驗(yàn)位碼流循環(huán)左移一數(shù)據(jù)單位，獲得所述調(diào)整后的第二校驗(yàn)位碼流；所述目標(biāo)矩陣包括與添加子塊交織 元后的系統(tǒng)位碼流對應(yīng)的第一目標(biāo)矩陣，與添加子塊交織 元后的第一校驗(yàn)位碼流對應(yīng)的第二目標(biāo)矩陣，以及與所述調(diào)整后的第二校驗(yàn)位碼流對應(yīng)的第三目標(biāo)矩陣，所述第一至第三目標(biāo)矩陣均包括r_num行碼流數(shù)據(jù)，每一行碼流數(shù)據(jù)長度為32數(shù)據(jù)單位，所述r_num的取值范圍為2至193 ；所述預(yù)設(shè)的列置換規(guī)則具體為所述預(yù)設(shè)的子塊交織方式對應(yīng)的列置換規(guī)則。
13.如權(quán)利要求12所述的并行子塊交織器，其特征在于，所述存儲介質(zhì)包括至少一個 BUF組，所述BUF組包括至少一個BUF ；所述讀寫操作中的按行寫入的具體實(shí)現(xiàn)方式包括根據(jù)并行度按行寫入，以令寫入的矩陣中，每連續(xù)2L行數(shù)據(jù)中位于同一列的數(shù)據(jù)存儲在同一 BUF組中不同BUF的同一地址上；所述并行度表示平均每時刻輸出的最低有效數(shù)據(jù)單位數(shù)L，所述L = 2~X，所述X為大于等于1小于等于5的正整數(shù)。
14.如權(quán)利要求13所述的并行子塊交織器，其特征在于，所述讀寫操作中的按列讀取的具體實(shí)現(xiàn)方式包括根據(jù)所述并行度按列讀取。
15.如權(quán)利要求14所述的并行子塊交織器，其特征在于，所述根據(jù)所述并行度按列讀取的具體實(shí)現(xiàn)方式包括當(dāng)L = 2時，每次同時讀取一列數(shù)據(jù)中的4行數(shù)據(jù)，不足4行時，補(bǔ)充無效數(shù)據(jù)； 當(dāng)L = 4，并且2彡r_num彡4時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 4，并且4 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時，補(bǔ)充無效數(shù)據(jù)；當(dāng)L = 8，并且2彡r_num彡4時，每次同時讀取完整的4列數(shù)據(jù)； 當(dāng)L = 8，并且5彡r_num彡8時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 8，并且8 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時，補(bǔ)充無效數(shù)據(jù)；當(dāng)L = 16，并且2彡r_num彡4時，每次同時讀取完整的8列數(shù)據(jù)； 當(dāng)L = 16，并且5彡r_num彡8時，每次同時讀取完整的4列數(shù)據(jù)； 當(dāng)L = 16，并且9彡r_num彡16時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 16，并且16 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時， 補(bǔ)充無效數(shù)據(jù)；當(dāng)L = 32，并且2彡r_num ( 4時，每次同時讀取完整的16列數(shù)據(jù)； 當(dāng)L = 32，并且5彡r_num彡8時，每次同時讀取完整的8列數(shù)據(jù)； 當(dāng)L = 32，并且9彡r_num彡16時，每次同時讀取完整的4列數(shù)據(jù)； 當(dāng)L = 32，并且17 ( r_num ( 32時，每次同時讀取完整的2列數(shù)據(jù)； 當(dāng)L = 32，并且32 < r_num時，每次同時讀取一列數(shù)據(jù)中的2L行數(shù)據(jù)，不足2L行時， 補(bǔ)充無效數(shù)據(jù)。
16.如權(quán)利要求15所述的并行子塊交織器，其特征在于，所述讀寫操作中的對讀取出的數(shù)據(jù)進(jìn)行輸出的具體實(shí)現(xiàn)方式包括在每次根據(jù)所述并行度按列讀取時產(chǎn)生一個標(biāo)志，所述標(biāo)志用于表征本次根據(jù)并行度按列讀取出的數(shù)據(jù)的有效數(shù)據(jù)單位數(shù)；根據(jù)所述標(biāo)志，去掉本次根據(jù)并行度按列讀取出的數(shù)據(jù)中的無效數(shù)據(jù)以獲取有效數(shù)據(jù)；將獲取到的有效數(shù)據(jù)鏈接起來，得到有效數(shù)據(jù)鏈； 每次輸出長度為2L的有效數(shù)據(jù)鏈。
17.如權(quán)利要求13-16任一項(xiàng)所述的并行子塊交織器，其特征在于， 所述BUF組包括第一至第三BUF組；所述第一 BUF組用于存儲所述第一目標(biāo)矩陣的碼流數(shù)據(jù)； 所述第二 BUF組用于存儲所述第二目標(biāo)矩陣的碼流數(shù)據(jù)； 所述第三BUF組用于存儲所述第三目標(biāo)矩陣的碼流數(shù)據(jù)。
18.如權(quán)利要求17所述的并行子塊交織器，其特征在于，任一所述BUF組包括至少K個 BUF，所述K = 2LM/W，其中M為每行數(shù)據(jù)在1個地址中存儲的數(shù)據(jù)單位數(shù)，所述W為1個地址用于存儲數(shù)據(jù)的數(shù)據(jù)單位數(shù)，M可被32整除，W = 2~Z，所述Z為大于等于1小于等于11 的正整數(shù)，并且LM是W的整數(shù)倍。
19.如權(quán)利要求12所述的并行子塊交織器，其特征在于， 所述LTE Turbo編碼數(shù)據(jù)流還包括控制信息流；所述目標(biāo)矩陣還包括與所述控制信息流對應(yīng)的控制信息目標(biāo)矩陣，所述控制信息目標(biāo)矩陣包括r_num行控制信息數(shù)據(jù)，每一行控制信息數(shù)據(jù)包括32數(shù)據(jù)單位。
20.如權(quán)利要求19所述的并行子塊交織器，其特征在于，所述控制信息流包括系統(tǒng)位控制信息流、第一校驗(yàn)位數(shù)據(jù)流和第二校驗(yàn)位控制信息流；所述并行子塊交織器或所述主控單元還包括第二調(diào)整單元，所述第二調(diào)整單元用于將所述添加子塊交織 元后的第二校驗(yàn)位碼流對應(yīng)的第二校驗(yàn)位控制信息流循環(huán)左移一數(shù)據(jù)單位，或指示所述讀寫單元將所述添加子塊交織 元后的第二校驗(yàn)位碼流對應(yīng)的第二校驗(yàn)位控制信息流循環(huán)左移一數(shù)據(jù)單位；所述控制信息目標(biāo)矩陣包括第一至第三控制信息目標(biāo)矩陣；所述第一控制信息目標(biāo)矩陣與所述添加子塊交織 元后的系統(tǒng)位碼流對應(yīng)的系統(tǒng)位控制信息流相對應(yīng)；所述第二控制信息目標(biāo)矩陣與添加子塊交織 元后的第一檢驗(yàn)位碼流對應(yīng)的第一檢驗(yàn)位控制信息流相對應(yīng)；所述第三制信息目標(biāo)矩陣與循環(huán)左移一數(shù)據(jù)單位的第二校驗(yàn)位控制信息流相對應(yīng)。
全文摘要
本發(fā)明實(shí)施例公開了子塊交織方法及并行子塊交織器，以解決現(xiàn)有串行處理方式地址計(jì)算較復(fù)雜、處理速度較慢的問題。上述方法包括將數(shù)據(jù)流作為目標(biāo)矩陣，對目標(biāo)矩陣進(jìn)行讀寫操作；該讀寫操作包括根據(jù)預(yù)設(shè)的列置換規(guī)則將目標(biāo)矩陣按行寫入存儲介質(zhì)，并按列讀取寫入的矩陣，對讀取出的數(shù)據(jù)進(jìn)行輸出；或者，將目標(biāo)矩陣按行寫入存儲介質(zhì)，根據(jù)預(yù)設(shè)的列置換規(guī)則按列讀取寫入的矩陣，對讀取出的數(shù)據(jù)進(jìn)行輸出?？梢钥闯觯诒景l(fā)明實(shí)施例中，可在寫入或讀取時完成對目標(biāo)矩陣的列置換，并通過對經(jīng)列置換的矩陣直接進(jìn)行列輸出來實(shí)現(xiàn)矩陣的轉(zhuǎn)置及輸出，從而將現(xiàn)有技術(shù)中復(fù)雜的地址計(jì)算簡化為列置換和列輸出，進(jìn)而提高了子塊交織的處理速度。
文檔編號H04L1/00GK102420674SQ201110340439
公開日2012年4月18日 申請日期2011年11月1日 優(yōu)先權(quán)日2011年11月1日
發(fā)明者周揚(yáng) 申請人:上海華為技術(shù)有限公司