專利名稱：一種用于cmos有源像素傳感器的相關(guān)三采樣電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS有源像素傳感器(APQ信號(hào)噪聲處理電路的設(shè)計(jì)，具體是指在 CMOS-APS的行列級(jí)電路采用一種相關(guān)三采樣電路，可在不同的工作條件下使用不同的采樣保持方案，更加有效的抑制了 CMOS-APS的噪聲。
背景技術(shù)：
到目前為止，用于可見光波段的固態(tài)圖像傳感器主要有電荷耦合器件(CXD)和互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器(CIS)。相比CCD，CIS由于具有低成本、低功耗、 易于與其它信號(hào)處理電路集成等優(yōu)點(diǎn)，已越來越廣泛的應(yīng)用于各種領(lǐng)域。盡管CIS也有其自身的缺點(diǎn)如噪聲一般相比CCD要大等，這些差距隨著工藝的進(jìn)步和更新更好的電路設(shè)計(jì)也逐漸的變小，可以預(yù)計(jì)未來CIS將在大多數(shù)領(lǐng)域全面取代CCD。
CIS的結(jié)構(gòu)一般由有源像素陣列、行列信號(hào)處理電路、芯片級(jí)信號(hào)處理電路以及時(shí)序驅(qū)動(dòng)電路組成(如中國專利，專利號(hào)CN，1835551A，2005年3月18號(hào))。由于相比CCD， 噪聲一直是CIS的一個(gè)主要的缺點(diǎn)，因此噪聲問題也一直是所有CIS器件需共同面對(duì)的問題。而其中CIS有源像素電路作為整個(gè)CIS電路的第一級(jí)，它的噪聲是整個(gè)CIS輸出噪聲的最重要的來源。一般的做法是在行列級(jí)采用相關(guān)雙采樣(CDQ方法對(duì)像素的輸出噪聲進(jìn)行消除和抑制(如中國專利，專利號(hào)CN，1835551A，2005年3月18號(hào))。在⑶S方法中，從 APS陣列的一個(gè)像素產(chǎn)生復(fù)位電壓和信號(hào)電壓，將采樣到的復(fù)位電壓和信號(hào)電壓做差就代表像素所檢測到的光的強(qiáng)度，并且在這兩個(gè)信號(hào)做差時(shí)會(huì)同時(shí)消除固定圖案噪聲(FPN)和低頻噪聲，由此提高了 CIS的信噪比。在這里，“復(fù)位電壓”一般指APS在信號(hào)電壓讀出之前對(duì)光生電荷存儲(chǔ)節(jié)點(diǎn)電容進(jìn)行復(fù)位時(shí)所產(chǎn)生的電壓，而“信號(hào)電壓”指APS在對(duì)信號(hào)進(jìn)行采樣時(shí)所產(chǎn)生的電壓。
然而，在CMOS-APS 3T結(jié)構(gòu)中，CDS對(duì)低頻噪聲的抑制效果會(huì)隨積分時(shí)間的增長而降低，這是因?yàn)椤皬?fù)位電壓”和“信號(hào)電壓”這兩個(gè)電壓里的低頻噪聲的相關(guān)度會(huì)隨時(shí)間間隔的增大而降低。因此對(duì)長時(shí)間積分工作模式的3T結(jié)構(gòu)CMOS-APS而言，CDS的噪聲抑制效果會(huì)極大的降低。發(fā)明內(nèi)容
本發(fā)明的目的是提供一種行列噪聲差除電路，解決現(xiàn)有技術(shù)中存在的3T結(jié)構(gòu) CMOS-APS的CDS方法的噪聲抑制效果隨積分時(shí)間的增長而變差的問題。
為了達(dá)到上述目的，本發(fā)明采用一種相關(guān)三采樣的噪聲抑制方法來代替相關(guān)雙采樣電路。所述的相關(guān)三采樣電路包括采樣復(fù)位信號(hào)開關(guān)及相應(yīng)的保持電容和列選通緩沖器電路(Buffer)，采樣光信號(hào)開關(guān)及相應(yīng)的保持電容和列選通緩沖器電路(Buffer)，采樣下一幀的復(fù)位信號(hào)開關(guān)及相應(yīng)的保持電容和列選通緩沖器電路(Buffer)。
具體的做法是相關(guān)三采樣電路采用了三個(gè)采樣保持電路，能同時(shí)存儲(chǔ)一個(gè)像素積分后的“信號(hào)電壓”和這一幀以及后一幀的“復(fù)位電壓”。這樣在對(duì)噪聲進(jìn)行差除時(shí)，可以有兩種選擇在積分時(shí)間較短時(shí)，采用同一幀的“信號(hào)電壓”和“復(fù)位電壓”做差除；在積分時(shí)間較長時(shí)，采用“信號(hào)電壓”和下一幀的“復(fù)位電壓”做差除。這樣做的好處在長時(shí)間的積分時(shí)的噪聲抑制效果要好于相關(guān)雙采樣方法。
本發(fā)明的最大優(yōu)點(diǎn)是在不需要改變工藝和基本不增加CIS系統(tǒng)電路的復(fù)雜度的前提下，直接在行列CDS的基礎(chǔ)上增加一個(gè)采樣保持電路就能實(shí)現(xiàn)，具有不需要改變工藝、 電路設(shè)計(jì)簡單和噪聲抑制效果更好等優(yōu)點(diǎn)。


圖1是CMOS有源像素傳感器的方框圖。
圖2是現(xiàn)有技術(shù)的一般的相關(guān)雙采樣的電路框圖。
圖3是本發(fā)明提出的相關(guān)三采樣(CTS)方法的電路圖。
圖4是采用了相關(guān)三采樣(CTS)的CMOS有源像素傳感器的時(shí)序圖。
具體實(shí)施方式
下面結(jié)合附圖，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的詳細(xì)說明
如圖2所示，相關(guān)三采樣電路由三條各自獨(dú)立的采樣保持電路構(gòu)成。每條采樣保持電路包括一個(gè)開關(guān)、一個(gè)電容以及一個(gè)輸出Buffer。開關(guān)由周期性的時(shí)鐘控制著開啟和關(guān)閉，控制著列像素總線對(duì)電容的充電和保持過程。三個(gè)開關(guān)的導(dǎo)通時(shí)間先后不一，分別對(duì)應(yīng)著“復(fù)位電壓”、“信號(hào)電壓”以及下一幀的“復(fù)位電壓”的讀出時(shí)間，在完成對(duì)各自的電容器充電后，先后各自斷開。輸出Buffer也是由周期時(shí)鐘來控制導(dǎo)通和斷開的，在采樣電容充電完成后，輸出Buffer被時(shí)鐘控制導(dǎo)通，這三個(gè)電壓信號(hào)同時(shí)輸出至后級(jí)信號(hào)處理電路，完成噪聲差除以及信號(hào)放大等過程。
工作原理如圖3電路時(shí)序示意圖所示，在每一列的一個(gè)像素復(fù)位后，相關(guān)三采樣的開關(guān)O1首先導(dǎo)通，在一定的時(shí)間后開關(guān)O1W開，此時(shí)電容Cshi充電完成，存儲(chǔ)的電荷為 Q1，則此時(shí)存儲(chǔ)的“復(fù)位電壓”為= Q1Ztsm ；經(jīng)過一段時(shí)間的積分后，開關(guān)φ2導(dǎo)通，在一定的時(shí)間后開關(guān)Φ2斷開，此時(shí)電容Csh2充電完成，存儲(chǔ)的電荷為Q2,則此時(shí)存儲(chǔ)的“信號(hào)電壓”為Vsig = Q2/CSH2 ；隨后再對(duì)該像素進(jìn)行復(fù)位，開關(guān)Φ3導(dǎo)通，在一定的時(shí)間后開關(guān)Φ3 斷開，此時(shí)電容Csh3充電完成，存儲(chǔ)的電荷為Q3，則此時(shí)存儲(chǔ)的“復(fù)位電壓”為V^srt = Q3/ Cshso其中，三個(gè)電容的大小相等，有Csm = Csh2 = Csh3 = Csh，則CTS信號(hào)差除可以用Vresrt-Vsig 或V^set-Vsig表示，在短的時(shí)間積分時(shí)，一般可采用Vresrt-Vsig，而長的時(shí)間積分時(shí)，則宜采用 v:srt-vsig。上述為對(duì)噪聲抑制效果進(jìn)行的選擇，另外采用V^srt-Vsig也可以提高幀頻。
權(quán)利要求
1. 一種用于CMOS有源像素傳感器的相關(guān)三采樣電路，其特征在于該電路有三個(gè)相同結(jié)構(gòu)的含有一個(gè)開關(guān)、一個(gè)電容和一個(gè)輸出緩沖器的采樣保持電路；所述的三個(gè)采樣保持電路各按自己周期性的開啟和斷開開關(guān)來采樣保持“復(fù)位電壓”或“信號(hào)電壓”，在表示像素所檢測到的光的強(qiáng)度以及進(jìn)行噪聲差除時(shí)，根據(jù)傳感器積分時(shí)間的不同，選擇用同一幀的 “復(fù)位電壓”與“信號(hào)電壓”進(jìn)行噪聲差除或用下一幀的“復(fù)位電壓”與這一幀的“信號(hào)電壓” 進(jìn)行噪聲差除來抑制CMOS有源像素傳感器的噪聲。
全文摘要
本發(fā)明公開了一種用于CMOS有源像素傳感器的相關(guān)三采樣電路，它涉及CMOS有源像素傳感器(APS)信號(hào)噪聲處理電路設(shè)計(jì)。傳感器的行列級(jí)采用了相關(guān)三采樣電路，即三個(gè)行列級(jí)的采樣保持電路對(duì)CMOS有源像素的輸出信號(hào)進(jìn)行采樣保持，為在不同的工作情況下有效的抑制像素輸出信號(hào)中的隨機(jī)噪聲提供了兩種選擇同一幀里像素的“信號(hào)電壓”和“復(fù)位電壓”采樣保持后做差以消除FPN和抑制低頻噪聲；以及像素的“信號(hào)電壓”和下一幀的“復(fù)位電壓”采樣保持后做差來消除FPN和抑制低頻噪聲。相關(guān)三采樣電路可為不同的工作情況，如積分時(shí)間的變化，提供不同的噪聲差除方案，可更好的抑制噪聲。
文檔編號(hào)H04N5/374GK102510452SQ201110317208
公開日2012年6月20日 申請(qǐng)日期2011年10月18日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者余金金, 王洪彬, 鄧若漢, 陳世軍, 陳永平 申請(qǐng)人:中國科學(xué)院上海技術(shù)物理研究所