專(zhuān)利名稱(chēng)：輕便型廣播監(jiān)測(cè)接收機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種廣播通信監(jiān)測(cè)裝置，具體地說(shuō)是一種對(duì)AM/FM調(diào)制的廣播質(zhì)量指標(biāo)進(jìn)行監(jiān)測(cè)用的輕便型廣播監(jiān)測(cè)接收機(jī)。
背景技術(shù)：
目前，廣播電視管理部門(mén)對(duì)于AM/FM調(diào)制的無(wú)線廣播信號(hào)的質(zhì)量指標(biāo)的監(jiān)測(cè)測(cè)量，如對(duì)使用頻率的頻率偏差、功率電平(包含頻段電平掃描)、調(diào)制度、音頻信號(hào)的數(shù)字化以及碼率壓縮等技術(shù)性能指標(biāo)進(jìn)行測(cè)量時(shí)，往往需要搭建、連接多臺(tái)相關(guān)的測(cè)量?jī)x器，或者選擇箱式/臺(tái)式的相關(guān)測(cè)量設(shè)備才能進(jìn)行測(cè)量，不僅使用的測(cè)量設(shè)備多樣復(fù)雜，而且測(cè)量過(guò)程也多有不便。

發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種輕便型廣播監(jiān)測(cè)接收機(jī)，以解決現(xiàn)有監(jiān)測(cè)設(shè)備結(jié)構(gòu)復(fù)雜和使用不便的問(wèn)題。本發(fā)明是這樣實(shí)現(xiàn)的一種輕便型廣播監(jiān)測(cè)接收機(jī)，包括有
低通濾波及亞倍頻濾波電路，分別與高頻通道選通電路和控制器相接，用于濾除所接收中/短波高頻信號(hào)中的二倍頻以上的高次諧波和帶外高頻雜散信號(hào)；
高頻通道選通電路，分別與所述低通濾波及亞倍頻濾波電路和第一混頻電路相接，用于對(duì)所述低通濾波及亞倍頻濾波電路輸出的中/短波高頻信號(hào)通過(guò)選通放大、直通或衰減，以得到適度的高頻信號(hào)；
第一本振電路，分別與第一混頻電路和控制器相接，用于產(chǎn)生70MHz的中頻震蕩信號(hào)； 第一混頻電路，分別與所述高頻通道選通電路、所述第一本振電路和第一中放及中頻濾波電路相接，用于將所述高頻通道選通電路輸出的高頻信號(hào)轉(zhuǎn)換成70MHz的第一中頻信號(hào)；
第一中放及中頻濾波電路，分別與所述第一混頻電路和第二混頻電路相接，用于對(duì)所述第一混頻電路輸出的70MHz的第一中頻信號(hào)進(jìn)行放大和濾波；
第二本振電路，分別與第二混頻電路和控制器相接，用于產(chǎn)生10. 7MHz的中頻震蕩信
號(hào)；
第二混頻電路，分別與所述第一中放及中頻濾波電路、所述第二本振電路和第二中放及中頻濾波電路相接，用于將所述第一中放及中頻濾波電路輸出的中頻信號(hào)轉(zhuǎn)換成 10. 7MHz的第二中頻信號(hào)；
第二中放及中頻濾波電路，分別與所述第二混頻電路和第三混頻電路相接，用于對(duì)所述第二混頻電路輸出的10. 7MHz的第二中頻信號(hào)進(jìn)行放大和濾波；
第三本振電路，分別與第三混頻電路和控制器相接，用于產(chǎn)生50KHz的中頻震蕩信號(hào)； 第三混頻器電路，分別與所述第二中放及中頻濾波電路、所述第三本振電路和第三中放及中頻濾波電路相接，用于將所述第二中放及中頻濾波電路輸出的中頻信號(hào)轉(zhuǎn)換成50MHz的第三中頻信號(hào)；
第三中放及中頻濾波電路，分別與所述第三混頻電路和檢波或鑒頻解調(diào)電路相接，用于對(duì)所述第三混頻電路輸出的50MHz的第三中頻信號(hào)進(jìn)行放大和濾波；
檢波或鑒頻解調(diào)電路，分別與所述第三中放及中頻濾波電路、A/D轉(zhuǎn)換及采樣電路和語(yǔ)音壓縮芯片相接，用于從所述第三中放及中頻濾波電路輸出的中頻信號(hào)中解調(diào)出所需的音頻信號(hào)；
A/D轉(zhuǎn)換及采樣電路，分別與所述檢波或鑒頻解調(diào)電路和DSP處理芯片相接，用于對(duì)所述檢波或鑒頻解調(diào)電路輸出的音頻信號(hào)進(jìn)行采樣和數(shù)字化處理；
DSP處理芯片，分別與所述A/D轉(zhuǎn)換及采樣電路、程序及數(shù)據(jù)存儲(chǔ)器和FPGA芯片相接， 用于完成監(jiān)測(cè)測(cè)量所需的數(shù)據(jù)運(yùn)算；
FPGA芯片，分別與所述DSP處理芯片、程序及數(shù)據(jù)存儲(chǔ)器和控制器相接，用于完成監(jiān)測(cè)測(cè)量所需的邏輯、數(shù)字濾波及控制功能；
程序及數(shù)據(jù)存儲(chǔ)器，分別與所述DSP處理芯片和所述FPGA芯片相接，用于存放程序和數(shù)據(jù)；
語(yǔ)音壓縮芯片，分別與所述檢波或鑒頻解調(diào)電路和控制器相接，用于將所述檢波或鑒頻解調(diào)電路輸出的音頻信號(hào)轉(zhuǎn)換成模擬語(yǔ)音信號(hào)或數(shù)字語(yǔ)音信號(hào)進(jìn)行語(yǔ)音輸出；以及
控制器，分別與所述低通濾波及亞倍頻濾波電路、所述第一本振電路、所述第二本振電路、所述第三本振電路、所述FPGA芯片和所述語(yǔ)音壓縮芯片相接，用于發(fā)出監(jiān)測(cè)、測(cè)量的控制命令，并對(duì)監(jiān)測(cè)、測(cè)量結(jié)果進(jìn)行數(shù)字化或圖形化顯示、儲(chǔ)存和/或遠(yuǎn)程傳輸。本發(fā)明在所述低通濾波及亞倍頻濾波電路中附設(shè)一個(gè)獨(dú)立的調(diào)頻廣播濾波器，頻率范圍為87— 108MHz。本發(fā)明的整機(jī)結(jié)構(gòu)為封裝于一個(gè)鋁合金盒體內(nèi)的由上中下三層多單元模塊組成的結(jié)構(gòu)形式，各單元模塊固定在盒體內(nèi)，各單元模塊之間采用帶導(dǎo)線的插頭插座聯(lián)接，其結(jié)構(gòu)緊湊，牢固可靠，裝配維修極為方便。機(jī)內(nèi)整機(jī)布局分為多波段濾波器單元、高放單元、混頻及中放單元、數(shù)據(jù)處理單元和電源單元共五個(gè)功能單元，其中，電源單元和數(shù)據(jù)處理單元在盒體的上層，濾波器單元和高放單元在盒體的下層，混頻及中放單元在盒體的中層。這樣可以使生產(chǎn)中的裝配、調(diào)試及維修十分便利，也大大提高了本接收機(jī)的可靠性及接收性能。 由于盒體采用了鋁合金的整體結(jié)構(gòu)形式，所以電磁屏蔽性能極佳。本發(fā)明是專(zhuān)為廣電管理部門(mén)掌握所轄區(qū)域內(nèi)AM/FM調(diào)制的廣播無(wú)線覆蓋的詳細(xì)質(zhì)量情況而開(kāi)發(fā)研制的廣播監(jiān)測(cè)接收設(shè)備。使用本廣播監(jiān)測(cè)接收機(jī)，可使對(duì)AM/FM調(diào)制的無(wú)線廣播信號(hào)的質(zhì)量指標(biāo)的監(jiān)測(cè)測(cè)量變得簡(jiǎn)便而容易，即只需將被測(cè)信號(hào)接入本接收機(jī)， 通過(guò)本接收機(jī)的一個(gè)串口連通控制器，通過(guò)操作控制器，即可實(shí)現(xiàn)對(duì)使用頻率的頻率偏差、 功率電平、調(diào)制度、音頻信號(hào)的數(shù)字化以及碼率壓縮等各種技術(shù)指標(biāo)的測(cè)量。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，使用方便，測(cè)量顯示直觀。


圖1是本發(fā)明的電路結(jié)構(gòu)框圖。圖2是低通濾波器的幅頻特性曲線圖。圖3是本發(fā)明的控制器工作界面示意圖。
具體實(shí)施例方式如圖1所示，本發(fā)明廣播監(jiān)測(cè)接收機(jī)包括有低通濾波及亞倍頻濾波電路1、高頻通道選通電路2、第一本振電路3、第一混頻電路4、第一中放及中頻濾波電路5、第二本振電路6、第二混頻電路7、第二中放及中頻濾波電路8、第三本振電路9、第三混頻器電路10、第三中放及中頻濾波電路11、檢波或鑒頻解調(diào)電路12、A/D轉(zhuǎn)換及采樣電路13、DSP處理芯片 14、FPGA芯片15、程序及數(shù)據(jù)存儲(chǔ)器16、語(yǔ)音壓縮芯片17和控制器18等部分。其中，低通濾波及亞倍頻濾波電路1中的低通濾波器為30MHz的低通濾波器，如圖 2所示，其在30MHz以?xún)?nèi)，帶內(nèi)插損小于ldB，而對(duì)70MHz以上頻率的抑制大于50dB，由此確保了第一中頻抑制和第一像頻抑制指標(biāo)的要求。低通濾波及亞倍頻濾波電路1中的亞倍頻濾波電路將0. 5 30MHz分為9個(gè)波段，當(dāng)控制器18設(shè)置接收頻率時(shí)，即接通該頻率所在波段，并將其他波段關(guān)閉，以提高抗干擾性能。詳細(xì)的波段劃分如表1所示。表1
權(quán)利要求
1. 一種輕便型廣播監(jiān)測(cè)接收機(jī)，其特征是，包括有低通濾波及亞倍頻濾波電路(1)，分別與高頻通道選通電路(2 )和控制器(18 )相接，用于濾除所接收中/短波高頻信號(hào)中的二倍頻以上的高次諧波和帶外高頻雜散信號(hào)；高頻通道選通電路(2)，分別與所述低通濾波及亞倍頻濾波電路(1)和第一混頻電路 (4)相接，用于對(duì)所述低通濾波及亞倍頻濾波電路(1)輸出的中/短波高頻信號(hào)通過(guò)選通放大、直通或衰減，以得到適度的高頻信號(hào)；第一本振電路(3)，分別與第一混頻電路(4)和控制器(18)相接，用于產(chǎn)生70MHz的中頻震蕩信號(hào)；第一混頻電路(4)，分別與所述高頻通道選通電路(2)、所述第一本振電路(3)和第一中放及中頻濾波電路(5)相接，用于將所述高頻通道選通電路(2)輸出的高頻信號(hào)轉(zhuǎn)換成 70MHz的第一中頻信號(hào)；第一中放及中頻濾波電路(5)，分別與所述第一混頻電路(4)和第二混頻電路(7)相接，用于對(duì)所述第一混頻電路(4)輸出的70MHz的第一中頻信號(hào)進(jìn)行放大和濾波；第二本振電路(6)，分別與第二混頻電路(7)和控制器(18)相接，用于產(chǎn)生10. 7MHz的中頻震蕩信號(hào)；第二混頻電路(7)，分別與所述第一中放及中頻濾波電路(5)、所述第二本振電路(6) 和第二中放及中頻濾波電路(8)相接，用于將所述第一中放及中頻濾波電路(5)輸出的中頻信號(hào)轉(zhuǎn)換成10. 7MHz的第二中頻信號(hào)；第二中放及中頻濾波電路(8)，分別與所述第二混頻電路(7)和第三混頻電路(10)相接，用于對(duì)所述第二混頻電路(7)輸出的10. 7MHz的第二中頻信號(hào)進(jìn)行放大和濾波；第三本振電路(9)，分別與第三混頻電路(10)和控制器(18)相接，用于產(chǎn)生50KHz的中頻震蕩信號(hào)；第三混頻器電路(10)，分別與所述第二中放及中頻濾波電路(8)、所述第三本振電路 (9)和第三中放及中頻濾波電路(11)相接，用于將所述第二中放及中頻濾波電路(8)輸出的中頻信號(hào)轉(zhuǎn)換成50MHz的第三中頻信號(hào)；第三中放及中頻濾波電路(11)，分別與所述第三混頻電路(10)和檢波或鑒頻解調(diào)電路(12)相接，用于對(duì)所述第三混頻電路(10)輸出的50MHz的第三中頻信號(hào)進(jìn)行放大和濾波；檢波或鑒頻解調(diào)電路(12)，分別與所述第三中放及中頻濾波電路(11)、A/D轉(zhuǎn)換及采樣電路(13)和語(yǔ)音壓縮芯片(17)相接，用于從所述第三中放及中頻濾波電路(11)輸出的中頻信號(hào)中解調(diào)出所需的音頻信號(hào)；A/D轉(zhuǎn)換及采樣電路(13)，分別與所述檢波或鑒頻解調(diào)電路(12)和DSP處理芯片(14) 相接，用于對(duì)所述檢波或鑒頻解調(diào)電路(12)輸出的音頻信號(hào)進(jìn)行采樣和數(shù)字化處理；DSP處理芯片(14)，分別與所述A/D轉(zhuǎn)換及采樣電路(13)、程序及數(shù)據(jù)存儲(chǔ)器(16)和 FPGA芯片(15)相接，用于完成監(jiān)測(cè)測(cè)量所需的數(shù)據(jù)運(yùn)算；FPGA芯片(15)，分別與所述DSP處理芯片(14)、程序及數(shù)據(jù)存儲(chǔ)器(16)和控制器(18) 相接，用于完成監(jiān)測(cè)測(cè)量所需的邏輯、數(shù)字濾波及控制功能；程序及數(shù)據(jù)存儲(chǔ)器(16)，分別與所述DSP處理芯片(14)和所述FPGA芯片(15)相接， 用于存放程序和數(shù)據(jù)；語(yǔ)音壓縮芯片(17)，分別與所述檢波或鑒頻解調(diào)電路(12)和控制器(18)相接，用于將所述檢波或鑒頻解調(diào)電路(12)輸出的音頻信號(hào)轉(zhuǎn)換成模擬語(yǔ)音信號(hào)或數(shù)字語(yǔ)音信號(hào)進(jìn)行語(yǔ)音輸出；以及控制器(18)，分別與所述低通濾波及亞倍頻濾波電路(1)、所述第一本振電路(3)、所述第二本振電路(6)、所述第三本振電路(9)、所述FPGA芯片(15)和所述語(yǔ)音壓縮芯片 (17)相接，用于發(fā)出監(jiān)測(cè)、測(cè)量的控制命令，并對(duì)監(jiān)測(cè)、測(cè)量結(jié)果進(jìn)行數(shù)字化或圖形化顯示、 儲(chǔ)存和/或遠(yuǎn)程傳輸。
2.根據(jù)權(quán)利要求1所述的輕便型廣播監(jiān)測(cè)接收機(jī)，其特征是，在所示低通濾波及亞倍頻濾波電路(1)中附設(shè)一個(gè)獨(dú)立的調(diào)頻廣播濾波器，頻率范圍為87-108MHZ。
全文摘要
本發(fā)明涉及一種輕便型廣播監(jiān)測(cè)接收機(jī)，包括有低通濾波及亞倍頻濾波電路、高頻通道選通電路、第一本振電路、第一混頻電路、第一中放及中頻濾波電路、第二本振電路、第二混頻電路、第二中放及中頻濾波電路、第三本振電路、第三混頻器電路、第三中放及中頻濾波電路、檢波或鑒頻解調(diào)電路、A/D轉(zhuǎn)換及采樣電路、DSP處理芯片、FPGA芯片、程序及數(shù)據(jù)存儲(chǔ)器、語(yǔ)音壓縮芯片和控制器等部分。本發(fā)明是專(zhuān)為廣電管理部門(mén)掌握所轄區(qū)域內(nèi)AM/FM調(diào)制的廣播無(wú)線覆蓋的詳細(xì)質(zhì)量情況而開(kāi)發(fā)研制的廣播監(jiān)測(cè)接收設(shè)備，可實(shí)現(xiàn)對(duì)使用頻率的頻率偏差、功率電平、調(diào)制度、音頻信號(hào)的數(shù)字化以及碼率壓縮等各種技術(shù)指標(biāo)的測(cè)量。
文檔編號(hào)H04H20/12GK102307071SQ20111029449
公開(kāi)日2012年1月4日 申請(qǐng)日期2011年9月27日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者周希國(guó), 周賢博, 蘇鴻賓 申請(qǐng)人:石家莊開(kāi)發(fā)區(qū)泰順電子通訊有限公司