專利名稱：Sc-fdm系統(tǒng)時(shí)頻同步裝置及同步方法
技術(shù)領(lǐng)域：
本發(fā)明屬于通信技術(shù)領(lǐng)域，更進(jìn)一步涉及超高速移動(dòng)無線通信中的單載波頻分復(fù)用(single-carrier Frequency-division multiplxing, SC-FDM)系統(tǒng)的時(shí)步頁(yè)同步裝置禾口時(shí)頻同步方法，可用于超高速移動(dòng)無線通信系統(tǒng)的時(shí)頻同步模塊中，實(shí)現(xiàn)超高速移動(dòng)用戶接收信號(hào)的時(shí)頻同步。
背景技術(shù)：
在超高速通信系統(tǒng)中，移動(dòng)臺(tái)的超高速及高動(dòng)態(tài)移動(dòng)引起無線信道特性的快速變化和極大的動(dòng)態(tài)多普勒頻移。在國(guó)際通用的長(zhǎng)期演進(jìn)計(jì)劃(Long Term Evolution, LTE)標(biāo)準(zhǔn)中，超高速移動(dòng)通信上行鏈路采用單載波頻分多址接入(single-carrier Frequency-division multiple access, SC-FDMA)方式進(jìn)行通信，在其通信系統(tǒng)的時(shí)頻同步模塊設(shè)計(jì)中，需要解決快變信道條件下的精準(zhǔn)時(shí)間同步問題和大動(dòng)態(tài)多普勒頻移條件下的精確頻偏估計(jì)問題。北京中星微電子有限公司提出的專利申請(qǐng)“一種正交頻分復(fù)用時(shí)頻同步的方法和裝置”(申請(qǐng)日2009年12月18日，申請(qǐng)?zhí)?00910244219，公開號(hào)101764780A)中公開了一種基于訓(xùn)練序列的時(shí)頻同步方法，來解決時(shí)頻同步問題。該方法的實(shí)施步驟是第一， 對(duì)接收信號(hào)進(jìn)行滑動(dòng)自相關(guān)運(yùn)算得到OFDM符號(hào)粗略位置和小數(shù)頻偏估計(jì)值；第二，根據(jù)小數(shù)頻偏估計(jì)值對(duì)接收信號(hào)進(jìn)行修正，利用OFDM符號(hào)粗略位置在接收信號(hào)中抽取訓(xùn)練序列， 將訓(xùn)練序列變換到頻域，獲取接收頻域訓(xùn)練序列；第三，在整數(shù)頻偏搜索范圍內(nèi)，對(duì)接收頻域訓(xùn)練序列進(jìn)行滑動(dòng)，通過延遲自相關(guān)操作確定整數(shù)頻偏粗略范圍；第四，在整數(shù)頻偏粗略范圍內(nèi)，對(duì)接收頻域訓(xùn)練序列進(jìn)行滑動(dòng)，并通過延遲自相關(guān)操作，得到整數(shù)頻偏的精確估計(jì)值。該方法利用訓(xùn)練序列來實(shí)現(xiàn)時(shí)頻同步，減少了系統(tǒng)的傳輸開銷，提高了系統(tǒng)的頻譜利用率，在一定范圍內(nèi)能夠較準(zhǔn)確地實(shí)現(xiàn)信號(hào)的時(shí)頻同步。該方法的不足之處是在超高速移動(dòng)通信系統(tǒng)中，移動(dòng)臺(tái)一般由電池來提供能量供給，OFDM傳輸技術(shù)峰均比過大的問題限制了系統(tǒng)的能量利用效率，因此，該方法不適用于超高速移動(dòng)通信系統(tǒng)上行鏈路采用的SC-FDMA傳輸技術(shù)。Hyunsoo Cheon 等人在文章"Frequency offset estimation for high speed users in E-UTRA uplink，”(Personal,Indoor and Mobile Radio Communications,2007. IEEE 18th International Symposium on)中提出一種通過對(duì)循環(huán)前綴和導(dǎo)頻符號(hào)進(jìn)行快速傅里葉變換(Fast Fourier Transform,FFT)獲得頻偏的估計(jì)方法，以解決大動(dòng)態(tài)多普勒頻移條件下的頻偏估計(jì)問題。該方法的實(shí)現(xiàn)步驟是第一，接收端信號(hào)處理器對(duì)接收信號(hào)進(jìn)行FFT運(yùn)算，得到預(yù)處理信號(hào)；第二，對(duì)預(yù)處理信號(hào)進(jìn)行重構(gòu)，得到接收信號(hào)的重構(gòu)信號(hào)；第三，對(duì)接收信號(hào)的循環(huán)前綴和重構(gòu)信號(hào)進(jìn)行相關(guān)運(yùn)算，獲得兩個(gè)信號(hào)的相位差異，完成對(duì)接收信號(hào)的頻偏估計(jì)。該方法能夠估計(jì)出用戶在高速移動(dòng)條件下產(chǎn)生的較大范圍的動(dòng)態(tài)多普勒頻移，而且對(duì)信號(hào)進(jìn)行處理的時(shí)延能夠滿足絕大多數(shù)通信系統(tǒng)的要求。該方法的不足之處是接收信號(hào)與其重構(gòu)信號(hào)進(jìn)行相關(guān)處理獲得的動(dòng)態(tài)多普勒頻
5偏，頻偏估計(jì)的精度不夠高，無法保證超高速移動(dòng)的用戶的頻偏補(bǔ)償精度，并且該方法估計(jì)得到的頻偏范圍有限，當(dāng)用戶移動(dòng)速度變大時(shí)，該方法無法估計(jì)出用戶的信號(hào)頻偏。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述已有技術(shù)的不足，針對(duì)LTE標(biāo)準(zhǔn)中高速移動(dòng)通信系統(tǒng)上行鏈路的SC-FDMA傳輸系統(tǒng)，提供一種基于Chu序列的單載波頻分復(fù)用(single-carrier Frequency-division multiplxing, SC-FDM)系統(tǒng)時(shí)頻同步裝置和高精度的時(shí)頻同步方法， 可以提高通信系統(tǒng)中移動(dòng)終端的能量利用效率，并且可以精確地估計(jì)出接收信號(hào)的時(shí)間同步起始位置和頻率偏移量，對(duì)估計(jì)獲得的頻偏進(jìn)行補(bǔ)償。為實(shí)現(xiàn)上述目的，本發(fā)明的高精度時(shí)頻同步裝置包括四個(gè)模塊延遲相關(guān)選擇模塊、細(xì)化頻率補(bǔ)償模塊、粗化頻率補(bǔ)償模塊、時(shí)間細(xì)化處理模塊，各模塊之間通過信號(hào)傳輸線相連。其中延遲相關(guān)選擇模塊，用于校正接收信號(hào)大范圍的時(shí)域偏差，實(shí)現(xiàn)對(duì)信號(hào)的時(shí)間粗同步處理；細(xì)化頻率補(bǔ)償模塊，用于補(bǔ)償接收信號(hào)的小數(shù)倍頻偏，實(shí)現(xiàn)頻率細(xì)同步；粗化頻率補(bǔ)償模塊，用于補(bǔ)償接收信號(hào)的整數(shù)倍頻偏，實(shí)現(xiàn)頻率粗同步；時(shí)間細(xì)處理償模塊， 用于確定數(shù)據(jù)幀開始的精確時(shí)間，實(shí)現(xiàn)時(shí)間細(xì)同步。本發(fā)明裝置中的延遲相關(guān)選擇模塊中的三個(gè)延遲器、相關(guān)器、累加器、判決器分別通過信號(hào)傳輸線相連。延遲器1用于對(duì)接收信號(hào)進(jìn)行N個(gè)計(jì)數(shù)單位時(shí)間的延遲，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，延遲器1的輸出端與相關(guān)器的輸入端相連；相關(guān)器用于對(duì)接收信號(hào)和延遲器1的輸出信號(hào)進(jìn)行相關(guān)運(yùn)算，相關(guān)器的輸出端與累加器的輸入端相連；累加器用于對(duì)相關(guān)器的輸出信號(hào)序列進(jìn)行累加，累加器的輸出端與延遲器2和延遲器3的輸入端相連；延遲器2和延遲器3分別對(duì)累加器輸出信號(hào)進(jìn)行10個(gè)計(jì)數(shù)單位時(shí)間和1個(gè)計(jì)數(shù)單位時(shí)間的延遲，延遲器2和延遲器3的輸出端與判決器的輸入端相連；判決器通過對(duì)判決符號(hào)的判斷處理，獲得接收信號(hào)大致的起始位置，實(shí)現(xiàn)對(duì)接收信號(hào)的時(shí)間粗同步處理。本發(fā)明裝置中的細(xì)化頻率補(bǔ)償模塊中的相位處理器、除法器、相位補(bǔ)償器分別通過信號(hào)傳輸線相連。相位處理器用于獲得信號(hào)的相位，相位處理器的輸出端與除法器的輸入端相連；除法器用于對(duì)信號(hào)相位進(jìn)行取余運(yùn)算，除法器的輸出端與相位補(bǔ)償器的輸入端相連；相位補(bǔ)償器用于對(duì)信號(hào)進(jìn)行相位補(bǔ)償，實(shí)現(xiàn)對(duì)信號(hào)的小數(shù)倍頻偏補(bǔ)償。本發(fā)明裝置中的粗化頻率補(bǔ)償模塊中的三個(gè)數(shù)字信號(hào)處理器、乘法器、選擇器、相位補(bǔ)償器分別通過信號(hào)傳輸線相連。數(shù)字信號(hào)處理器1用于對(duì)完成頻率細(xì)同步的接收信號(hào)進(jìn)行快速傅里葉變換，數(shù)字信號(hào)處理器1的輸出端與乘法器的輸入端相連；數(shù)字信號(hào)處理器2用于對(duì)本地訓(xùn)練序列進(jìn)行快速傅里葉變換和對(duì)角化處理，數(shù)字信號(hào)處理器2的輸出端與乘法器的輸入端相連；乘法器用于完成對(duì)輸入信號(hào)的相乘，乘法器的輸出端與數(shù)字信號(hào)處理器3的輸入端相連；數(shù)字信號(hào)處理器3用于對(duì)輸入信號(hào)完成快速逆傅里葉變換，數(shù)字信號(hào)處理器3的輸出端與選擇器的輸入端相連；選擇器通過對(duì)輸入信號(hào)的優(yōu)化處理，獲得信號(hào)的歸一化整數(shù)倍頻偏，選擇器的輸出端與相位補(bǔ)償器的輸入端相連；相位補(bǔ)償器用于對(duì)信號(hào)進(jìn)行相位補(bǔ)償，實(shí)現(xiàn)對(duì)信號(hào)整數(shù)倍頻偏的補(bǔ)償。本發(fā)明裝置中的細(xì)化時(shí)間處理模塊中的相關(guān)器和判決器通過信號(hào)傳輸線相連。相關(guān)器用于對(duì)本地訓(xùn)練序列和完成整數(shù)倍頻偏補(bǔ)償?shù)慕邮招盘?hào)進(jìn)行相關(guān)運(yùn)算，相關(guān)器的輸出端與判決器的輸入端相連；判決器用于對(duì)輸入信號(hào)進(jìn)行判斷選擇，得到信號(hào)開始的精確位
6置。利用上述同步裝置，本發(fā)明實(shí)現(xiàn)高精度時(shí)頻同步的方法的具體步驟如下(1)構(gòu)造SC-FDM信號(hào)幀la)選擇訓(xùn)練序列通信系統(tǒng)利用Chu序列來構(gòu)建SC-FDM幀的訓(xùn)練序列；lb)生成訓(xùn)練序列通信系統(tǒng)的信號(hào)處理器將Chu序列后半段一定長(zhǎng)度的部分作為訓(xùn)練序列1的循環(huán)前綴附加到Chu序列前面，生成訓(xùn)練序列1 ；信號(hào)處理器將Chu序列前半段一定長(zhǎng)度的部分作為訓(xùn)練序列2的循環(huán)前綴附加到Chu序列后面，生成訓(xùn)練序列2 ；Ic)構(gòu)造信號(hào)幀通信系統(tǒng)的信號(hào)產(chǎn)生器依次將訓(xùn)練序列1，訓(xùn)練序列2和L-2個(gè)數(shù)據(jù)符號(hào)排列，組成一個(gè)SC-FDM信號(hào)幀，L為信號(hào)幀中包含的符號(hào)個(gè)數(shù)；(2)時(shí)間粗同步2a)初始化同步系統(tǒng)對(duì)兩個(gè)計(jì)數(shù)符號(hào)、狀態(tài)指示符號(hào)、標(biāo)識(shí)符號(hào)分別賦予初值；2b)獲得信號(hào)相關(guān)值累加和延遲器對(duì)信號(hào)進(jìn)行不同長(zhǎng)度延遲獲得兩個(gè)延遲信號(hào)序列，相關(guān)器對(duì)兩個(gè)延遲信號(hào)序列進(jìn)行相關(guān)運(yùn)算，累加器對(duì)連續(xù)2C+1個(gè)相關(guān)值進(jìn)行累加得到累加和，C為訓(xùn)練序列循環(huán)前綴的長(zhǎng)度；2c)獲得兩個(gè)單邊同步點(diǎn)判決器對(duì)同步系統(tǒng)中的計(jì)數(shù)符號(hào)、狀態(tài)指示符號(hào)、標(biāo)識(shí)符號(hào)、相關(guān)值累加和進(jìn)行自適應(yīng)判決，獲得接收信號(hào)時(shí)間粗同步的兩個(gè)單邊同步點(diǎn)，將兩個(gè)單邊同步點(diǎn)的位置信息存儲(chǔ)在寄存器中；2d)確定時(shí)間粗同步位置判決器在寄存器中提取出兩個(gè)單邊同步點(diǎn)的位置信息，在兩個(gè)單邊同步點(diǎn)的位置形成的信號(hào)窗口中按照起泡法找出最大的信號(hào)相關(guān)值，將最大的信號(hào)相關(guān)值的位置作為時(shí)間粗同步點(diǎn)，完成對(duì)信號(hào)的粗同步位置檢測(cè)；(3)頻率細(xì)同步3a)對(duì)時(shí)間粗同步點(diǎn)處的信號(hào)樣值進(jìn)行取相位操作，將獲得的相位對(duì)2 π取余，得到信號(hào)的小數(shù)倍頻偏值；3b)相位補(bǔ)償器按照小數(shù)倍頻偏值的大小，對(duì)接收信號(hào)乘以頻偏補(bǔ)償因子，完成對(duì)接收信號(hào)的小數(shù)倍頻偏補(bǔ)償；(4)頻率粗同步4a)接收端信號(hào)處理器對(duì)完成頻率細(xì)同步的接收信號(hào)進(jìn)行快速傅里葉變換；4b)接收端信號(hào)處理器對(duì)存儲(chǔ)在接收端的本地訓(xùn)練序列進(jìn)行快速傅里葉變換，并對(duì)其進(jìn)行對(duì)角化處理；4c)對(duì)角化處理的信號(hào)左乘步驟如)中完成快速傅里葉變換的接收信號(hào)；4d)接收端信號(hào)處理器信號(hào)進(jìn)行快速逆傅里葉變換，得到一個(gè)信號(hào)序列；4e)接收端從信號(hào)序列中獲得接收信號(hào)的整數(shù)倍頻偏；4f)相位補(bǔ)償器按照整數(shù)倍頻偏值的大小，對(duì)接收信號(hào)乘以頻偏補(bǔ)償因子，完成對(duì)接收信號(hào)的整數(shù)倍頻偏補(bǔ)償；(5)時(shí)間細(xì)同步5a)進(jìn)行相關(guān)運(yùn)算接收端信號(hào)處理器對(duì)存儲(chǔ)在接收端寄存器中的本地訓(xùn)練序列和完成整數(shù)倍頻偏補(bǔ)償?shù)慕邮招盘?hào)進(jìn)行相關(guān)運(yùn)算；5b)判決器對(duì)信號(hào)進(jìn)行判斷選擇，得到信號(hào)的精確時(shí)間同步位置。本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)
7
第一，由于本發(fā)明構(gòu)造的SC-FDM信號(hào)幀適用于SC-FDMA傳輸技術(shù)，克服了現(xiàn)有 OFDM傳輸技術(shù)存在的由于峰均比過高導(dǎo)致移動(dòng)終端能量利用效率低的問題，使得本發(fā)明具有移動(dòng)終端能量利用效率高的優(yōu)點(diǎn)，適用于LTE標(biāo)準(zhǔn)中超高速移動(dòng)通信的上行通信鏈路。第二，由于本發(fā)明使用Chu序列作為信號(hào)幀的訓(xùn)練序列，在對(duì)接收信號(hào)進(jìn)行時(shí)間粗同步位置檢測(cè)的基礎(chǔ)上，對(duì)信號(hào)進(jìn)行頻偏估計(jì)和補(bǔ)償，克服了現(xiàn)有技術(shù)存在的頻偏估計(jì)精度不夠高、估計(jì)范圍不夠大的問題，使得本發(fā)明具有頻偏估計(jì)精度高和估計(jì)范圍大的優(yōu)點(diǎn)ο


圖1為本發(fā)明裝置電原理的方框圖。圖2為本發(fā)明裝置中延遲相關(guān)選擇器的電原理方框圖。圖3為本發(fā)明裝置中粗化頻率補(bǔ)償模塊的電原理方框圖。圖4為本發(fā)明的流程圖。圖5為本發(fā)明方法步驟1中的信號(hào)幀結(jié)構(gòu)示意圖。圖6為本發(fā)明方法步驟2中的時(shí)間粗同步流程圖。
具體實(shí)施例方式參照附圖1，本發(fā)明的時(shí)頻同步裝置包括四個(gè)模塊延遲相關(guān)選擇模塊、細(xì)化頻率補(bǔ)償模塊、粗化頻率補(bǔ)償模塊、時(shí)間細(xì)化處理模塊，各模塊之間通過信號(hào)傳輸線相連。其中 延遲相關(guān)選擇模塊，用于校正接收信號(hào)大范圍的時(shí)域偏差，實(shí)現(xiàn)對(duì)信號(hào)的時(shí)間粗同步處理； 細(xì)化頻率補(bǔ)償模塊，用于補(bǔ)償接收信號(hào)的小數(shù)倍頻偏，實(shí)現(xiàn)頻率細(xì)同步；粗化頻率補(bǔ)償模塊，用于補(bǔ)償接收信號(hào)的整數(shù)倍頻偏，實(shí)現(xiàn)頻率粗同步；時(shí)間細(xì)處理償模塊，用于確定數(shù)據(jù)幀開始的精確時(shí)間，實(shí)現(xiàn)時(shí)間細(xì)同步。參照附圖2，本發(fā)明裝置的延遲相關(guān)選擇模塊中的三個(gè)延遲器、相關(guān)器、累加器、判決器分別通過信號(hào)傳輸線相連。本發(fā)明實(shí)施例中的相關(guān)器采用TMS320F243芯片、判決器采用現(xiàn)場(chǎng)可編程門陣列Xilinx virtex 5芯片。延遲器1用于對(duì)接收信號(hào)進(jìn)行N個(gè)計(jì)數(shù)單位時(shí)間的延遲，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，延遲器1的輸出端與相關(guān)器的輸入端相連；相關(guān)器用于對(duì)接收信號(hào)和延遲器1的輸出信號(hào)進(jìn)行相關(guān)運(yùn)算，相關(guān)器的輸出端與累加器的輸入端相連；累加器用于對(duì)相關(guān)器的輸出信號(hào)序列進(jìn)行累加，累加器的輸出端與延遲器2和延遲器3的輸入端相連；延遲器2和延遲器3分別對(duì)累加器輸出信號(hào)進(jìn)行10個(gè)計(jì)數(shù)單位時(shí)間和1個(gè)計(jì)數(shù)單位時(shí)間的延遲，延遲器2和延遲器3的輸出端與判決器的輸入端相連；判決器通過對(duì)判決符號(hào)的判斷處理，獲得接收信號(hào)大致的起始位置，實(shí)現(xiàn)對(duì)接收信號(hào)的時(shí)間粗同步處理。參照附圖3，本發(fā)明裝置的粗化頻率補(bǔ)償模塊中的三個(gè)數(shù)字信號(hào)處理器、乘法器、 選擇器、相位補(bǔ)償器分別通過信號(hào)傳輸線相連。本發(fā)明實(shí)施例中的數(shù)字信號(hào)處理器采用 TMS320C5402芯片、選擇器采用現(xiàn)場(chǎng)可編程門陣列Xilinx virtex 5芯片、相位補(bǔ)償器采用AD9959芯片。數(shù)字信號(hào)處理器1用于對(duì)完成頻率細(xì)同步的接收信號(hào)進(jìn)行快速傅里葉變換，數(shù)字信號(hào)處理器1的輸出端與乘法器的輸入端相連；數(shù)字信號(hào)處理器2用于對(duì)本地訓(xùn)練序列進(jìn)行快速傅里葉變換和對(duì)角化處理，數(shù)字信號(hào)處理器2的輸出端與乘法器的輸入端相連；乘法器用于完成對(duì)輸入信號(hào)的相乘，乘法器的輸出端與數(shù)字信號(hào)處理器3的輸入端相連；數(shù)字信號(hào)處理器3用于對(duì)輸入信號(hào)完成快速逆傅里葉變換，數(shù)字信號(hào)處理器3的輸出端與選擇器的輸入端相連；選擇器通過對(duì)輸入信號(hào)的優(yōu)化處理，獲得信號(hào)的歸一化整數(shù)倍頻偏，選擇器的輸出端與相位補(bǔ)償器的輸入端相連；相位補(bǔ)償器用于對(duì)信號(hào)進(jìn)行相位補(bǔ)償，實(shí)現(xiàn)對(duì)信號(hào)整數(shù)倍頻偏的補(bǔ)償。參照附圖4，對(duì)本發(fā)明的實(shí)現(xiàn)方法做進(jìn)一步的描述步驟1，構(gòu)造SC-FDM信號(hào)幀la)選擇訓(xùn)練序列。通信系統(tǒng)利用Chu序列來構(gòu)建SC-FDM幀的訓(xùn)練序列，Chu序列具有很強(qiáng)的時(shí)域自相關(guān)性并且其時(shí)域序列和對(duì)應(yīng)的頻域序列均為恒幅，本發(fā)明中的Chu 序列由通信系統(tǒng)中的信號(hào)產(chǎn)生器按照下列公式生成
jnMn2Sn=^ir {<d<n<N-\)其中，Sn為生成的Chu序列，e為自然對(duì)數(shù)的底數(shù)，j為虛數(shù)單位，M為Chu序列生成因子，η為計(jì)數(shù)因子，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度；lb)生成訓(xùn)練序列。通信系統(tǒng)的信號(hào)處理器將長(zhǎng)度為N的Chu序列后半段長(zhǎng)度為 C(N>C)的部分作為訓(xùn)練序列1的循環(huán)前綴附加到Chu序列前面，生成訓(xùn)練序列1 ；信號(hào)處理器將長(zhǎng)度為N的Chu序列前半段長(zhǎng)度為C的部分作為訓(xùn)練序列2的循環(huán)前綴附加到Chu 序列后面，生成訓(xùn)練序列2;Ic)構(gòu)造信號(hào)幀。參照附圖5所示的信號(hào)幀結(jié)構(gòu)示意圖，本發(fā)明的信號(hào)幀由訓(xùn)練序列和數(shù)據(jù)符號(hào)組成，每個(gè)信號(hào)幀包含L個(gè)符號(hào)，其中，前兩個(gè)符號(hào)為訓(xùn)練序列，后面L-2個(gè)長(zhǎng)度為N的符號(hào)為數(shù)據(jù)信號(hào)。通信系統(tǒng)的信號(hào)產(chǎn)生器依次將訓(xùn)練序列1，訓(xùn)練序列2和L-2 個(gè)數(shù)據(jù)符號(hào)排列，組成一個(gè)SC-FDM信號(hào)幀。步驟(2)時(shí)間粗同步參照附圖6所示的時(shí)間粗同步流程圖，本發(fā)明中時(shí)間粗同步的詳細(xì)步驟如下2a)初始化。同步系統(tǒng)對(duì)兩個(gè)計(jì)數(shù)符號(hào)β i和β 2、狀態(tài)指示符號(hào)state、標(biāo)識(shí)符號(hào) Q分別進(jìn)行賦初值，其中，P1 = O, β2 = 0，state = 00, Q = 0 ；2b)獲得信號(hào)相關(guān)值累加和。延遲器對(duì)接收信號(hào)的樣值起點(diǎn)rn進(jìn)行1，2，. . . N-I個(gè)計(jì)數(shù)單位時(shí)間的延遲得到延遲信號(hào)序列IVpiv2,. . .，rn_N+1，對(duì)接收信號(hào)的樣值起點(diǎn)rn進(jìn)行 N，N+1，. . .，2N-1個(gè)計(jì)數(shù)單位時(shí)間的延遲得到延遲信號(hào)序列rn_N，ivh，. . ·，rn_2N+1，相關(guān)器對(duì)延遲信號(hào)序列rn，Iv1，. . .，rn_N+1中的樣點(diǎn)值和rn_N，, . . .，rn_2N+1中的樣點(diǎn)值對(duì)應(yīng)相乘， 將相乘獲得的數(shù)據(jù)累加起來得到相關(guān)值Pn ；累加器對(duì)連續(xù)2C+1個(gè)相關(guān)值Pn，Plri，pn_2，...， 口㈣^進(jìn)行累加運(yùn)算，得到相關(guān)值的累加和qn，Plri，Pn_2，. . .，Pn-2C在獲得Pn的過程中得到， N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，C為訓(xùn)練序列循環(huán)前綴的長(zhǎng)度，本發(fā)明實(shí)施例中N的取值為 4096，C的取值為330 ；延遲器對(duì)qn進(jìn)行10個(gè)計(jì)數(shù)單位時(shí)間的延遲，獲得延遲信號(hào)相關(guān)值的累加和qn_1(1 ；2c)獲得兩個(gè)單邊同步點(diǎn)需要通過判決相關(guān)值、判決計(jì)數(shù)符號(hào)、判決標(biāo)記符號(hào)、判決狀態(tài)指示符號(hào)四個(gè)步驟完成，具體如下判決相關(guān)值。判決器對(duì)相關(guān)值的累加和qn與延遲信號(hào)相關(guān)值的累加和qn_1(1的大小進(jìn)行比較，如果qn>qn-1(l，計(jì)數(shù)符號(hào)^的值加1，計(jì)數(shù)符號(hào)β 2的值清零，執(zhí)行下一步驟；
9如果qn<qn_1(1，計(jì)數(shù)符號(hào)β2的值加1，計(jì)數(shù)符號(hào)^的值清零，執(zhí)行判決狀態(tài)指示符號(hào)的步驟；判決計(jì)數(shù)符號(hào)。判決器比較計(jì)數(shù)符號(hào)β工與0. 8Ν的大小，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，如果計(jì)數(shù)符號(hào)β ！的值大于等于0. 8Ν，使?fàn)顟B(tài)指示符號(hào)state = 01，執(zhí)行下一步驟； 如果計(jì)數(shù)符號(hào)β ！的值小于0. 8Ν，判斷state = 01是否成立，如果不成立，將η的值加1并返回執(zhí)行步驟2b)；如果成立，執(zhí)行下一步驟；判決標(biāo)記符號(hào)。判決器對(duì)標(biāo)識(shí)符號(hào)Q與相關(guān)值的累加和qn的大小進(jìn)行比較，如果 Q的值小于等于qn，將η的值加1并返回執(zhí)行步驟2b)；如果Q的值大于qn，使Q = qn，記錄此時(shí)信號(hào)樣點(diǎn)的位置Cl1，將位置信息存儲(chǔ)在寄存器中，將η的值加1并返回執(zhí)行步驟2b)；判決狀態(tài)指示符號(hào)。判決器判斷狀態(tài)指示符號(hào)state = 01是否成立，如果不成立， 將η的值加1并返回執(zhí)行步驟2b)；如果成立，判斷計(jì)數(shù)符號(hào)β 2與0. 8N的大小，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，如果計(jì)數(shù)符號(hào)日2的值小于0.8Ν，將η的值加1并返回執(zhí)行步驟2b)； 如果計(jì)數(shù)符號(hào)β 2的值大于等于0. 8Ν,記錄此時(shí)信號(hào)樣點(diǎn)的位置d2，將位置信息存儲(chǔ)在寄存器中；2d)確定時(shí)間粗同步位置。判決器在寄存器中提取出Cl1和d2的位置信息，在由Cl1和d2的位置形成的信號(hào)窗口中按照起泡法找出最大的信號(hào)相關(guān)值，將最大的信號(hào)相關(guān)值的位置作為時(shí)間粗同步點(diǎn)d， 完成對(duì)信號(hào)的粗同步位置檢測(cè)。采用起泡法依次對(duì)數(shù)據(jù)序列中相鄰的兩個(gè)數(shù)據(jù)大小進(jìn)行比較，將小數(shù)放在前面， 大數(shù)放在后面，可以將數(shù)據(jù)序列中的最大數(shù)據(jù)選擇出來。即首先比較第一個(gè)和第二個(gè)數(shù)，將小數(shù)放在前面，大數(shù)放在后面，然后比較第二個(gè)數(shù)和第三個(gè)數(shù)，將小數(shù)放在前面，大數(shù)放在后面，如此繼續(xù)，直至比較到最后兩個(gè)數(shù)，將小數(shù)放在前面，大數(shù)放在后面。這樣，整個(gè)數(shù)據(jù)序列中最大的數(shù)據(jù)被選擇出來，排放在數(shù)列的最后。步驟3，頻率細(xì)同步3a)計(jì)算小數(shù)倍頻偏。對(duì)時(shí)間粗同步點(diǎn)3處的信號(hào)樣值進(jìn)行取相位操作，將獲得的相位對(duì)2 π取余，得到信號(hào)的小數(shù)倍頻偏值ε 2 ；3b)小數(shù)倍頻偏補(bǔ)償。按照信號(hào)小數(shù)倍頻偏值的大小，在時(shí)域?qū)邮招盘?hào)乘以 e_#，完成對(duì)接收信號(hào)的小數(shù)倍頻偏補(bǔ)償，其中，ε 2為信號(hào)的小數(shù)倍頻偏，N為信號(hào)幀中每
個(gè)符號(hào)的長(zhǎng)度。步驟4，頻率粗同步4a)接收端信號(hào)處理器對(duì)完成頻率細(xì)同步的接收信號(hào)進(jìn)行快速傅里葉變換；4b)接收端信號(hào)處理器對(duì)存儲(chǔ)在接收端的本地訓(xùn)練序列進(jìn)行快速傅里葉變換，并對(duì)其進(jìn)行對(duì)角化處理；4c)完成對(duì)角化處理的信號(hào)左乘步驟如)中完成快速傅里葉變換的接收信號(hào)；4d)接收端信號(hào)處理器對(duì)信號(hào)進(jìn)行快速逆傅里葉變換；4e)獲得整數(shù)倍頻偏。接收信號(hào)的歸一化基準(zhǔn)頻率為Fs/N，F(xiàn)s為信號(hào)帶寬，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，本發(fā)明實(shí)施例中Fs的取值為380MHz，N的取值為4096，整數(shù)倍頻偏的頻率偏移量為Fs/N的整數(shù)倍，接收端按照下列公式從步驟4d)得到的信號(hào)序列中得到接收信號(hào)的整數(shù)倍頻偏
10
權(quán)利要求
1.一種SC-FDM時(shí)頻同步裝置，包括包括四個(gè)模塊延遲相關(guān)選擇模塊、細(xì)化頻率補(bǔ)償模塊、粗化頻率補(bǔ)償模塊、時(shí)間細(xì)化處理模塊，各模塊之間通過信號(hào)傳輸線相連；其中，延遲相關(guān)選擇模塊，用于校正接收信號(hào)大范圍的時(shí)域偏差，實(shí)現(xiàn)對(duì)信號(hào)的時(shí)間粗同步處理；細(xì)化頻率補(bǔ)償模塊，用于補(bǔ)償接收信號(hào)的小數(shù)倍頻偏，實(shí)現(xiàn)頻率細(xì)同步； 粗化頻率補(bǔ)償模塊，用于補(bǔ)償接收信號(hào)的整數(shù)倍頻偏，實(shí)現(xiàn)頻率粗同步； 時(shí)間細(xì)處理償模塊，用于確定數(shù)據(jù)幀開始的精確時(shí)間，實(shí)現(xiàn)時(shí)間細(xì)同步。
2.根據(jù)權(quán)利要求1所述的SC-FDM時(shí)頻同步裝置，其特征在于，所述的延遲相關(guān)選擇模塊中的三個(gè)延遲器、相關(guān)器、累加器、判決器分別通過信號(hào)傳輸線相連；其中，延遲器1用于對(duì)接收信號(hào)進(jìn)行N個(gè)計(jì)數(shù)單位時(shí)間的延遲，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，延遲器1的輸出端與相關(guān)器的輸入端相連；相關(guān)器用于對(duì)接收信號(hào)和延遲器1的輸出信號(hào)進(jìn)行相關(guān)運(yùn)算，相關(guān)器的輸出端與累加器的輸入端相連；累加器用于對(duì)相關(guān)器的輸出信號(hào)序列進(jìn)行累加，累加器的輸出端與延遲器2和延遲器 3的輸入端相連；延遲器2和延遲器3分別對(duì)累加器輸出信號(hào)進(jìn)行10個(gè)計(jì)數(shù)單位時(shí)間和1個(gè)計(jì)數(shù)單位時(shí)間的延遲，延遲器2和延遲器3的輸出端與判決器的輸入端相連；判決器通過對(duì)判決符號(hào)的判斷處理，獲得接收信號(hào)大致的起始位置，實(shí)現(xiàn)對(duì)接收信號(hào)的時(shí)間粗同步處理。
3.根據(jù)權(quán)利要求1所述的SC-FDM時(shí)頻同步裝置，其特征在于，所述的細(xì)化頻率補(bǔ)償模塊中的相位處理器、除法器、相位補(bǔ)償器分別通過信號(hào)傳輸線相連；其中，相位處理器用于獲得信號(hào)的相位，相位處理器的輸出端與除法器的輸入端相連；除法器用于對(duì)信號(hào)相位進(jìn)行取余運(yùn)算，除法器的輸出端與相位補(bǔ)償器的輸入端相連； 相位補(bǔ)償器用于對(duì)信號(hào)進(jìn)行相位補(bǔ)償，實(shí)現(xiàn)對(duì)信號(hào)的小數(shù)倍頻偏補(bǔ)償。
4.根據(jù)權(quán)利要求1所述的SC-FDM時(shí)頻同步裝置，其特征在于，所述的粗化頻率補(bǔ)償模塊中的三個(gè)數(shù)字信號(hào)處理器、乘法器、選擇器、相位補(bǔ)償器分別通過信號(hào)傳輸線相連；其中，數(shù)字信號(hào)處理器1用于對(duì)完成頻率細(xì)同步的接收信號(hào)進(jìn)行快速傅里葉變換，數(shù)字信號(hào)處理器1的輸出端與乘法器的輸入端相連；數(shù)字信號(hào)處理器2用于對(duì)本地訓(xùn)練序列進(jìn)行快速傅里葉變換和對(duì)角化處理，數(shù)字信號(hào)處理器2的輸出端與乘法器的輸入端相連；乘法器用于完成對(duì)輸入信號(hào)的相乘，乘法器的輸出端與數(shù)字信號(hào)處理器3的輸入端相連；數(shù)字信號(hào)處理器3用于對(duì)輸入信號(hào)完成快速逆傅里葉變換，數(shù)字信號(hào)處理器3的輸出端與選擇器的輸入端相連；選擇器通過對(duì)輸入信號(hào)的優(yōu)化處理，獲得信號(hào)的歸一化整數(shù)倍頻偏，選擇器的輸出端與相位補(bǔ)償器的輸入端相連；相位補(bǔ)償器用于對(duì)信號(hào)進(jìn)行相位補(bǔ)償，實(shí)現(xiàn)對(duì)信號(hào)整數(shù)倍頻偏的補(bǔ)償。
5.根據(jù)權(quán)利要求1所述的SC-FDM時(shí)頻同步裝置，其特征在于，所述的細(xì)化時(shí)間處理模塊中的相關(guān)器和判決器通過信號(hào)傳輸線相連；其中，相關(guān)器用于對(duì)本地訓(xùn)練序列和完成整數(shù)倍頻偏補(bǔ)償?shù)慕邮招盘?hào)進(jìn)行相關(guān)運(yùn)算， 相關(guān)器的輸出端與判決器的輸入端相連；判決器用于對(duì)輸入信號(hào)進(jìn)行判斷選擇，得到信號(hào)開始的精確位置。
6. 一種SC-FDM時(shí)頻同步方法，包括如下步驟(1)構(gòu)造SC-FDM信號(hào)幀la)選擇訓(xùn)練序列通信系統(tǒng)利用Chu序列來構(gòu)建SC-FDM幀的訓(xùn)練序列； lb)生成訓(xùn)練序列通信系統(tǒng)的信號(hào)處理器將Chu序列后半段一定長(zhǎng)度的部分作為訓(xùn)練序列1的循環(huán)前綴附加到Chu序列前面，生成訓(xùn)練序列1 ；信號(hào)處理器將Chu序列前半段一定長(zhǎng)度的部分作為訓(xùn)練序列2的循環(huán)前綴附加到Chu序列后面，生成訓(xùn)練序列2 ；Ic)構(gòu)造信號(hào)幀通信系統(tǒng)的信號(hào)產(chǎn)生器依次將訓(xùn)練序列1，訓(xùn)練序列2和L-2個(gè)數(shù)據(jù)符號(hào)排列，組成一個(gè)SC-FDM信號(hào)幀，L為信號(hào)幀中包含的符號(hào)個(gè)數(shù)；(2)時(shí)間粗同步2a)初始化同步系統(tǒng)對(duì)兩個(gè)計(jì)數(shù)符號(hào)、狀態(tài)指示符號(hào)、標(biāo)識(shí)符號(hào)分別賦予初值； 2b)獲得信號(hào)相關(guān)值累加和延遲器對(duì)信號(hào)進(jìn)行不同長(zhǎng)度延遲獲得兩個(gè)延遲信號(hào)序列，相關(guān)器對(duì)兩個(gè)延遲信號(hào)序列進(jìn)行相關(guān)運(yùn)算，累加器對(duì)連續(xù)2C+1個(gè)相關(guān)值進(jìn)行累加得到累加和，C為訓(xùn)練序列循環(huán)前綴的長(zhǎng)度；2c)獲得兩個(gè)單邊同步點(diǎn)判決器對(duì)同步系統(tǒng)中的計(jì)數(shù)符號(hào)、狀態(tài)指示符號(hào)、標(biāo)識(shí)符號(hào)、相關(guān)值累加和進(jìn)行自適應(yīng)判決，獲得接收信號(hào)時(shí)間粗同步的兩個(gè)單邊同步點(diǎn)，將兩個(gè)單邊同步點(diǎn)的位置信息存儲(chǔ)在寄存器中；2d)確定時(shí)間粗同步位置判決器在寄存器中提取出兩個(gè)單邊同步點(diǎn)的位置信息，在兩個(gè)單邊同步點(diǎn)的位置形成的信號(hào)窗口中按照起泡法找出最大的信號(hào)相關(guān)值，將最大的信號(hào)相關(guān)值的位置作為時(shí)間粗同步點(diǎn)，完成對(duì)信號(hào)的粗同步位置檢測(cè)；(3)頻率細(xì)同步3a)對(duì)時(shí)間粗同步點(diǎn)處的信號(hào)樣值進(jìn)行取相位操作，將獲得的相位對(duì)2 π取余，得到信號(hào)的小數(shù)倍頻偏值；3b)相位補(bǔ)償器按照小數(shù)倍頻偏值的大小，對(duì)接收信號(hào)乘以頻偏補(bǔ)償因子，完成對(duì)接收信號(hào)的小數(shù)倍頻偏補(bǔ)償；(4)頻率粗同步4a)接收端信號(hào)處理器對(duì)完成頻率細(xì)同步的接收信號(hào)進(jìn)行快速傅里葉變換； 4b)接收端信號(hào)處理器對(duì)存儲(chǔ)在接收端的本地訓(xùn)練序列進(jìn)行快速傅里葉變換，并對(duì)其進(jìn)行對(duì)角化處理；4c)對(duì)角化處理的信號(hào)左乘步驟如)中完成快速傅里葉變換的接收信號(hào)； 4d)接收端信號(hào)處理器信號(hào)進(jìn)行快速逆傅里葉變換，得到一個(gè)信號(hào)序列； 4e)接收端從信號(hào)序列中獲得接收信號(hào)的整數(shù)倍頻偏；4f)相位補(bǔ)償器按照整數(shù)倍頻偏值的大小，對(duì)接收信號(hào)乘以頻偏補(bǔ)償因子，完成對(duì)接收信號(hào)的整數(shù)倍頻偏補(bǔ)償；(5)時(shí)間細(xì)同步5a)進(jìn)行相關(guān)運(yùn)算接收端信號(hào)處理器對(duì)存儲(chǔ)在接收端寄存器中的本地訓(xùn)練序列和完成整數(shù)倍頻偏補(bǔ)償?shù)慕邮招盘?hào)進(jìn)行相關(guān)運(yùn)算；5b)判決器對(duì)信號(hào)進(jìn)行判斷選擇，得到信號(hào)的精確時(shí)間同步位置。
7.根據(jù)權(quán)利要求6所述的SC-FDM時(shí)頻同步方法，其特征在于，所述步驟2c)中獲得兩個(gè)單邊同步點(diǎn)的方式具體如下7a)判決相關(guān)值延遲器對(duì)接收信號(hào)的樣值起點(diǎn)rn進(jìn)行1，2，. . . N-I個(gè)計(jì)數(shù)單位時(shí)間的延遲得到延遲信號(hào)序列IV1，rn_2, rn_N+1，對(duì)接收信號(hào)的樣值起點(diǎn)rn進(jìn)行N，N+l，...， 2N-1個(gè)計(jì)數(shù)單位時(shí)間的延遲得到延遲信號(hào)序列IVprnI1,. . .，rn_2N+1，相關(guān)器對(duì)延遲信號(hào)序列 rn，rn-i，· · ·，rn_N+1 中的樣點(diǎn)值和rn_N，rn_N_i; . . .，rn_2N+1中的樣點(diǎn)值對(duì)應(yīng)相乘，將相乘獲得的數(shù)據(jù)累加起來得到相關(guān)值Pn ；累加器對(duì)連續(xù)2C+1個(gè)相關(guān)值pn，Plri，pn_2，. . .，pn_2C進(jìn)行累加運(yùn)算，得到相關(guān)值的累加和qn，Plri，Pn_2，. . .，Pn-2C在獲得Pn的過程中得到，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，C為訓(xùn)練序列循環(huán)前綴的長(zhǎng)度；延遲器對(duì)qn進(jìn)行10個(gè)計(jì)數(shù)單位時(shí)間的延遲，獲得延遲信號(hào)相關(guān)值的累加和qn_1(l ；判決器對(duì)相關(guān)值的累加和qn與延遲信號(hào)相關(guān)值的累加和qn-1(l的大小進(jìn)行比較，如果qn ^ qn-1(l，計(jì)數(shù)符號(hào)β ！的值加1，計(jì)數(shù)符號(hào)β 2的值清零，執(zhí)行下一步驟；如果qn<qn-1(l，計(jì)數(shù)符號(hào)β 2的值加1，計(jì)數(shù)符號(hào)^的值清零，執(zhí)行步驟 7d)；7b)判決計(jì)數(shù)符號(hào)判決器比較計(jì)數(shù)符號(hào)β1與0.8N的大小，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，如果計(jì)數(shù)符號(hào)β ！的值大于等于0. 8Ν，使?fàn)顟B(tài)指示符號(hào)state = 01，執(zhí)行下一步驟； 如果計(jì)數(shù)符號(hào)β ！的值小于0. 8Ν，判斷state = 01是否成立，如果不成立，將η的值加1并返回執(zhí)行步驟2b)；如果成立，執(zhí)行下一步驟；7c)判決標(biāo)記符號(hào)判決器對(duì)標(biāo)識(shí)符號(hào)Q與相關(guān)值的累加和qn的大小進(jìn)行比較，如果Q 的值小于等于qn，將η的值加1并返回執(zhí)行步驟2b)；如果Q的值大于qn，使Q = qn，記錄此時(shí)信號(hào)樣點(diǎn)的位置Cl1，將位置信息存儲(chǔ)在寄存器中，將η的值加1并返回執(zhí)行步驟2b)；7d)判決狀態(tài)指示符號(hào)判決器判斷狀態(tài)指示符號(hào)state = 01是否成立，如果不成立， 將η的值加1并返回執(zhí)行步驟2b)；如果成立，判斷計(jì)數(shù)符號(hào)β 2與0. 8N的大小，N為信號(hào)幀中每個(gè)符號(hào)的長(zhǎng)度，如果計(jì)數(shù)符號(hào)日2的值小于0.8Ν，將η的值加1并返回執(zhí)行步驟2b)； 如果計(jì)數(shù)符號(hào)β 2的值大于等于0. 8Ν,記錄此時(shí)信號(hào)樣點(diǎn)的位置d2，將位置信息存儲(chǔ)在寄存器中。
8.根據(jù)權(quán)利要求6所述的SC-FDM時(shí)頻同步方法，其特征在于，所述步驟5a)的相關(guān)運(yùn)算，按照下列公式進(jìn)行
全文摘要
本發(fā)明公開一種SC-FDM系統(tǒng)時(shí)頻同步裝置及同步方法，主要解決現(xiàn)有技術(shù)能量利用率低、頻偏估計(jì)范圍小和估計(jì)精度低的問題。其同步裝置包括延遲相關(guān)選擇模塊、細(xì)化頻率補(bǔ)償模塊、粗化頻率補(bǔ)償模塊、時(shí)間細(xì)化處理模塊。其同步步驟包括(1)通信系統(tǒng)采用Chu序列構(gòu)造SC-FDM信號(hào)幀；(2)對(duì)信號(hào)進(jìn)行處理獲得時(shí)間粗同步位置；(3)對(duì)信號(hào)粗同步點(diǎn)進(jìn)行取相位操作和小數(shù)倍頻偏補(bǔ)償；(4)獲取信號(hào)的整數(shù)倍頻偏并進(jìn)行整數(shù)倍頻偏補(bǔ)償；(5)利用本地訓(xùn)練序列對(duì)信號(hào)進(jìn)行處理獲得信號(hào)開始的精確時(shí)間。本發(fā)明具有能量利用率高、頻偏估計(jì)范圍大、估計(jì)精度高的優(yōu)點(diǎn)，適用于LTE標(biāo)準(zhǔn)中高速移動(dòng)通信系統(tǒng)的上行傳輸鏈路。
文檔編號(hào)H04L7/10GK102223226SQ20111014849
公開日2011年10月19日 申請(qǐng)日期2011年6月2日 優(yōu)先權(quán)日2011年6月2日
發(fā)明者劉毅, 張海林, 李勇朝, 王曉元 申請(qǐng)人:西安電子科技大學(xué)