專利名稱：一種實時碼率預(yù)分配的圖像壓縮方法及圖像壓縮裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于圖像處理領(lǐng)域，涉及一種如何實時對圖像進(jìn)行編碼方法及其工程實現(xiàn)裝置。特別是基于小波分析和香農(nóng)信息論得出的碼率預(yù)分配圖像壓縮方法和基于現(xiàn)場可編程邏輯器件與數(shù)字信號處理器(FPGA+DSP)的圖像壓縮處理裝置。
背景技術(shù)：
隨著航天科技的日益發(fā)展，空間飛行器的有效載荷量以及其所攜帶的CCD相機(jī)分辨率、采樣率等不斷增加，這必然給有限的傳輸信道帶寬和大容量數(shù)據(jù)記錄系統(tǒng)帶來沉重的壓力。所以應(yīng)用圖像壓縮技術(shù)已成為迫切的需要，而圖像編碼的目的就是對圖像數(shù)據(jù)的壓縮。圖像的壓縮方法有很多，可以分為經(jīng)典壓縮方法和現(xiàn)代壓縮方法兩大類。
經(jīng)典編碼方法主要有預(yù)測編碼、變換編碼和統(tǒng)計編碼。預(yù)測編碼是根據(jù)數(shù)據(jù)的統(tǒng)計特性得到預(yù)測值，然后傳輸圖像像素與其預(yù)測值的差值信號，時其傳輸?shù)拇a率降低。目前已在JPEG、MPEG等國際標(biāo)準(zhǔn)中得到廣泛應(yīng)用。變換編碼是給定的圖像變換到另一個數(shù)據(jù)域上，使大量的信息用較少的數(shù)據(jù)來表示。常用的變換編碼方法有離散傅里葉變換、離散余弦變換、離散哈達(dá)馬變換。通過研究我們發(fā)現(xiàn)基于上述變換編碼，在大壓縮比時還會出現(xiàn)明顯的“方塊”效應(yīng)和蚊式噪聲。統(tǒng)計壓縮編碼方法是根據(jù)信息碼字出現(xiàn)概率的分布特征而進(jìn)行壓縮編碼，尋找概率與碼字長度間的最優(yōu)匹配。常用的統(tǒng)計編碼有游程編碼、Huffman編碼和算術(shù)編碼三種。
現(xiàn)代壓縮方法不局限于信息論的框架，充分利用了人的視覺生理、心理和圖像信源的各種特征，實現(xiàn)從“波形”編碼到“模型”編碼的轉(zhuǎn)變，為了克服經(jīng)典壓縮方法壓縮比小、 圖像復(fù)原質(zhì)量不理想等弱點。主要有基于分形的編碼、基于模型的編碼、基于區(qū)域分割編碼、基于神經(jīng)網(wǎng)絡(luò)的編碼和基于小波變換的編碼等。利用小波變換可以一次變換整幅圖像， 不僅可以達(dá)到高的壓縮比，而且不會出現(xiàn)JPEG重建圖像中的“方塊”效應(yīng)。
在實際工程中，選擇什么樣的嵌入式系統(tǒng)平臺來完成對圖像壓縮傳輸也是至關(guān)重要的。目前有些圖像壓縮處理系統(tǒng)使用FPGA實現(xiàn)可重構(gòu)計算系統(tǒng)，運算速度快，但對于復(fù)雜算法的實現(xiàn)難度較高，且靈活性差。而DSP芯片強(qiáng)大的數(shù)據(jù)運算處理能力以及FPGA芯片豐富的可編程邏輯資源和I/O接口使得DSP+FPGA的硬件結(jié)構(gòu)成為很好圖像壓縮處理硬件結(jié)構(gòu)，其中DSP負(fù)責(zé)實現(xiàn)圖像處理算法，F(xiàn)PGA負(fù)責(zé)實現(xiàn)各種接口電路以及一些圖像預(yù)處理工作以減輕DSP的負(fù)擔(dān)。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)海量數(shù)據(jù)量給有限的傳輸帶寬和大容量數(shù)據(jù)記錄系統(tǒng)帶來沉重的壓力的技術(shù)缺陷，本發(fā)明提出了一種新的實時碼率預(yù)分配的圖像壓縮方法及其實現(xiàn)處理的實時碼率預(yù)分配的圖像壓縮裝置。
為了實現(xiàn)所述目的，本發(fā)明的第一方面提供一種實時碼率預(yù)分配的圖像壓縮方法，實現(xiàn)所述方法的步驟包括CN 102186076 A
說明書
2/7頁 步驟Sl 對輸入的原始圖像數(shù)據(jù)進(jìn)行預(yù)處理，得到原始圖像數(shù)據(jù)的直流電平平移； 步驟S2 利用硬件描述語言在現(xiàn)場可編程邏輯器件設(shè)計出多級二維5/3小波變換的智能特性核，僅需要多級二維5/3小波變換的智能特性核緩存三行原始圖像數(shù)據(jù)就能實現(xiàn)多級整數(shù)小波變換，以去除原始圖像像素之間的相關(guān)冗余，得到圖像各級子帶； 步驟S3 用信息論原理結(jié)合圖像各級子帶對重建圖像質(zhì)量影響，對各個子帶的碼率進(jìn)行計算分配，得到各個子帶在實際編碼中所貢獻(xiàn)的碼率； 步驟S4 采用上下文相關(guān)多路量化算數(shù)編碼對每個子帶的位平面進(jìn)行熵編碼，對各個子帶在實際編碼中所貢獻(xiàn)的碼率進(jìn)行位平面編碼，當(dāng)熵編碼深度為達(dá)到各個子帶在實際編碼中所貢獻(xiàn)的碼率碼率時，則編碼深度控制返回位平面編碼繼續(xù)進(jìn)行熵編碼，當(dāng)熵編碼深度達(dá)到各個子帶在實際編碼中所貢獻(xiàn)的碼率碼率時，則控制停止熵編碼，進(jìn)而得到細(xì)致的嵌入式碼流，并輸出碼流。
為了實現(xiàn)所述目的，本發(fā)明的第二方面提供一種實時碼率預(yù)分配的圖像壓縮裝置，所述裝置包括相機(jī)通過相機(jī)口與現(xiàn)場可編程邏輯器件相連；現(xiàn)場可編程邏輯器件與數(shù)字信號處理器之間采用SRIO協(xié)議進(jìn)行通信；現(xiàn)場可編程邏輯器件采集相機(jī)數(shù)據(jù)，現(xiàn)場可編程邏輯器件對采集后數(shù)據(jù)進(jìn)行變換；變換后的數(shù)據(jù)通過SRIO模塊端口傳輸?shù)綌?shù)字信號處理器中，數(shù)字信號處理器在利用碼率預(yù)分配方法進(jìn)行編碼；在完成熵編碼后數(shù)據(jù)通過其自帶的以太網(wǎng)絡(luò)將壓縮后圖像傳到遠(yuǎn)方進(jìn)行解壓顯示，或?qū)嚎s后圖像存儲在數(shù)字信號處理器的緩存器中，事后解壓顯示。
本發(fā)明的有益效果本發(fā)明主要采用了一種多級二維小波變換的硬件實現(xiàn)方法和一種碼率預(yù)分配圖像壓縮方法，在一種DSP和FPGA構(gòu)建的而平臺上實現(xiàn)實時圖像壓縮傳輸，從而有效地解決了海量數(shù)據(jù)量給有限的傳輸帶寬和大容量數(shù)據(jù)記錄系統(tǒng)帶來沉重的壓力的技術(shù)缺陷，適用光測、遙感、航測等多種領(lǐng)域的圖像壓縮傳輸，也為研制這種碼率預(yù)分配圖像壓縮方法的硬件實現(xiàn)，提供了一個參考。
本發(fā)明中涉及到的圖像壓縮方法也是最新的基于小波分析的編碼技術(shù)研究成果。 本發(fā)明實現(xiàn)編碼碼率的實時截止，有效地減少了計算量和存儲量。本發(fā)明的壓縮裝置和壓縮方法很好的利用了當(dāng)前最典型的嵌入式架構(gòu)并結(jié)合相應(yīng)的數(shù)學(xué)原理，在實際工程中有效地節(jié)省了海量數(shù)據(jù)的存儲空間以及傳輸帶寬有限問題，應(yīng)用在遙感航測以及光測等設(shè)備， 具有廣闊的市場前景和實際應(yīng)用價值。在編碼前預(yù)先對各個子帶碼率進(jìn)行分配，從而實現(xiàn)真正的“所編即所得”有效地減少了編碼器計算量和存儲量，大大地提高了編碼效率。采用 DSP進(jìn)行熵編碼。該種結(jié)構(gòu)實現(xiàn)簡單、方便。FPGA與DSP之間采用高速串口進(jìn)行通信(SRIO)， 通信速度可以達(dá)到3. 125Gbit\s。


圖1為本發(fā)明中圖像壓縮方法流程圖； 圖2為空間位置組合關(guān)系； 圖3多級整數(shù)小波變換硬件實現(xiàn)結(jié)構(gòu)示意圖； 圖4為現(xiàn)場可編程門陣列FPGA與數(shù)字信號處理器DSP之間的數(shù)據(jù)傳輸實測圖； 圖5為本發(fā)明圖像壓縮系統(tǒng)結(jié)構(gòu)圖； 圖6為本發(fā)明中所設(shè)計的圖像壓縮方法在不同壓縮碼率下解壓效果圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合附圖及具體實施方式
進(jìn)一步詳細(xì)介紹本發(fā)明。
請參見圖1示出本發(fā)明的壓縮方法流程包括 步驟Sl 對輸入的原始圖像數(shù)據(jù)進(jìn)行預(yù)處理，得到原始圖像數(shù)據(jù)的直流電平平移； 步驟S2 利用硬件描述語言(VHDL)在現(xiàn)場可編程邏輯器件設(shè)計出多級二維5/3 小波變換的智能特性(IP)核，僅需要多級二維5/3小波變換的智能特性(IP)核緩存三行原始圖像數(shù)據(jù)就能實現(xiàn)多級整數(shù)小波變換，以去除原始圖像像素之間的相關(guān)冗余，得到圖像各級子帶； 步驟S3 用信息論原理結(jié)合圖像各級子帶對重建圖像質(zhì)量影響，對各個子帶的碼率進(jìn)行計算分配，得到各個子帶在實際編碼中所貢獻(xiàn)的碼率； 步驟S4 采用上下文相關(guān)多路量化(MQ)算數(shù)編碼對每個子帶的位平面進(jìn)行熵編碼，對各個子帶在實際編碼中所貢獻(xiàn)的碼率進(jìn)行位平面編碼，當(dāng)熵編碼深度為達(dá)到各個子帶在實際編碼中所貢獻(xiàn)的碼率碼率時，則編碼深度控制返回位平面編碼繼續(xù)進(jìn)行熵編碼， 當(dāng)熵編碼深度達(dá)到各個子帶在實際編碼中所貢獻(xiàn)的碼率碼率時，則控制停止熵編碼，進(jìn)而得到細(xì)致的嵌入式碼流，并輸出碼流。
本發(fā)明中涉及到的是一種碼率預(yù)分配的比特平面編碼方式，所述方法包括以下幾個部分圖像預(yù)處理、二維整數(shù)小波變換(IWT)的高速現(xiàn)場可編程門陣列FPGA實現(xiàn)、高速現(xiàn)場可編程門陣列FPGA與數(shù)字信號處理器DSP之間的高速信號傳輸及編碼前碼率預(yù)分配準(zhǔn)則及其熵編碼(以下將高速現(xiàn)場可編程門陣列FPGA、數(shù)字信號處理器DSP簡化為FPGA、 DSP)，下面詳細(xì)描述所述方法的具體步驟 1.原始圖像預(yù)處理 首先，為使圖像進(jìn)行小波變換后的系數(shù)變化的動態(tài)范圍不應(yīng)過大，有利于后端編碼，在對原始圖像輸入數(shù)據(jù)進(jìn)行變換前應(yīng)當(dāng)進(jìn)行直流電平平移的處理。其具體方法按照公式(1)表示 I' (x, y) = I(x, y)-2^ (1) 其中I (χ，y)表示在原始圖像中坐標(biāo)為X，y出像素值，i為像素深度。
2. 二維整數(shù)小波變換(IWT)的硬件高速實現(xiàn) 小波變換以其獨特的時頻分析特性和多分辨率能力已被廣泛的應(yīng)用于圖像壓縮領(lǐng)域?；谟布崿F(xiàn)的小波變換目前也有相關(guān)的產(chǎn)品誕生，為追逐硬件實現(xiàn)的簡單與高速性。在本發(fā)明裝置中利用硬件描述語言(VHDL)在FPGA中開發(fā)了一種多級二維5/3小波變換的智能特性(IP)核(Intellectuality Property Core)。通過一種內(nèi)嵌擴(kuò)展方式，將傳統(tǒng)的提升算法中單純的數(shù)據(jù)延拓過程嵌入到整個變換過程中，在變換過程中，無需要等待所有數(shù)據(jù)行都變換完后再進(jìn)行列變換，而是僅僅在FPGA緩存三行數(shù)據(jù)后即進(jìn)行列變換，三行數(shù)據(jù)中二行分裂數(shù)據(jù)，一行更新數(shù)據(jù)。這樣不僅有效地減少了所需要的內(nèi)存空間和讀寫訪問次數(shù)，而且大大降低了運算復(fù)雜度，具體改進(jìn)后的變換過程如表達(dá)式(2)和表達(dá)式(3)
權(quán)利要求
1.一種碼率預(yù)分配的圖像壓縮方法，所述方法的壓縮步驟如下步驟Sl 對輸入的原始圖像數(shù)據(jù)進(jìn)行預(yù)處理，得到原始圖像數(shù)據(jù)的直流電平平移；步驟S2 利用硬件描述語言VHDL在現(xiàn)場可編程邏輯器件設(shè)計出多級二維5/3小波變換的智能特性IP核，僅需要多級二維5/3小波變換的智能特性IP核緩存三行原始圖像數(shù)據(jù)就能實現(xiàn)多級整數(shù)小波變換，以去除原始圖像像素之間的相關(guān)冗余，得到圖像各級子帶；步驟S3 用信息論原理結(jié)合圖像各級子帶對重建圖像質(zhì)量影響，對各個子帶的碼率進(jìn)行計算分配，得到各個子帶在實際編碼中所貢獻(xiàn)的碼率；步驟S4 采用上下文相關(guān)多路量化MQ算數(shù)編碼對每個子帶的位平面進(jìn)行熵編碼，對各個子帶在實際編碼中所貢獻(xiàn)的碼率進(jìn)行位平面編碼，當(dāng)熵編碼深度為達(dá)到各個子帶在實際編碼中所貢獻(xiàn)的碼率碼率時，則編碼深度控制返回位平面編碼繼續(xù)進(jìn)行熵編碼，當(dāng)熵編碼深度達(dá)到各個子帶在實際編碼中所貢獻(xiàn)的碼率碼率時，則控制停止熵編碼，進(jìn)而得到細(xì)致的嵌入式碼流，并輸出碼流。
2.根據(jù)權(quán)利要求1所述的碼率預(yù)分配的圖像壓縮方法，其特征在于，所述多級二維5/3 小波變換的智能特性IP核是通過內(nèi)嵌擴(kuò)展方式將傳統(tǒng)的提升算法中單純的數(shù)據(jù)延拓過程嵌入到整個變換過程中，在現(xiàn)場可編程邏輯器件中緩存三行數(shù)據(jù)后即進(jìn)行列變換，所述三行數(shù)據(jù)是二行分裂數(shù)據(jù)和一行更新數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的碼率預(yù)分配的圖像壓縮方法，其特征在于，采用數(shù)字信號處理器進(jìn)行熵編碼。
4.根據(jù)權(quán)利要求3所述的碼率預(yù)分配的圖像壓縮方法，其特征在于，所述現(xiàn)場可編程邏輯器件與數(shù)字信號處理器之間采用高速串口進(jìn)行通信SRI0，通信速度達(dá)到 3.125Gbit\s。
5.一種利用權(quán)利要求1所述的碼率預(yù)分配圖像壓縮方法的碼率預(yù)分配圖像壓縮裝置， 其特征在于，相機(jī)通過相機(jī)口與現(xiàn)場可編程邏輯器件相連；現(xiàn)場可編程邏輯器件與數(shù)字信號處理器之間采用SRIO協(xié)議進(jìn)行通信；現(xiàn)場可編程邏輯器件采集相機(jī)數(shù)據(jù)，現(xiàn)場可編程邏輯器件對采集后數(shù)據(jù)進(jìn)行變換；變換后的數(shù)據(jù)通過SRIO模塊的端口傳輸?shù)綌?shù)字信號處理器中，數(shù)字信號處理器在利用碼率預(yù)分配方法進(jìn)行編碼；在完成熵編碼后數(shù)據(jù)通過其自帶的以太網(wǎng)絡(luò)將壓縮后圖像傳到遠(yuǎn)方進(jìn)行解壓顯示，或?qū)嚎s后圖像存儲在數(shù)字信號處理器的緩存器中，事后解壓顯示。
全文摘要
本發(fā)明是一種實時碼率預(yù)分配的圖像壓縮方法及圖像壓縮裝置，所述方法是由變換、碼率預(yù)分配和熵編碼組成，變換采用多級整數(shù)小波變換以去除原始圖像像素之間的相關(guān)冗余，利用率失真理論結(jié)合變換后圖像各個子帶對圖像重建質(zhì)量影響重要性原則來指導(dǎo)各級子帶在實際編碼中需要貢獻(xiàn)的碼率，最后利用預(yù)先分配的碼率指導(dǎo)最后的熵編碼，實現(xiàn)編碼碼率的實時截止。在所述壓縮裝置中將方法的任務(wù)劃分，壓縮裝置含有FPGA、DSP，利用FPGA實現(xiàn)高速多級整數(shù)小波變換，將變換后的數(shù)據(jù)通過高速SRIO模塊接口傳輸?shù)紻SP中進(jìn)行壓縮編碼。本發(fā)明利用當(dāng)前最典型的嵌入式架構(gòu)并結(jié)合相應(yīng)的數(shù)學(xué)原理，有效地節(jié)省了海量數(shù)據(jù)的存儲空間以及傳輸帶寬有限問題。
文檔編號H04N7/26GK102186076SQ201110111709
公開日2011年9月14日 申請日期2011年4月29日 優(yōu)先權(quán)日2011年4月29日
發(fā)明者任國強(qiáng), 李其虎, 姚俊, 黃靜, 張峰 申請人:中國科學(xué)院光電技術(shù)研究所