專利名稱：暗陽補(bǔ)償電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像傳感器，特別是涉及一種暗陽補(bǔ)償電路。
背景技術(shù)：
互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器是一種擷取圖像的電子裝置，其將光強(qiáng)度轉(zhuǎn)換為電荷，再將其轉(zhuǎn)換為電壓并讀取出來。圖I顯示一種傳統(tǒng)四晶體管(4T)圖像傳感器的像素單元，其包含一個(gè)光二極管D及四個(gè)晶體管一 Mtx、Mrst, Msf, Mselo當(dāng)重置晶體管Mrst被重置信號(hào)R導(dǎo)通時(shí)，可進(jìn)行電壓重置。源極跟隨器Msf可用以緩沖或放大光二極管D的累積(integrated)光信號(hào)。當(dāng)傳送晶體管Mtx被傳送信號(hào)T開啟時(shí)，可用以傳送光二極管D的累積光信號(hào)。當(dāng)選擇晶體管Msel被字符線信號(hào)WL開啟時(shí)，則可從位線BL讀取光信號(hào)。像素單元于檢測(cè)強(qiáng)光(例如太陽光)時(shí)，在傳送晶體管Mtx未導(dǎo)通之前，浮動(dòng)擴(kuò)散區(qū)FD即可能發(fā)生放電現(xiàn)象，造成后續(xù)讀取的誤差，使得原本極亮區(qū)域會(huì)局部變暗，一般稱為暗陽(dark sun或black sun)效應(yīng)。雖然有一些方法被提出以改進(jìn)暗陽效應(yīng)，然而部分方法會(huì)產(chǎn)生其它的缺點(diǎn)，有些方法則會(huì)造成電路的復(fù)雜，因而增加電路面積及功率消耗。因此，亟需提出一種有效且簡化的電路，以補(bǔ)償暗陽效應(yīng)。

發(fā)明內(nèi)容
鑒于上述，本發(fā)明實(shí)施例的目的之一在于提出一種暗陽補(bǔ)償電路，用以補(bǔ)償像素單元因暗陽效應(yīng)造成輸出位線的錯(cuò)誤壓降。根據(jù)本發(fā)明實(shí)施例，暗陽補(bǔ)償電路包含臨界值檢測(cè)電路、電壓拉高電路及開關(guān)。臨界值檢測(cè)電路接收像素單元的輸出位線的圖像信號(hào)，且電壓拉高電路接收臨界值檢測(cè)電路的輸出。當(dāng)暗陽效應(yīng)造成位線的圖像信號(hào)的電壓值小于預(yù)設(shè)臨界值時(shí)，開關(guān)會(huì)斷開原始路徑而切換至新路徑，且臨界值檢測(cè)電路驅(qū)動(dòng)電壓拉高電路，使得輸出節(jié)點(diǎn)的電壓被拉高至電源電壓。根據(jù)本發(fā)明第一實(shí)施例，臨界值檢測(cè)電路包含或門，其具二輸入端，分別接收位線的圖像信號(hào)及致能控制信號(hào)，且具輸出端，耦接至電壓拉高電路。電壓拉高電路包含非門及電壓拉高晶體管。其中，非門的輸入端接收或門的輸出，且電壓拉高晶體管的柵極耦接至非門的輸出端，漏極耦接至電源電壓，源極耦接至輸出節(jié)點(diǎn)。根據(jù)本發(fā)明第二實(shí)施例，臨界值檢測(cè)電路包含致能晶體管、箝制晶體管、重置晶體管、電容與與門。其中，致能晶體管、箝制晶體管及重置晶體管串聯(lián)于位線與電源電壓之間。電容并聯(lián)于重置晶體管的源極、漏極之間。與門具二輸入端，分別接收重置信號(hào)及該電容未與電源電壓連接的一端。電壓拉高電路包含電壓拉高晶體管，其柵極接收與門的輸出，其源極、漏極分別耦接至電源電壓、輸出節(jié)點(diǎn)。根據(jù)本發(fā)明第三實(shí)施例，臨界值檢測(cè)電路包含電流鏡電路、致能晶體管、箝制晶體管與與門。其中，致能晶體管及箝制晶體管串聯(lián)于電流鏡電路的輸入支路與位線之間。非門的輸入端耦接至電流鏡電路的輸出端。電壓拉高電路包含電壓拉高晶體管，其柵極接收非門的輸出。


圖1顯示一種傳統(tǒng)四晶體管(4T)圖像傳感器的像素單元；圖2顯示本發(fā)明第一實(shí)施例的暗陽(dark sun)補(bǔ)償電路；圖3顯示本發(fā)明第二實(shí)施例的暗陽補(bǔ)償電路；圖4顯示本發(fā)明第三實(shí)施例的暗陽補(bǔ)償電路。
具體實(shí)施例方式圖2顯示本發(fā)明第一實(shí)施例的暗陽(dark sun)補(bǔ)償電路2，用以補(bǔ)償像素單元10因暗陽效應(yīng)造成輸出位線BL的錯(cuò)誤壓降。本發(fā)明各實(shí)施例的像素單元10可使用各式的像素結(jié)構(gòu)，例如四晶體管(4T)像素單元或三晶體管(3T)像素單元。檢測(cè)電路20、電壓拉高電路22及開關(guān)SW。臨界值檢測(cè)電路20接收像素單元10的輸出位線BL的圖像信號(hào)。此外，臨界值檢測(cè)電路20還可接收致能控制信號(hào)bs_en，當(dāng)其為主動(dòng)時(shí)，則開啟臨界值檢測(cè)電路20的功能，否則即關(guān)閉臨界值檢測(cè)電路20的功能。當(dāng)暗陽效應(yīng)造成位線BL的圖像信號(hào)的電壓值小于預(yù)設(shè)臨界值時(shí)，開關(guān)SW會(huì)斷開原始路徑a而切換至新路徑b，且驅(qū)動(dòng)電壓拉高電路22，使得輸出至后續(xù)采樣電路(例如關(guān)聯(lián)雙重采樣電路(CDS))的輸出節(jié)點(diǎn)P的電壓被拉高至電源電壓AVDD。在本實(shí)施例中，臨界值檢測(cè)電路20包含或門201，其具二輸入端，分別接收位線BL的圖像信號(hào)及致能控制信號(hào)bs_en ;或門201的輸出則饋至電壓拉高電路22。在本實(shí)施例中，或門201除了用以執(zhí)行邏輯運(yùn)算之外，還同時(shí)提供所需的信號(hào)延遲功能以及信號(hào)放大功能。本實(shí)施例的電壓拉高電路22包含非門221與電壓拉高晶體管NI，其可使用N型金屬氧化物半導(dǎo)體(NMOS)晶體管。非門221的輸入端接收或門201的輸出，非門221的輸出端耦接至NMOS晶體管NI的柵極；NM0S晶體管NI的漏極耦接至電源電壓AVDD，源極耦接至輸出節(jié)點(diǎn)P。在本實(shí)施例中，非門221除了用以執(zhí)行邏輯運(yùn)算之外，還同時(shí)提供所需的信號(hào)延遲功能。根據(jù)圖2所示的暗陽補(bǔ)償電路2，當(dāng)致能控制信號(hào)bs_en為邏輯“O”時(shí)可開啟臨界值檢測(cè)電路20的功能。當(dāng)暗陽效應(yīng)造成位線BL的圖像信號(hào)的電壓值小于大約I伏特時(shí)，或門201的輸出會(huì)從邏輯“I”變?yōu)椤癘”。接著，或門201的輸出使非門221的輸出從邏輯“O”變?yōu)椤?”，因而導(dǎo)通NMOS晶體管NI，使得輸出節(jié)點(diǎn)P被拉高至電源電壓AVDD。藉此，即可補(bǔ)償因暗陽效應(yīng)所造成的錯(cuò)誤壓降。根據(jù)本實(shí)施例，僅需使用簡單的邏輯電路即可達(dá)到暗陽效應(yīng)的補(bǔ)償，既可減小電路面積也可減少功率消耗。圖3顯示本發(fā)明第二實(shí)施例的暗陽補(bǔ)償電路3，其架構(gòu)類似于圖2所示第一實(shí)施例的暗陽補(bǔ)償電路2，亦即，主要包含臨界值檢測(cè)電路20、電壓拉高電路22及開關(guān)SW。在本實(shí)施例中，臨界值檢測(cè)電路20包含串聯(lián)于位線BL與電源電壓AVDD之間的致能晶體管N2、箝制晶體管N3及重置晶體管P1，其中致能晶體管N2靠近位線BL而重置晶體管Pl靠近電源電壓AVDD。此外，電容C并聯(lián)于重置晶體管Pl的源極、漏極之間。其中，致能晶體管N2與箝制晶體管N3可使用NMOS晶體管，而重置晶體管Pl可使用P型金屬氧化物半導(dǎo)體(PMOS)晶體管。臨界值檢測(cè)電路20還包含與門202，其二輸入端分別接收重置信號(hào)及電容C未與電源電壓AVDD連接的一端。本實(shí)施例的電壓拉高電路22包含電壓拉高晶體管P2，其柵極接收與門202的輸出，其源極、漏極分別耦接至電源電壓AVDD、輸出節(jié)點(diǎn)P，其中，電壓拉高晶體管P2可使用PMOS晶體管。此外，于與門202與電壓拉高晶體管P2之間還可串接二非門203及222，用以提供信號(hào)延遲功能。當(dāng)致能控制信號(hào)bs_en為邏輯“I”時(shí)可開啟臨界值檢測(cè)電路20的功能；反之，當(dāng)為邏輯“O”時(shí)，則關(guān)閉臨界值檢測(cè)電路20的功能。當(dāng)重置晶體管Pl接收到邏輯“O”的重置信號(hào)時(shí)，可將電容C予以放電。當(dāng)暗陽效應(yīng)造成位線BL的圖像信號(hào)的電壓值小于箝制電壓CLAMP時(shí)，電流會(huì)流過致能晶體管N2、箝制晶體管N3并對(duì)電容C充電。當(dāng)電容C充電至默認(rèn)值時(shí)，該電容C輸入至與門202的輸入小于預(yù)設(shè)臨界值而變成邏輯“0”，使得與門202的輸出從邏輯“I”變?yōu)椤?”，因而導(dǎo)通電壓拉高晶體管P2，使得輸出節(jié)點(diǎn)P被拉高至電源電壓AVDD。藉此，即可補(bǔ)償因暗陽效應(yīng)所造成的錯(cuò)誤壓降。圖4顯示本發(fā)明第三實(shí)施例的暗陽補(bǔ)償電路4，其架構(gòu)類似于圖2所示第一實(shí)施例的暗陽補(bǔ)償電路2，亦即，主要包含臨界值檢測(cè)電路20、電壓拉高電路22及開關(guān)SW。在本實(shí)施例中，臨界值檢測(cè)電路20包含電流鏡(current mirror)電路204,其輸入支路與位線BL之間串聯(lián)有致能晶體管N2與箝制晶體管N3，類似于圖3所示的第二實(shí)施例。于電流鏡電路204的輸出支路，其輸出端耦接非門205。在本實(shí)施例中，電流鏡電路204的輸出支路的電流(例如1/4)經(jīng)設(shè)計(jì)使其小于輸入支路的電流(例如I)。本實(shí)施例的電壓拉高電路22包含電壓拉高晶體管P2，類似于圖3所示的第二實(shí)施例，其柵極接收非門205的輸出。此外，于非門205與電壓拉高晶體管P2之間還可串接二非門203及222，用以提供信號(hào)延遲功能，類似于圖3所示的第二實(shí)施例。當(dāng)致能控制信號(hào)bs_en為邏輯“I”時(shí)可開啟臨界值檢測(cè)電路20的功能；反之，當(dāng)為邏輯“O”時(shí)，則關(guān)閉臨界值檢測(cè)電路20的功能。當(dāng)暗陽效應(yīng)造成位線BL的圖像信號(hào)的電壓值小于箝制電壓CLAMP時(shí)，電流會(huì)流過致能晶體管N2、箝制晶體管N3。此電流會(huì)鏡射至電流鏡電路204的輸出支路，使得輸出端被拉至電源電壓AVDD，并使得非門205的輸出從邏輯“I”變?yōu)椤?”，因而導(dǎo)通電壓拉高晶體管P2，使得輸出節(jié)點(diǎn)P被拉高至電源電壓AVDD。藉此，即可補(bǔ)償因暗陽效應(yīng)所造成的錯(cuò)誤壓降。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并非用以限定本發(fā)明的權(quán)利范圍；凡其它未脫離發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.ー種暗陽補(bǔ)償電路，包含 臨界值檢測(cè)電路，接收像素単元的輸出位線的圖像信號(hào)； 電壓拉高電路，接收所述臨界值檢測(cè)電路的輸出；及 開關(guān)，當(dāng)暗陽效應(yīng)造成所述位線的圖像信號(hào)的電壓值小于預(yù)設(shè)臨界值時(shí)，所述開關(guān)會(huì)斷開原始路徑而切換至新路徑，且所述 臨界值檢測(cè)電路驅(qū)動(dòng)所述電壓拉高電路，使得輸出節(jié)點(diǎn)的電壓被拉高至電源電壓。
2.如權(quán)利要求I所述的暗陽補(bǔ)償電路，其中上述臨界值檢測(cè)電路還接收致能控制信號(hào)，當(dāng)其為主動(dòng)吋，則開啟所述臨界值檢測(cè)電路的功能，否則即關(guān)閉所述臨界值檢測(cè)電路的功能。
3.如權(quán)利要求2所述的暗陽補(bǔ)償電路，其中上述臨界值檢測(cè)電路包含或門，其具ニ輸入端，分別接收所述位線的圖像信號(hào)及所述致能控制信號(hào)，且具輸出端，耦接至所述電壓拉聞電路。
4.如權(quán)利要求3所述的暗陽補(bǔ)償電路，其中上述電壓拉高電路包含 非門，其輸入端接收所述或門的輸出；及 電壓拉高晶體管，其柵極耦接至所述非門的輸出端，漏極耦接至所述電源電壓，源極耦接至所述輸出節(jié)點(diǎn)。
5.如權(quán)利要求2所述的暗陽補(bǔ)償電路，其中上述臨界值檢測(cè)電路包含 致能晶體管、箝制晶體管及重置晶體管，串聯(lián)于所述位線與所述電源電壓之間，其中所述致能晶體管靠近所述位線而所述重置晶體管靠近所述電源電壓； 電容，并聯(lián)于所述重置晶體管的源極、漏極之間 '及 與門，具ニ輸入端，分別接收重置信號(hào)及所述電容未與所述電源電壓連接的一端。
6.如權(quán)利要求5所述的暗陽補(bǔ)償電路，其中上述電壓拉高電路包含電壓拉高晶體管，其柵極接收所述與門的輸出，其源極、漏極分別耦接至所述電源電壓、所述輸出節(jié)點(diǎn)。
7.如權(quán)利要求6所述的暗陽補(bǔ)償電路，還包含ニ非門，串接于所述與門與所述電壓拉聞晶體管之間。
8.如權(quán)利要求2所述的暗陽補(bǔ)償電路，其中上述臨界值檢測(cè)電路包含 電流鏡電路； 致能晶體管、箝制晶體管，串聯(lián)于所述電流鏡電路的輸入支路與所述位線之間 '及 非門，其輸入端耦接至所述電流鏡電路的輸出端。
9.如權(quán)利要求8所述的暗陽補(bǔ)償電路，其中上述電流鏡電路的輸出支路的電流小于所述電流鏡電路的輸入支路的電流。
10.如權(quán)利要求8所述的暗陽補(bǔ)償電路，其中上述的電壓拉高電路包含電壓拉高晶體管，其柵極接收所述非門的輸出。
11.如權(quán)利要求10所述的暗陽補(bǔ)償電路，還包含ニ額外非門，串接于所述非門與所述電壓拉高晶體管之間。
全文摘要
一種暗陽(dark sun)補(bǔ)償電路。臨界值檢測(cè)電路接收像素單元的輸出位線的圖像信號(hào)。電壓拉高電路接收臨界值檢測(cè)電路的輸出。當(dāng)暗陽效應(yīng)造成位線的圖像信號(hào)的電壓值小于預(yù)設(shè)臨界值時(shí)，臨界值檢測(cè)電路驅(qū)動(dòng)電壓拉高電路，使得輸出節(jié)點(diǎn)的電壓被拉高至電源電壓。
文檔編號(hào)H04N5/374GK102625057SQ201110032308
公開日2012年8月1日 申請(qǐng)日期2011年1月26日 優(yōu)先權(quán)日2011年1月26日
發(fā)明者劉智民, 陳慶豐 申請(qǐng)人:英屬開曼群島商恒景科技股份有限公司