專利名稱：在圖像傳感器中暫停列讀出的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及在數(shù)碼相機(jī)及其它圖像捕捉裝置中使用的電子圖像傳感器，且更特定來說，涉及用于配合電子圖像傳感器使用的取樣及讀出技術(shù)。
背景技術(shù)：
ー種典型的固態(tài)電子圖像傳感器包括以ニ維陣列布置的許多光敏感圖像元件(“像素”)。這些像素通常形成于半導(dǎo)體材料中且具有積累由進(jìn)入所述像素的光子產(chǎn)生的電子空穴對(duì)引起的電荷的性質(zhì)。在電荷耦合裝置(CCD)圖像傳感器中，可通過從陣列移出電荷而從圖像傳感器讀出積累電荷?；蛘?，在有源像素傳感器(APS)中，可通過位于接近于像素的陣列內(nèi)的電路而將電荷轉(zhuǎn)換為電壓且可以掃描方式取樣及讀取所得電壓。APS圖像傳感器也稱為互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器。根據(jù)常規(guī)實(shí)踐，在CMOS圖像傳感器中的像素信號(hào)的取樣及讀出一般涉及將給定行中的所有像素信號(hào)取樣到列電路中，且接著以順序方式從列電路讀出整個(gè)行的所取樣的像素信號(hào)。此取樣及讀出操作逐行進(jìn)行直到讀出整個(gè)像素陣列。在常規(guī)實(shí)踐中，取樣及讀出操作不會(huì)在時(shí)間上重疊，且取樣操作代表從陣列讀取像素信號(hào)所需的總時(shí)間的重要部分。標(biāo)題為“具有稀疏彩色濾光器陣列圖案的圖象傳感器的取樣及讀出(Samplingand Readout of an Image bensor Having a Sparse Color Filter Array Pattern)，，的第2009/0195681號(hào)美國(guó)專利申請(qǐng)公開案掲示用于CMOS圖像傳感器的取樣及讀出，其中像素信號(hào)的取樣與先前所取樣的像素的讀出并行發(fā)生，所述美國(guó)專利申請(qǐng)公開案以引用的方式并入本文中。在此方案中，為從像素陣列輸出的各列信號(hào)提供兩個(gè)列電路。通過所述列電路中的一者取樣來自所選擇像素的像素信號(hào)，同時(shí)在讀出另一列電路中的先前所取樣的像素信號(hào)。通過以此方式重疊取樣及讀出操作，消除用于取樣操作的時(shí)間量。此做法減少從陣列讀取像素信號(hào)所需的總時(shí)間且增加圖像傳感器的幀讀出速率。除像素信號(hào)外，取樣操作可對(duì)系統(tǒng)噪聲進(jìn)行取樣。由于整行像素信號(hào)的上述取樣操作同時(shí)發(fā)生，所以所捕捉的系統(tǒng)噪聲有可能與所取樣的像素信號(hào)的整個(gè)行或行的一部分相關(guān)。在如上所述的成像系統(tǒng)中，此行相關(guān)噪聲在所捕捉的圖像中產(chǎn)生不好的視覺假影。在CMOS圖像傳感器的常規(guī)非重疊取樣及讀出中，可通過在取樣時(shí)間期間關(guān)閉噪聲產(chǎn)生器減少系統(tǒng)噪聲，特別是到讀出電路的多個(gè)部分的時(shí)鐘信號(hào)。然而，在上文概述的重疊取樣及讀出操作中，在取樣期間關(guān)閉到讀出電路的時(shí)鐘信號(hào)并非選項(xiàng)，這是因?yàn)樽x出操作與取樣操作并行發(fā)生。因此，雖然并行取樣及讀出技術(shù)在讀出時(shí)間上提供改進(jìn)，其也増加對(duì)取樣系統(tǒng)噪聲的易感性且招致不好的行相關(guān)視覺假影。

發(fā)明內(nèi)容
一種圖像傳感器包含具有多個(gè)列輸出的ニ維像素陣列及連接到各列輸出的輸出電路。各輸出電路經(jīng)配置以操作并行取樣及讀取操作。模擬前端(AFE)電路處理從輸出電路輸出的像素?cái)?shù)據(jù)，且AFE時(shí)鐘控制器將AFE時(shí)鐘信號(hào)傳輸?shù)紸FE電路以實(shí)現(xiàn)像素?cái)?shù)據(jù)的處理。時(shí)序產(chǎn)生器輸出由列解碼器接收的列地址序列。在ー個(gè)或ー個(gè)以上取樣操作期間，AFE時(shí)鐘控制器暫停AFE時(shí)鐘信號(hào)的輸出，且在取樣操作期間，時(shí)序產(chǎn)生器暫停列地址序列的輸出。AFE時(shí)鐘信號(hào)及列地址序列的輸出在取樣操作結(jié)束時(shí)恢復(fù)。通過在各輸出電路中起始并行取樣及讀取操作，開始用于從包含具有多個(gè)列輸出的ニ維像素陣列及連接到各列輸出的輸出電路的圖像傳感器讀出圖像的方法，其中各輸出電路經(jīng)配置以操作并行取樣及讀取操作。在例如用于像素“復(fù)位”(RESET)信號(hào)的取樣操作的第一取樣操作期間，暫停AFE時(shí)鐘控制器及列地址序列的輸出。在完成第一取樣操作后，AFE時(shí)鐘控制器及列地址序列的輸出恢復(fù)。在例如用于像素“信號(hào)”(SIGNAL)信號(hào)的取樣操作的第二取樣操作期間，再次暫停AFE時(shí)鐘控制器及列地址序列的輸出。在完成第二取樣操作后，AFE時(shí)鐘控制器及列地址序列的輸出恢復(fù)?？芍貜?fù)暫停AFE時(shí)鐘控制器及列地址序列，直到已從像素陣列取樣且讀出所有信號(hào)。在暫停AFE時(shí)鐘信號(hào)及列地址序列時(shí)，可存儲(chǔ)從各輸出電路輸出的像素?cái)?shù)據(jù)。選擇性地存儲(chǔ)像素?cái)?shù)據(jù)，使像素?cái)?shù)據(jù)的輸出延遲以實(shí) 現(xiàn)像素?cái)?shù)據(jù)的不中斷輸出數(shù)據(jù)流。有利效應(yīng)根據(jù)本發(fā)明的圖像傳感器及圖像捕捉方法對(duì)于減少捕捉圖像所需的時(shí)間同時(shí)減少所捕捉的圖像中的噪聲是有用的。這些圖像傳感器及方法具有廣泛應(yīng)用且許多類型的圖像捕捉裝置可有效地使用這些傳感器及方法。


參考下列圖式更好地理解本發(fā)明的實(shí)施例。圖式的元件相對(duì)于彼此未必是按比例的。圖I是在根據(jù)本發(fā)明的實(shí)施例中的圖像捕捉裝置的簡(jiǎn)化框圖；圖2是在根據(jù)本發(fā)明的實(shí)施例中的CMOS圖像傳感器的俯視圖的框圖；圖3是展示于圖2中的像素陣列202的更詳細(xì)的圖；圖4是展示于圖2中的AFE電路212的框圖；圖5是展示于圖2中的取樣及讀出輸出電路210的一部分的電路圖；圖6描繪展示于圖2中的取樣及讀出輸出電路210的非并行取樣及讀取操作的示范性時(shí)序圖；圖7描繪展示于圖2中的列輸出電路210的并行取樣及讀取操作的示范性時(shí)序圖；圖8是在根據(jù)本發(fā)明的實(shí)施例中的用于暫停列讀出的方法的流程圖；圖9描繪展示于圖8中的方法的示范性時(shí)序圖；圖10描繪用于通過使用數(shù)字緩沖器使來自圖9的中斷數(shù)據(jù)流連續(xù)的電路的框圖；及圖11描繪展示于圖10中的電路的示范性時(shí)序圖。
具體實(shí)施例方式在整個(gè)說明書及權(quán)利要求書中，下列術(shù)語采用與本文明確相關(guān)聯(lián)的意義，除非上下文另外清楚指示。“一”及“所述”的意義包含復(fù)數(shù)的參考，“在......中”的意義包含“在......中”及“在......上”。術(shù)語“連接”意味已連接項(xiàng)目之間的直接電連接，或通過
ー個(gè)或ー個(gè)以上無源或有源中間裝置的間接連接。術(shù)語“電路”意味單ー組件或多個(gè)組件(有源或無源)，其連接在一起以提供期望的功能。術(shù)語“信號(hào)”意味至少ー個(gè)電流、電壓或數(shù)據(jù)信號(hào)。此外，參考所描述的圖的定向來使用例如“在......上”、“在......上方”、“頂
部”、“底部”的指向性術(shù)語。因?yàn)楸景l(fā)明的實(shí)施例的組件可定位于許多不同定向，所以指向性專門名詞僅用于說明的目的而絕非限制。參考圖式，在全部視圖中相同數(shù)字指示相同部件。圖I是在根據(jù)本發(fā)明的實(shí)施例中的圖像捕捉裝置的簡(jiǎn)化框圖。在圖I中圖像捕捉裝置100實(shí)施為數(shù)碼相機(jī)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，數(shù)碼相機(jī)僅是可利用并入有本發(fā)明的圖像傳感器的圖像捕捉裝置的ー個(gè)實(shí)例。其它類型的圖像捕捉裝置(舉例來說例如手機(jī)相機(jī)、掃描儀及數(shù)碼攝像機(jī))可與本發(fā)明一起使用。在數(shù)碼相機(jī)100中，來自被攝體場(chǎng)景的光102經(jīng)輸入到成像級(jí)104。成像級(jí)104可包含例如透鏡、中性密度濾光器、光圈及快門的常規(guī)元件。光102由成像級(jí)104聚焦以在圖像傳感器106上形成圖像。圖像傳感器106通過將入射光轉(zhuǎn)換為電信號(hào)捕捉ー個(gè)或ー個(gè)以上圖像。數(shù)碼相機(jī)100進(jìn)ー步包含處理器108、存儲(chǔ)器110、顯示器112及一或ー個(gè)以上額外輸入/輸出(I/O)元件114。雖然在圖I的實(shí)施例中展示為分開的元件，但是成像級(jí)104可與圖像傳感器106及可能與數(shù)碼相機(jī)100的ー個(gè)或ー個(gè)以上額外元件集成以形成相機(jī)模塊。舉例來說，處理器或存儲(chǔ)器可在根據(jù)本發(fā)明的實(shí)施例中與相機(jī)模塊中的圖像傳感器106集成。舉例來說，處理器108可實(shí)施為微處理器、中央處理單元(CPU)、專用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)或其它處理裝置或多個(gè)此些裝置的組合。成像級(jí)104及圖像傳感器106的各種元件可由從處理器108供應(yīng)的時(shí)序信號(hào)或其它信號(hào)控制。存儲(chǔ)器110可配置為任ー類型的存儲(chǔ)器，舉例來說例如隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、快閃存儲(chǔ)器、基于磁盤的存儲(chǔ)器、可裝卸存儲(chǔ)器、或任一組合的其它類型的存儲(chǔ)元件。由圖像傳感器106捕捉的給定圖像可通過處理器108存儲(chǔ)于存儲(chǔ)器110中且呈現(xiàn)在顯示器112上。盡管可使用其它類型的顯示器，但顯示器112通常是有源矩陣彩色液晶顯示器(LCD)。所述額外I/O元件114可包含(舉例來說)各種屏幕上控件、按鈕或其它用戶接ロ、網(wǎng)絡(luò)接ロ或存儲(chǔ)卡接ロ。應(yīng)明白，展示于圖I中的數(shù)碼相機(jī)可包括所屬領(lǐng)域的技術(shù)人員已知的類型的額外或替代元件。本文中未特定展示或描述的元件可能是選自此項(xiàng)技術(shù)中已知的元件。如前所述，本發(fā)明可在很多種圖像捕捉裝置中實(shí)施。此外，本文所描述的實(shí)施例的某些方面可至少部分以由圖像捕捉裝置的ー個(gè)或ー個(gè)以上處理元件所執(zhí)行的軟件的形式實(shí)施。所屬領(lǐng)域的技術(shù)人員將明白，考慮到文本所提供的教示，此軟件可以簡(jiǎn)單方式實(shí)施?，F(xiàn)在參考圖2，其展示在根據(jù)本發(fā)明的實(shí)施例中的圖像傳感器106的俯視圖的框圖。圖像傳感器106包含通常以行及列布置以形成像素陣列202的多個(gè)像素200。圖像傳感器106進(jìn)ー步包含列解碼器204、行解碼器206、數(shù)字邏輯208、多個(gè)取樣及讀出輸出電路 210及模擬前端(AFE)電路212。行解碼器206將控制信號(hào)提供到像素陣列202中的像素200的行。這些控制信號(hào)中有ー些是用于從個(gè)別像素行讀出信號(hào)。其它控制信號(hào)是用于將個(gè)別像素行復(fù)位為已知電勢(shì)。數(shù)字邏輯208包含控制寄存器214、時(shí)序產(chǎn)生器216、模擬前端(AFE)時(shí)鐘控制器218、模擬前端(AFE)接ロ 220及數(shù)字緩沖器222。在根據(jù)本發(fā)明的實(shí)施例中，控制寄存器214存儲(chǔ)在暫停列尋址信號(hào)前發(fā)生的時(shí)鐘周期的數(shù)目。列尋址信號(hào)優(yōu)選在接近取樣操作結(jié)束時(shí)暫停。如果尋址信號(hào)太接近取樣周期結(jié)束時(shí)暫停，那么仍可存在將展示為圖像假影的來自時(shí)鐘/尋址的噪聲。如果尋址信號(hào)太快暫停，那么性能將降級(jí)。何時(shí)暫停尋址信號(hào)的時(shí)序是通過有效地減少或消除噪聲的暫停的最小長(zhǎng)度而確定。時(shí)序產(chǎn)生器216產(chǎn)生操作圖像傳感器106所需的時(shí)序及控制信號(hào)，包含到控制列及行尋址信號(hào)的輸出的列解碼器204及行解碼器206的地址信號(hào)。AFE時(shí)鐘控制器218啟用及停用(即，暫停)輸入到AFE電路212的AFE時(shí)鐘信號(hào)。AFE時(shí)鐘控制器接收來自時(shí)序產(chǎn)生器的“啟用”(ENABLE)信號(hào)，且當(dāng)啟用時(shí)其產(chǎn)生AFE時(shí)鐘信號(hào)。在根據(jù)本發(fā)明的實(shí)施例 中，時(shí)序產(chǎn)生器為時(shí)鐘脈沖計(jì)數(shù)且產(chǎn)生“停用”信號(hào)(由AFE時(shí)鐘控制器所用)以暫停AFE時(shí)鐘信號(hào)。AFE接ロ 220接收從AFE電路212輸出的數(shù)據(jù)且數(shù)字緩沖器222存儲(chǔ)從AFE電路212輸出的數(shù)據(jù)以產(chǎn)生從圖像傳感器輸出的不中斷數(shù)據(jù)流。像素陣列202中的各像素列電連接到取樣及讀出輸出電路210。取樣及讀出輸出電路210取樣及保持從像素列輸出的模擬信號(hào)。列解碼器204順序?qū)ぶ啡蛹白x出輸出電路210以讀出所取樣的模擬信號(hào)。從取樣及讀出輸出電路210輸出的各模擬信號(hào)通過AFE電路212放大、調(diào)節(jié)且轉(zhuǎn)換為數(shù)字信號(hào)。列解碼器204及行解碼器206具有所屬領(lǐng)域的技術(shù)人員眾所周知的ー些替代實(shí)施方案。舉例來說，列解碼器204可為許多解碼器中的一者，其接受ニ進(jìn)制代碼、格雷(Gray)碼或ー些其它碼的數(shù)字列地址且提供基于列地址選擇特定取樣及讀出輸出電路的輸出?；蛘?，列解碼器204可為依序選擇取樣及讀出輸出電路的移位寄存器。類似選項(xiàng)可用于行解碼器206。此外，從取樣及讀出輸出電路讀取所取樣的像素信號(hào)的序列不需要遵循嚴(yán)格的順序或數(shù)字序列，但可包含跳過ー個(gè)或ー個(gè)以上取樣及讀出輸出電路、按不同序列順序讀取取樣及讀出輸出電路的不同塊及按偽隨機(jī)序列讀取取樣及讀出輸出電路。類似選項(xiàng)適用于由行解碼器206提供的行控制信號(hào)。所有這些選項(xiàng)及所屬領(lǐng)域的技術(shù)人員已知的其它選擇是在本發(fā)明的范圍內(nèi)，且術(shù)語列解碼器及行解碼器未限制任何方法且分別廣泛適用于用于選擇列及行的所有方法。此外，選擇用于讀取的取樣及讀出輸出電路的所有序列及控制基于行的操作的所有序列是在本發(fā)明的范圍內(nèi)。在根據(jù)本發(fā)明的實(shí)施例中，圖像傳感器106是實(shí)施為形成于單ー單片式半導(dǎo)體裸片上的x-y可尋址圖像傳感器。在根據(jù)本發(fā)明的另ー實(shí)施例中，圖像傳感器106是實(shí)施為具有形成于兩個(gè)或兩個(gè)以上堆疊半導(dǎo)體裸片上的組件或電路的x-y可尋址圖像傳感器。CMOS圖像傳感器是x-y可尋址圖像傳感器的ー個(gè)實(shí)例。在根據(jù)本發(fā)明的其它實(shí)施例中，圖像傳感器106的功能塊的部分可在圖像傳感器106外部實(shí)施。僅以實(shí)例的方式，時(shí)序產(chǎn)生器216可在現(xiàn)場(chǎng)可編程門陣列(FPGA)中實(shí)施。或者，AFE電路212可包含于單獨(dú)的集成電路中。與像素陣列202的取樣及讀出以及對(duì)應(yīng)圖像數(shù)據(jù)的處理相關(guān)聯(lián)的功能性可至少部分以存儲(chǔ)在存儲(chǔ)器110 (見圖I)中且由處理器108執(zhí)行的軟件的形式實(shí)施。取樣及讀出電路的部分可布置于圖像傳感器106外部或(舉例來說)與像素陣列200整體地形成在具有光檢測(cè)器及像素陣列的其它元件的共同集成電路上。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可在根據(jù)本發(fā)明的其它實(shí)施例中實(shí)施其它外圍電路配置或架構(gòu)。圖3是展示于圖2中的像素陣列202的更詳細(xì)圖。像素陣列200包含具有光活性像素200的列302及行304的有源區(qū)域300。光活性像素200各包含響應(yīng)于入射光而收集且存儲(chǔ)光產(chǎn)生電荷載子的ー個(gè)或ー個(gè)以上光檢測(cè)器(未展示)。光活性像素200用于捕捉場(chǎng)景的圖像。參考區(qū)域306包含暗參考像素行,而參考區(qū)域308包含暗參考像素列。暗參考像素通常是由不透明層或光罩覆蓋以防止光撞擊像素。暗參考像素是用于測(cè)量在不具有光時(shí)圖像傳感器106中產(chǎn)生的電荷量。暗參考像素可在根據(jù)本 發(fā)明的實(shí)施例中用或不用光檢測(cè)器來建構(gòu)。在根據(jù)本發(fā)明的實(shí)施例中，從參考區(qū)域306中的暗參考像素行讀出的信號(hào)經(jīng)一起平均以提供逐列暗偏移參考。暗偏移參考是用于校正列固定圖案偏移(列固定圖案噪聲)。在根據(jù)本發(fā)明的實(shí)施例中，從區(qū)域306中的暗參考像素列讀出的信號(hào)經(jīng)一起平均以提供逐行暗偏移參考。暗偏移參考是用于校正行時(shí)間偏移(行時(shí)間噪聲)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到像素陣列202可具有可以任ー配置而布置的數(shù)百萬到數(shù)千萬像素。僅以實(shí)例的方式，暗參考像素行可位于像素陣列202的頂部及底部?；蛘?，光活性像素可局限于具有圍繞子陣列的各邊緣的暗參考像素行及列的子陣列中。另ー替代方案在像素陣列202內(nèi)分散暗參考像素，使得暗參考像素與光活性像素混合。現(xiàn)在參考圖4，其展示在圖2中展示的AFE電路212的框圖。AFE電路212在根據(jù)本發(fā)明的實(shí)施例中接收來自各像素的模擬信號(hào)差動(dòng)對(duì)。一個(gè)模擬信號(hào)識(shí)別為“復(fù)位”且另一信號(hào)識(shí)別為“信號(hào)”。AFE電路212放大且調(diào)節(jié)“復(fù)位”及“信號(hào)”模擬信號(hào)，并將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。AFE電路212包含ー個(gè)或ー個(gè)以上信號(hào)處理塊。在所說明的實(shí)施例中，AFE電路212包含摸/數(shù)轉(zhuǎn)換器(ADC)400及模擬信號(hào)處理器(ASP)402。在根據(jù)本發(fā)明的實(shí)施例中，ASP 402包含兩個(gè)串聯(lián)連接的級(jí)聯(lián)可變?cè)鲆娣糯笃?04、406，連接到串聯(lián)中的第一可變?cè)鲆娣糯笃?例如，放大器406)的輸入的信號(hào)求和節(jié)點(diǎn)408及連接到信號(hào)求和節(jié)點(diǎn)的數(shù)/摸轉(zhuǎn)換器(DAC)410?！皬?fù)位”及“信號(hào)”信號(hào)經(jīng)輸入到信號(hào)求和節(jié)點(diǎn)408中且第二可變?cè)鲆娣糯笃?例如，放大器404)的輸出經(jīng)輸入到ADC 400中。根據(jù)本發(fā)明的其它實(shí)施例包含ー個(gè)或ー個(gè)以上可變?cè)鲆娣糯笃?。DAC 410及信號(hào)求和節(jié)點(diǎn)408是用于模擬暗偏移校正。時(shí)鐘信號(hào)(“AFE時(shí)鐘”)經(jīng)提供到ADC 400及ASP 402。此時(shí)鐘信號(hào)使ADC 400及ASP 402的取樣及轉(zhuǎn)換操作與取樣及讀出輸出電路210的順序輸出同歩。雖然ASP 402的元件的典型設(shè)計(jì)包含需要使用例如“AFE時(shí)鐘”的時(shí)鐘信號(hào)的開關(guān)式電容器或其它設(shè)計(jì)方法，但是不需要“AFE時(shí)鐘”的替代非開關(guān)設(shè)計(jì)方法可用于ASP 402的元件。圖5是展示于圖2中的取樣及讀出輸出電路210的一部分的電路圖。取樣及讀出輸出電路210包含取樣開關(guān)500、取樣及保持電容器502、讀出(或列啟用)開關(guān)504及差動(dòng)模擬輸出總線506。差動(dòng)模擬輸出總線506連接到展示于圖2中的AFE電路212。圖5描繪允許取樣像素行與從先前所取樣的像素行讀出并行的輸出電路的示范性布置。此被稱為并行取樣及讀取操作。在像素陣列202中的各列輸出(N+0_PIX0UT、N+1_PIXOUT.......)是連接到在相應(yīng)輸出電路210中的四個(gè)取樣開關(guān)500的輸入。各取樣開
關(guān)500的輸出是連接到取樣及保持電容器502。各取樣及保持電容器502是連接到讀出開關(guān)504的輸入。讀出開關(guān)504的輸出是連接到輸出總線506。在所說明的實(shí)施例中，輸出總線506包含兩個(gè)信號(hào)線，一者用于“復(fù)位”信號(hào)且ー者用干“信號(hào)”信號(hào)。在四個(gè)讀出開關(guān)的各群組中的兩個(gè)讀出開關(guān)的輸出是連接到在輸出總線506中的“復(fù)位”信號(hào)線。在四個(gè)讀出開關(guān)的各群組中的另兩個(gè)讀出開關(guān)的輸出是連接到在輸出總線506中的“信號(hào)”信號(hào)線。各列輸出是經(jīng)由相應(yīng)取樣開關(guān)500而選擇性地連接到在相應(yīng)輸出電路210中的四個(gè)取樣及保持電容器502中的一者。提供在各輸出電路210中的兩個(gè)取樣及保持電容器502以取樣及保持來自像素的復(fù)位信號(hào)，而另兩個(gè)取樣及保持電容器502取樣及保持來自像素的圖像信號(hào)。連接到用于復(fù)位信號(hào)的兩個(gè)取樣及保持電容器502的取樣開關(guān)500是由取樣及保持復(fù)位(SHR)信號(hào)控制。連接到用于圖像信號(hào)的兩個(gè)取樣及保持電容器502的取樣開關(guān)500是由取樣及保持信號(hào)(SHS)控制。雖然圖5中未展示像素陣列202的內(nèi)部細(xì)節(jié)，但是所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在所述陣列中的個(gè)別像素讀出電路可由兩個(gè)或兩個(gè)以上像素共享。舉例來說，在像素陣列202中的像素的物理行可包括多個(gè)像素對(duì)，其中各對(duì)共享共同輸出信號(hào)。在此情況下，提供
在輸出(N+0_PIX0UT、N+1_PIX0UT.......)上的信號(hào)的各者將表示各像素對(duì)的僅一者的輸
出，或可能各對(duì)中的兩個(gè)像素的組合輸出。因此，為了在物理行中讀出各個(gè)別像素，使用兩個(gè)取樣及讀出操作；在構(gòu)成所述行的對(duì)中的兩個(gè)像素的各者使用一個(gè)取樣及讀出操作。因此，應(yīng)理解，提到取樣或讀取像素行是包含像素的整個(gè)物理行，來自物理行的交替像素，來自物理行的像素組合對(duì)或其它替代方案，其取決于在像素陣列內(nèi)的像素結(jié)構(gòu)及讀出電路共享布置的細(xì)節(jié)。保持于取樣及保持電容器502中的信號(hào)是通過借助讀出開關(guān)504將取樣及保持電容器502順序連接到輸出總線506而讀出。在列解碼器204中的各輸出是經(jīng)由邏輯門(例如，AND門514、520)電連接到在四個(gè)讀出開關(guān)的各群組中的相應(yīng)讀出開關(guān)504。列解碼器204解碼列地址C0LADDR以選擇性地啟用在四個(gè)讀出開關(guān)的各群組中的兩個(gè)讀出開關(guān)504且選擇一個(gè)取樣及保持電容器502的差動(dòng)對(duì)以用于讀出?！斑x擇”(SELECT)信號(hào)確定哪些取樣及保持電容器502可用于取樣且哪些取樣及保持電容器502可用于讀出。舉例來說，當(dāng)“選擇”為低吋，AND門508允許SHR信號(hào)操作在四個(gè)取樣開關(guān)500的各群組中的最左取樣開關(guān)(例如，開關(guān)510)以容許復(fù)位信號(hào)存儲(chǔ)于最左取樣及保持電容器(例如，電容器512)中。AND門514允許N+x_C0LEN信號(hào)(即，N+0_COLEN、N+1_C0LEN、......)選擇四個(gè)取樣電容器502的各群組的右邊對(duì)以用于讀出。當(dāng)“選擇”為高吋，AND門516允許取樣到從四個(gè)取樣及保持電容器502的各群組的左邊第三個(gè)(例如，電容器518)中，而AND門520允許N+x_C0LEN信號(hào)選擇四個(gè)取樣及保持電容器502的各群組的左邊對(duì)。AND門確保取樣及讀出操作關(guān)于取樣電容器502的使 用是互斥的。SHS信號(hào)的操作類似于SHR信號(hào)的操作。舉例來說，當(dāng)“選擇”為低吋，AND門522允許SHS信號(hào)操作在四個(gè)取樣開關(guān)500的各群組中的取樣開關(guān)524以容許圖像信號(hào)存儲(chǔ)于取樣及保持電容器526中。AND門514允許N+x_C0LEN信號(hào)選擇四個(gè)取樣電容器502的各群組的右邊對(duì)以用于讀出。當(dāng)“選擇”為高吋，AND門528允許取樣到最右取樣及保持電容器502 (電容器530)中，而AND門520允許N+x_C0LEN信號(hào)選擇四個(gè)取樣及保持電容器502的各群組的左邊對(duì)?，F(xiàn)在參考圖6，其展示圖2及5中所示的取樣及讀出輸出電路210的非并行取樣及讀取操作的示范性時(shí)序圖。在取樣期間保持“選擇”線為低且在讀出期間為高，所以僅使用取樣及保持開關(guān)500的ー個(gè)組，取樣及保持電容器502的對(duì)應(yīng)組及讀出開關(guān)504的對(duì)應(yīng)組。在取樣期間(時(shí)間b與t2之間的時(shí)間周期)，保持列地址C0LADDR在未尋址用于讀出的任一有源列的給定狀態(tài)X。SHR及SHS信號(hào)操作以取樣及保持像素“復(fù)位”信號(hào)(時(shí)間tQ到時(shí)間h)，而后像素“信號(hào)”信號(hào)(時(shí)間h到時(shí)間t2)。在取樣像素行中的所有“復(fù)位”及“信號(hào)”信號(hào)后(在時(shí)間t2后的時(shí)間周期)，C0LADDR開始提供順序地址以讀出所取樣的信號(hào)。圖7描繪展示于圖2及5中的取樣及讀出輸出電路210的并行取樣及讀取操作 的示范性時(shí)序圖。假定先前取樣操作已將信號(hào)存儲(chǔ)于取樣及讀出電容器中以用于讀出，C0LADDR立即開始從在四個(gè)取樣及讀出電容器502的各群組中的右邊對(duì)取樣及讀出電容器讀出信號(hào)(見時(shí)間t3)，而SHR(時(shí)間t3到時(shí)間t4)及SHS (時(shí)間t4到時(shí)間t5)取樣到四個(gè)取樣及讀出電容器502的各群組中的左邊對(duì)取樣及讀出電容器中。在C0LADDR中的X意味尋址序列已完成且將C0LADDR設(shè)定為未尋址用于讀出的任一有源列的值。當(dāng)取樣及讀出操作在時(shí)間t6完成吋，“選擇”線切換在四個(gè)取樣及讀出電容器502的各群組中的兩組取樣及讀出電容器的功能。接著C0LADDR開始讀出左邊對(duì)取樣及讀出電容器，而SHR及SHS取樣到四個(gè)取樣及讀出電容器502的各群組中的右邊對(duì)取樣及讀出電容器中。在圖7實(shí)施例中，讀出活動(dòng)是在SHR及SHS的臨界下降邊緣處發(fā)生。此提高可連同所需像素復(fù)位或信號(hào)取樣到取樣電容器中的系統(tǒng)噪聲的電勢(shì)?，F(xiàn)在參考圖8，其展示在根據(jù)本發(fā)明的實(shí)施例中的用于暫停列讀出的方法的流程圖。最初，起始并行取樣及讀出操作，如框800所示。來自像素行的信號(hào)的取樣連同先前所取樣的信號(hào)的列讀出兩者基本上同時(shí)開始，使得并行執(zhí)行取樣及列讀出(例如，圖7中的時(shí)間 t3)。接下來，如框802所示，在SHR周期(圖7中，SHR周期是時(shí)間t3到時(shí)間t4)結(jié)束前N個(gè)時(shí)鐘周期，AFE時(shí)鐘控制器218停用或暫停傳輸?shù)紸FE電路212 (圖2及4)的AFE時(shí)鐘信號(hào)。也暫停供應(yīng)到列解碼器204的列尋址序列。在根據(jù)本發(fā)明的實(shí)施例中，N的值是在可編程控制寄存器(舉例來說例如控制寄存器214)中指定，或由設(shè)計(jì)固定。舉例來說，值N經(jīng)選擇以用于可能的最短暫停。如果N太短，那么仍可存在由取樣捕捉的系統(tǒng)噪聲。如果N太長(zhǎng)，那么性能將降低，這是因?yàn)閷ぶ沸蛄械耐瓿杀谎舆t。在SHR信號(hào)的下降邊緣完成SHR周期后，AFE時(shí)鐘信號(hào)到AFE電路212的傳輸及列尋址序列到列解碼器的供應(yīng)恢復(fù)(框804)。在根據(jù)本發(fā)明的實(shí)施例中，列地址序列在框802中其被暫停處恢復(fù)。圖9是以圖形展示框802及框804中所述的操作的時(shí)序圖。圖9中的SH信號(hào)對(duì)應(yīng)于圖7中的SHR信號(hào)或SHS信號(hào)。圖9提供額外細(xì)節(jié)且展示圍繞圖7中在時(shí)間t4的SHR或圖7中在時(shí)間t5的SHS的下降邊緣的本發(fā)明的實(shí)施例。當(dāng)在框802及框804的背景下考慮吋，SH信號(hào)應(yīng)視為SHR信號(hào)。如圖9所示，在SHR取樣周期結(jié)束前某ー時(shí)間(在圖9中的時(shí)間ts)，暫?！癆FE時(shí)鐘”及COLADDR兩者，如框802所述。在SHR結(jié)束后不久(在圖9中的時(shí)間tK)，“AFE時(shí)鐘”及COLADDR恢復(fù)，如框804所述。接下來，如框806所示，在SHS周期(圖7中，SHS周期是時(shí)間t4到時(shí)間t5)結(jié)束前M個(gè)時(shí)鐘周期，AFE時(shí)鐘控制器218停用或暫停傳輸?shù)紸FE電路212(圖2及4)的AFE時(shí)鐘信號(hào)。也暫停供應(yīng)到列解碼器的列尋址序列。在根據(jù)本發(fā)明的實(shí)施例中，M的值是在可編程控制寄存器(舉例來說例如控制寄存器214)中指定，或由設(shè)計(jì)固定。在SHS信號(hào)的下降邊緣處完成SHS周期后，AFE時(shí)鐘信號(hào)到AFE電路212的傳輸及列尋址序列到列解碼器的供應(yīng)恢復(fù)(框808)。在根據(jù)本發(fā)明的實(shí)施例中，列地址序列在框806中其被暫停處恢復(fù)。如同框802及804，圖9以圖形展示框806 及806中所述的操作。當(dāng)在框806及808的背景下考慮吋，SH信號(hào)應(yīng)視為SHS信號(hào)。如圖9所示，在SHS取樣周期結(jié)束前某ー時(shí)間(在圖9中的時(shí)間ts)，暫?！癆FE時(shí)鐘”及COLADDR兩者，如框806所述。在SHS結(jié)束后不久(在圖9中的時(shí)間tK)，“AFE時(shí)鐘”及COLADDR恢復(fù)，如框808所述?？芍貜?fù)暫停AFE時(shí)鐘信號(hào)及列地址序列直到已從像素陣列取樣且讀出所有信號(hào)。如結(jié)合圖10及11更詳細(xì)地描述，在暫停AFE時(shí)鐘信號(hào)及列地址序列時(shí)，可存儲(chǔ)從各輸出電路輸出的像素?cái)?shù)據(jù)。選擇性地存儲(chǔ)像素?cái)?shù)據(jù)使像素?cái)?shù)據(jù)的輸出延遲以實(shí)現(xiàn)像素?cái)?shù)據(jù)的不中斷輸出數(shù)據(jù)流。圖9說明展示于圖8中的方法的示范性時(shí)序圖。在此實(shí)施例中，在取樣時(shí)間(此處通過取樣及保持信號(hào)SH展示)結(jié)束前后，暫停到AFE電路212 (圖2及4)的AFE時(shí)鐘信號(hào)達(dá)ー個(gè)或ー個(gè)以上時(shí)鐘周期。在根據(jù)本發(fā)明的實(shí)施例中，所述AFE時(shí)鐘信號(hào)的此暫停發(fā)生在各取樣周期結(jié)束吋。舉例來說，在SHR結(jié)束時(shí)暫停AFE時(shí)鐘信號(hào)且在SHS結(jié)束時(shí)再次暫停AFE時(shí)鐘信號(hào)。如較早所述，圖9所示的實(shí)施例在各取樣周期結(jié)束時(shí)暫停傳輸?shù)秸麄€(gè)AFE的AFE時(shí)鐘信號(hào)。根據(jù)本發(fā)明的其它實(shí)施例可僅暫停到AFE的一部分的AFE時(shí)鐘信號(hào)。舉例來說，系統(tǒng)噪聲中的充分減少可通過僅暫停到AFE的ASP部分的時(shí)鐘而實(shí)現(xiàn)。在根據(jù)本發(fā)明的ー個(gè)或ー個(gè)以上實(shí)施例中，圖像傳感器的輸出可能會(huì)由無法處置由暫停AFE時(shí)鐘信號(hào)引起的數(shù)據(jù)流中的中斷的成像系統(tǒng)或處理系統(tǒng)接收。圖10描繪用于通過使用數(shù)字緩沖器使來自圖9的中斷數(shù)據(jù)流連續(xù)的電路的框圖。圖11說明展示于圖10中的電路的示范性時(shí)序圖。電路1000接收中斷ADC輸出“ADC輸出”(見圖9)且從所述圖像傳感器輸出所需不中斷數(shù)據(jù)流DOUT (見圖10及11)。在數(shù)字邏輯208 (圖2)中通過AFE接ロ 220接收從ADC 400輸出的“ ADC輸出”。由于列尋址序列的ー個(gè)或ー個(gè)以上暫停，此數(shù)據(jù)輸出流中將具有ー個(gè)或ー個(gè)以上中斷。當(dāng)接收到由AFE接ロ 220捕捉的數(shù)據(jù)時(shí)，將其存儲(chǔ)于數(shù)字緩沖器222中。來自數(shù)字緩沖器222的各數(shù)據(jù)行的讀出在第一數(shù)據(jù)寫入緩沖器后數(shù)個(gè)時(shí)鐘周期開始，其中時(shí)鐘周期的數(shù)目大于或等于在各讀出行期間暫停列地址序列的時(shí)鐘周期的總數(shù)目，如圖11所示。在根據(jù)本發(fā)明的實(shí)施例中，數(shù)字緩沖器222由具有可選擇深度的先進(jìn)先出(FIFO)存儲(chǔ)器所組成，但是所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到其它實(shí)施方案是可能的。雖然圖11展示從列尋址序列的単一中斷恢復(fù)，但是當(dāng)取樣像素行時(shí)可發(fā)生多個(gè)中斷。舉例來說，當(dāng)分離地取樣像素復(fù)位及信號(hào)電平(舉例來說，使用SHR及SHS信號(hào))吋，可發(fā)生多個(gè)中斷。在多個(gè)中斷的情況下，來自DOUT的輸出數(shù)據(jù)的起動(dòng)必須充分延遲以預(yù)期所有列尋址中斷的總結(jié)合時(shí)間。數(shù)字緩沖器222在相同行中的所有中斷期間存儲(chǔ)中斷ADC輸出“ ADC輸出”。已特定參考本發(fā)明的一些優(yōu)選實(shí)施例來詳細(xì)描述本發(fā)明，但是將理解可在本發(fā)明的精神及范圍內(nèi)實(shí)現(xiàn)變動(dòng)及修改。舉例來說，本文中已關(guān)于復(fù)位信號(hào)及圖像信號(hào)的并行取樣及讀出來描述根據(jù)本發(fā)明的實(shí)施例。根據(jù)本發(fā)明的其它實(shí)施例并非限于此些信號(hào)。本發(fā)明的實(shí)施例可并行讀出且取樣任一信號(hào)及任一數(shù)目的信號(hào)。此外，已參考特定組件及電路來描述所說明的實(shí)施例。根據(jù)本發(fā)明的其它實(shí)施例并非限于此些特定組件。舉例來說，圖5中所展示的實(shí)施例中可使用除AND門以外的邏輯門及不同類型的開關(guān)。部件列表100 圖像捕捉裝置102 光104 成像級(jí)106 圖像傳感器108 處理器110 存儲(chǔ)器112 顯示器114 輸入/輸出(I/O)元件200 像素202 像素陣列204 列解碼器206 行解碼器208 數(shù)字邏輯210 取樣及讀出電路212 模擬前端(AFE)214 控制寄存器216 時(shí)序產(chǎn)生器218 模擬前端時(shí)鐘控制器
220 模擬前端接ロ222 數(shù)字緩沖器300 有源區(qū)域302 光活性像素列304 光活性像素行306 行參考區(qū)域308 列參考區(qū)域 400 模/數(shù)轉(zhuǎn)換器(ADC)402 模擬信號(hào)處理器(ASP)404 可變?cè)鲆娣糯笃?br> 406可變?cè)鲆娣糯笃?08信號(hào)求和節(jié)點(diǎn)410數(shù)/模轉(zhuǎn)換器(DAC)500取樣開關(guān)502取樣及保持電容器504讀出開關(guān)506差動(dòng)模擬輸出總線508AND 門 510取樣開關(guān)512取樣及保持電容器514AND 門516AND 門518取樣及保持電容器520AND 門522AND 門524取樣開關(guān)526取樣及保持電容器528AND 門530取樣及保持電容器1000不中斷數(shù)據(jù)流輸出電路
權(quán)利要求
1.ー種圖像傳感器，其包括 ニ維像素陣列，所述陣列包含多個(gè)列輸出； 輸出電路，其連接到各列輸出，其中各輸出電路經(jīng)配置以操作并行取樣及讀取操作； 列解碼器，其電連接到各輸出電路； 模擬前端AFE電路，其用于處理像素?cái)?shù)據(jù)； AFE時(shí)鐘控制器，其用于將AFE時(shí)鐘信號(hào)傳輸?shù)剿鯝FE電路以實(shí)現(xiàn)所述像素?cái)?shù)據(jù)的處理；及 時(shí)序產(chǎn)生器，其用于輸出由所述列解碼器接收的列地址序列，其中在取樣操作期間所述AFE時(shí)鐘控制器暫停所述AFE時(shí)鐘信號(hào)的輸出，且在所述取樣操作期間所述時(shí)序產(chǎn)生器暫停所述列地址序列的輸出，且與所述取樣操作的結(jié)束同時(shí)或在所述取樣操作的結(jié)束后恢復(fù)所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出，且其中暫停所述AFE時(shí)鐘信號(hào)及所述列地址序列達(dá)預(yù)定數(shù)目的時(shí)鐘周期。
2.根據(jù)權(quán)利要求I所述的圖像傳感器，其進(jìn)ー步包括經(jīng)配置以選擇性地存儲(chǔ)來自所述AFE電路的所述像素?cái)?shù)據(jù)的一部分的輸出的數(shù)字緩沖器。
3.根據(jù)權(quán)利要求I所述的圖像傳感器，其進(jìn)ー步包括連接到各列輸出的多個(gè)取樣開關(guān)。
4.根據(jù)權(quán)利要求3所述的圖像傳感器，其進(jìn)ー步包括連接到各取樣開關(guān)的取樣及保持電容器。
5.根據(jù)權(quán)利要求4所述的圖像傳感器，其進(jìn)ー步包括連接到各取樣及保持電容器的讀出開關(guān)。
6.根據(jù)權(quán)利要求5所述的圖像傳感器，其中選擇信號(hào)用于激活相應(yīng)讀出開關(guān)且所述列解碼器按序列選擇個(gè)別輸出電路以讀出先前所取樣的像素信號(hào)。
7.根據(jù)權(quán)利要求I所述的圖像傳感器，其中所述圖像傳感器包含于圖像捕捉裝置中。
8.根據(jù)權(quán)利要求I所述的圖像傳感器，其進(jìn)ー步包括用于存儲(chǔ)共同地表示所述預(yù)定數(shù)目的時(shí)鐘周期的ー個(gè)或ー個(gè)以上值的控制寄存器。
9.一種用于從圖像傳感器讀出圖像的方法，所述圖像傳感器包含具有多個(gè)列輸出的ニ維像素陣列及連接到各列輸出的輸出電路，其中各輸出電路經(jīng)配置以操作并行取樣及讀取操作，所述方法包括 在各輸出電路中起始并行取樣及讀取操作； 在第一取樣操作期間，暫停AFE時(shí)鐘信號(hào)及列地址序列的輸出 '及在完成所述第一取樣操作時(shí)或之后，恢復(fù)所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出， 其中暫停所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出達(dá)預(yù)定第一數(shù)目的時(shí)鐘周期。
10.根據(jù)權(quán)利要求9所述的方法，其進(jìn)ー步包括在第二取樣操作期間，暫停所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出；及在完成所述第二取樣操作時(shí)或之后，恢復(fù)所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出，其中暫停所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出達(dá)預(yù)定第二數(shù)目的時(shí)鐘周期。
11.根據(jù)權(quán)利要求10所述的方法，其進(jìn)ー步包括選擇性地存儲(chǔ)從各輸出電路輸出的像素?cái)?shù)據(jù)，同時(shí)暫停所述AFE時(shí)鐘信號(hào)及所述列地址序列。
12.根據(jù)權(quán)利要求10所述的方法，其中所述第一與第二預(yù)定數(shù)目的時(shí)鐘周期相同。
13.根據(jù)權(quán)利要求10所述的方法，其中所述第一與第二預(yù)定數(shù)目的時(shí)鐘周期不同。
全文摘要
本發(fā)明揭示一種圖像傳感器，其包含具有多個(gè)列輸出的二維像素陣列及連接到各列輸出的輸出電路。各輸出電路經(jīng)配置以操作并行取樣及讀取操作。模擬前端AFE電路處理從所述輸出電路輸出的像素?cái)?shù)據(jù)且AFE時(shí)鐘控制器將AFE時(shí)鐘信號(hào)傳輸?shù)剿鯝FE電路以實(shí)現(xiàn)所述像素?cái)?shù)據(jù)的處理。時(shí)序產(chǎn)生器輸出列地址序列，由列解碼器接收所述列地址序列。在一個(gè)或一個(gè)以上取樣操作期間，所述AFE時(shí)鐘控制器暫停所述AFE時(shí)鐘信號(hào)的輸出，且在所述取樣操作期間，所述時(shí)序產(chǎn)生器暫停所述列地址序列的輸出。所述AFE時(shí)鐘信號(hào)及所述列地址序列的所述輸出在所述取樣操作結(jié)束時(shí)恢復(fù)。
文檔編號(hào)H04N5/374GK102652431SQ201080055516
公開日2012年8月29日 申請(qǐng)日期2010年12月15日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者拉維·姆魯?shù)略圃鷣? 杰夫里·S·格斯滕伯格, 約翰·托馬斯·康普頓 申請(qǐng)人:全視科技有限公司