專利名稱：每列圖像傳感器adc和cds的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及固態(tài)成像設(shè)備，并且具體地涉及一種用顯著減少的電路在陣列化基礎(chǔ)上將模擬像素值轉(zhuǎn)換成對應(yīng)數(shù)字值的成像器，以及最小化定時約束的電路。本發(fā)明也涉及補(bǔ)償可能在轉(zhuǎn)換中存在的誤差以及校正可歸因于像素光傳感器區(qū)域或者像素放大器的偏移誤差。
背景技術(shù)：
這里所用術(shù)語“陣列，，指代任何種類的可重復(fù)電路并且例如覆蓋區(qū)域(二維)傳感器中的每列電路或者每行電路或者線性傳感器(理論上為一個像素乘N個像素的區(qū)域傳感器)中的整條線。替代地，術(shù)語“陣列”可以涵蓋圖像傳感器中的每個像素。集成電路設(shè)計中的主導(dǎo)因素是用于給定的電路實施的硅面積，因此良好電路設(shè)計要求盡可能使任何電路的大小最小。任何種類的陣列化電路是所用總硅面積的主要貢獻(xiàn)者，因而對于大型陣列而言減少陣列化電路的量是有利的。存在對如下固態(tài)成像器的連續(xù)較高需求，該固態(tài)成像器具有減少的功耗、增加的讀出速度、較小的線間隔、像素放大器中的較高靈敏度、較低FPN (固定模式噪聲)、較高信噪比(SNR)以及較密的像素(并且因此陣列)間距(pitch)。大多數(shù)當(dāng)今的圖像傳感器設(shè)計采用一個或者多個模擬總線以便連續(xù)地掃描超大型陣列中存儲的信號。寬總線模擬復(fù)用例如由于高電容性負(fù)載、長調(diào)穩(wěn)時間(settling time)、跨總線的壓降以及來自鄰近電路的噪聲交叉耦合而具有明顯問題。同時，高電容性總線由具有如下模擬電源的電路驅(qū)動，該模擬電源將在改變總線上到新選像素的電壓時受模擬電流中的驟然電涌(suffer)所困擾。模擬電流中的該電涌可能向高度靈敏的像素部位或者像素放大器電壓存儲節(jié)點注入大量噪聲。最后，如果陣列化模擬緩沖器必須能夠驅(qū)動電容總線(即使按照中等速度)，它仍將需要輸出級中的更高靜默源電流并且該電流被乘以陣列化元件數(shù)量以產(chǎn)生整個陣列的所不希望的很高功耗。如果可以每陣列化電路實施A-D轉(zhuǎn)換器數(shù)字化，則可以在數(shù)字域中完成視頻總線復(fù)用而抗噪聲性如與模擬總線相比明顯改進(jìn)。如較模擬視頻復(fù)用器而言，在數(shù)字視頻復(fù)用器中存在很多固有的其他優(yōu)點；例如數(shù)字邏輯具有明顯更小的晶體管而無靜默功耗；無可能導(dǎo)致增添固定模式噪聲(FPN)的失配問題；并且數(shù)字電路提供優(yōu)良電容驅(qū)動能力和用于實現(xiàn)流水線以便增加速度的附加能力。模擬陣列化電路的嚴(yán)重問題在于在設(shè)備之間的任何失配將表現(xiàn)為固定模式噪聲 (即，從陣列中的一個電路到下一個的偏移變化)。隨著像素間距減少，模擬陣列間距也減少，因為陣列中的任何不對稱將顯現(xiàn)為FPN。由于模擬陣列間距減少，所以變得難以或者不可能通過用于制成大型設(shè)備、鄰近放置它們并且利用偽設(shè)備以便使附屬設(shè)備在它們的電參數(shù)方面相似的通常技術(shù)來實現(xiàn)恰當(dāng)?shù)脑O(shè)備匹配。然而該問題將在數(shù)字實施中不存在。使用有源列傳感器(ACS)方式(參見2000年7月4日的美國專利6，084，229)來實質(zhì)上消除CMOS和其他固態(tài)模擬成像設(shè)備中的增益變化。使用相關(guān)雙采樣(CDS)技術(shù)抵消來自陣列化設(shè)備的偏移誤差，其中從采樣的視頻電壓減去像素重置(黑色電平電壓)。因此補(bǔ)償存在于陣列化電路內(nèi)的任何共模誤差。常規(guī)CMOS成像器不使用如下真正的⑶S，在該CDS中在曝光之前對重置電壓采樣并且從在曝光之后采樣的視頻信號減去重置電壓。代之以使用DS (雙采樣)，其中在曝光之后對視頻信號采樣、重置像素、然后對重置電壓采樣并且從采樣的視頻信號減去重置電壓。真正的CDS消除由于重置像素而出現(xiàn)的熱或者時間 (kTC)噪聲，并且也消除了放大器和像素中的偏移誤差。DS消除偏移誤差，但是也引入二的平方根倍之多的kTC噪聲(rms)。簡單(straightforward)的DS在實際實施中經(jīng)常在經(jīng)濟(jì)上合理，因為表現(xiàn)為FPN的偏移誤差比隨機(jī)化kTC噪聲更使得對掃描圖像的感知降級?，F(xiàn)有的陣列化AD轉(zhuǎn)換器通常采用逐次逼近寄存器(SAR)技術(shù)，該技術(shù)使用二分搜索算法來發(fā)現(xiàn)數(shù)字像素值(例如參見專利4，978，958)。N位SAR模數(shù)轉(zhuǎn)換器(ADC)例如由N 位模數(shù)轉(zhuǎn)換器(DAC)或者相似設(shè)備、比較器、控制器和每陣列化元件的一個或者多個N位寄存器構(gòu)成。因此SAR ADC受關(guān)于大小、準(zhǔn)確性和功耗方面的缺陷所困擾。N位SAR ADC與在一個或者幾個時鐘周期內(nèi)將信號數(shù)字化的N位Flash或者流水線Flash相比可以在2N個時鐘周期內(nèi)將模擬信號數(shù)字化。這些時鐘周期在讀出之前將信號數(shù)字化時增添線時段。本發(fā)明例如較美國專利3，683，369的ADC而言的目的在于通過使所需陣列化模擬設(shè)備的數(shù)量最小來實現(xiàn)較陣列化AD轉(zhuǎn)換器而言的特定益處。另外，本發(fā)明中的模擬斜波由非陣列化DAC生成，向該DAC的輸入為數(shù)字計數(shù)而不是依賴于從模擬生成的斜波開始的時間并且直至斜波已經(jīng)通過模擬輸入電壓的準(zhǔn)確性較低的方法。在第5，880，691號美國專利中討論對使陣列化ADC的功率和大小較常規(guī)SAR而言最小化的嘗試，其中DAC由各種大小的電容器制成并且旨在于實現(xiàn)功耗的明顯減少。然而， 這仍然是SAR設(shè)計并且消耗大量可用設(shè)備面積。美國專利3，961，325通過使用斜波向單比較器的陣列饋送來討論陣列化AD轉(zhuǎn)換器的優(yōu)點，但是著重于控制模擬生成的斜波使得它與二進(jìn)制計數(shù)器同步的手段。不同于本發(fā)明，現(xiàn)有專利的ADC不能依賴于單個DAC以從單個計數(shù)器生成斜波，并且不能具有與數(shù)字化值完全相同的、遍及所有陣列電路中鎖存的計數(shù)器值。該同步是嚴(yán)重問題，而在本發(fā)明中給出恰當(dāng)同步。另外，現(xiàn)有ADC電路無法解決偏移誤差或者FPN的問題。利用現(xiàn)有技術(shù)，難以減少數(shù)字化電路的模擬部分的大小。然而，在本發(fā)明中，可以使陣列化電路的模擬部分盡可能小而又允許更高偏移誤差變化，并且陣列中缺乏恰當(dāng)匹配的模擬設(shè)備不再是問題。

發(fā)明內(nèi)容
因而本發(fā)明的目的在于提供一種用于將來自固態(tài)成像設(shè)備的視頻像素信號轉(zhuǎn)換成數(shù)字視頻信號的簡單技術(shù)，并且用消耗最小可用面積而且避免現(xiàn)有技術(shù)缺點的陣列實現(xiàn)片上相同效果。本發(fā)明的另一目的在于提供一種具有陣列化ADC功能并且也補(bǔ)償偏移而且消除或者減少FPN的固態(tài)成像器。另一目的在于通過提供如下簡單手段來改進(jìn)采樣信號的信噪比(SNR)，該手段用于使用用于每列的簡單計數(shù)器開發(fā)和存儲與列像素值對應(yīng)的數(shù)字值來過采樣信號。根據(jù)本發(fā)明的一個優(yōu)選實施例，一種ADC裝置將來自像素陣列的模擬像素值轉(zhuǎn)換成數(shù)字視頻信號。陣列例如由多列和至少一行形成，每列具有至少一個像素并且每列具有提供相應(yīng)像素值的列放大器。在ADC裝置中，存在N位計數(shù)器；N位DAC，連接到計數(shù)器輸出或者預(yù)定計數(shù)序列的生成器。DAC具有斜波輸出，該斜波輸出提供與存在于計數(shù)器上的計數(shù)或者與計數(shù)輸入成比例的信號、即電壓電平。在一些實施例中，輸出電壓電平與計數(shù)的關(guān)系可以是非線性的。多個簡單計數(shù)器(即異步計數(shù)器或者行波(ripple)計數(shù)器)中的每個與相應(yīng)列關(guān)聯(lián)。多個比較器中的每個與列放大器中的相應(yīng)一個列放大器關(guān)聯(lián)并且具有連接到相應(yīng)列放大器的一個輸入、連接至N位計數(shù)器的斜波輸出另一輸入和比較器輸出。向邏輯元件(例如NOR或者NAND)的輸入施加比較器輸出和時鐘信號，并且這向相應(yīng)行波計數(shù)器的時鐘輸入端子供應(yīng)鐘控信號。行波計數(shù)器繼續(xù)升(或者降)計數(shù)直至比較器感測到斜波電壓等于列放大器的視頻電平。視頻讀出總線跟隨這些行波計數(shù)器/鎖存器元件，并且開關(guān)陣列或者其他等效裝置向視頻輸出總線選擇性地傳送行波計數(shù)器的內(nèi)容以產(chǎn)生數(shù)字視頻信號。在本發(fā)明中，比較陣列中的每個信號與共同斜波，并且比較器輸出用來使計數(shù)器停止于與該斜波電平在它等于該列的視頻信號時對應(yīng)的數(shù)字計數(shù)值。將視頻讀出帶入數(shù)字域中呈現(xiàn)諸多優(yōu)點、諸如更高速度、更低噪聲和更低功率。本發(fā)明也呈現(xiàn)各種數(shù)字讀出方案，這些方案具有不同速度/大小折衷以及用于在數(shù)字域中完成DS以及甚至完成真正的CDS以補(bǔ)償陣列中的偏移變化的手段?？梢匀菀讓崿F(xiàn)針對偏移誤差(包括除了在像素放大器之間的偏移之外還由于轉(zhuǎn)換出現(xiàn)的誤差)的補(bǔ)償。ADC裝置可以補(bǔ)償FPN。為此，多個黑色電平讀出列計數(shù)器/鎖存器元件中的每個與列中的相應(yīng)一列關(guān)聯(lián)。每個黑色電平讀出計數(shù)器/鎖存器元件可以具有連接到相應(yīng)比較器輸出的時鐘輸入端子?？梢韵蚝谏娖阶x出總線施加該黑色電平列計數(shù)器/鎖存器元件上的計數(shù)，并且關(guān)聯(lián)電路與向視頻讀出總線傳送先提到的計數(shù)器的內(nèi)容同時地向黑色電平讀出總線傳送相應(yīng)黑色電平計數(shù)器/鎖存器元件的內(nèi)容。減法元件連接到視頻讀出總線， 并且黑色電平讀出總線然后減去黑色電平值以消除如在列放大器之間的偏移。在一種優(yōu)選模式中，計數(shù)器/鎖存器元件中的每個可以包括第一計數(shù)器裝置，其具有連接到比較器的輸入；以及第二緩沖計數(shù)器裝置，其具有了解到相應(yīng)第一計數(shù)器裝置的輸出的輸入、門端子和連接到視頻讀出總線的輸出。在該情況下，緩沖計數(shù)器從計數(shù)器到鎖存器以電子方式重新配置以便傳送數(shù)字視頻輸出。替代地，計數(shù)器裝置可以被配置成在一個方向上計數(shù)以達(dá)到與黑色偏移值對應(yīng)的值、然后在另一方向上計數(shù)以達(dá)到與列視頻電平對應(yīng)的值，從而自動補(bǔ)償從一列到另一列的任何黑色偏移變化。每列計數(shù)器配置可以涉及可選擇的升/降計數(shù)器。另一優(yōu)選實施例可以是涉及配置計數(shù)器裝置在一個方向上計數(shù)以達(dá)到與黑色偏移值對應(yīng)的值。然后，將該值求補(bǔ)碼(即將“0”改變成“1”以及相反)?？梢詫⒍M(jìn)制一“1”與該值相加以產(chǎn)生原始黑色偏移值的二的補(bǔ)碼。然后，計數(shù)在相同方向上繼續(xù)以將像素電平或者視頻電平數(shù)字化。在計數(shù)器上累積的組合計數(shù)達(dá)到使用二的補(bǔ)碼算術(shù)按照原始黑色偏移值來偏移的與列視頻電平對應(yīng)的值。這自動補(bǔ)償從一列到下一列的黑色偏移值差異。這具有簡化計數(shù)器以僅在一個方向上計數(shù)的優(yōu)點?？梢允÷蕴砑佣M(jìn)制“1”的步驟，因為“1” 值將表示用于每列的相等偏移。列計數(shù)器可以用于圖像在視頻讀出階段期間的重新采樣或者過采樣。每個計數(shù)器將需要與過采樣數(shù)量的對數(shù)(以2為底)相等的附加位數(shù)。也就是說，對于每列12位樣本， 如果每個視頻讀出將每個信號采樣兩次，則計數(shù)器將需要13位容量，對于四次過采樣，計數(shù)器將需要14位容量，等等。例如，如果每個采樣可以具有從零至4095的值，并且計數(shù)器
7用來兩次計數(shù)直至4096個可能值，則存在存儲直至共計8191的需要。計數(shù)器將保持共計兩個樣本值，并且可以進(jìn)行選擇以使用存儲的值作為增益或者作為噪聲減少。異步計數(shù)器將值存儲為二進(jìn)制值，并且如果使用全二進(jìn)制過采樣，則對每列采樣的次數(shù)將是2、4、8、16 等，并且無需進(jìn)一步數(shù)學(xué)運算以劃分計數(shù)回到下至12位水平。僅使用較高12位，并且不讀出最低兩位。這在效果上是除以二(或者除以四等)的運算。替代地，為了提供用于低光電平運算的增益，可以在過采樣之后讀出十二個最低有效位。也可以在相同計數(shù)器上針對兩行或者更多行完成針對所選行的每個像素的用于增益或者噪聲減少的過采樣，由此將用于兩個不同行的視頻電平求和。這允許兩個或者更多不同行中的像素的數(shù)字求和并且允許用過采樣的增益和噪聲減少。如果在將兩行求和之間未讀出像素，則存在在更低分辨率方面的折衷，但是通常在用戶益處(即更大的動態(tài)范圍)方面比這更重要。在一些應(yīng)用(諸如其中成像器分辨率超過對用戶可用的顯示能力的應(yīng)用)中，將不存在顯示的分辨率和增強(qiáng)的動態(tài)范圍的損失，并且視場將保持整個成像器的視場。這在諸多應(yīng)用中是有利的，因為移除非所需像素以與顯示能力相適。利用該像素求和能力，將移除幾個像素或者不移除像素以與顯示相適。利用對成像器上的不同行求和的能力并且利用CM0S/M0S成像器在任何序列中對像素尋址和重置的能力，可以向所選各個行應(yīng)用非常不同的積分時間，從而提供仍然進(jìn)一步增強(qiáng)動態(tài)范圍的能力。例如，在存在很亮區(qū)域(諸如汽車前燈)的場景中，一些像素可能快速變得飽和并且丟失細(xì)節(jié)。如果向兩個不同行并且通常是相鄰的行給予不同積分時間(即一行具有很短的積分時間而另一行具有典型積分時間)，則兩行可以被求并且仍然具有原本已經(jīng)隨著像素飽和而丟失的細(xì)節(jié)。如這里所用術(shù)語“相鄰”可以依賴于應(yīng)用和所用濾色器裝置類型。對于Bayer顏色裝置，例如用于具有紅色濾波器的像素的相鄰像素實際上是針對相同列的分開的兩行。對于帶狀濾色器裝置，相鄰像素將通常在物理上相互接觸。在效果上，DAC輸出斜波的斜率可以被編程為使得斜率對于不同像素行而言不同。替代地，輸出斜波可以對于相同列中的不同像素而言不同。另外，由于數(shù)模轉(zhuǎn)換器或者DAC常是可編程的，所以用戶可以在同行的讀取之間或者在不同行之間改變斜波增益以與顏色靈敏度匹配或者增強(qiáng)用于低和高光電平圖像的 DAC斜波范圍。成像器可以生成一個斜波或者并行生成兩個或更多斜波。這可以使用多個 DAC或者單個可編程DAC。如果應(yīng)用需要多個斜波(例如針對不同濾色器的像素的斜波增益調(diào)整)，但是其中應(yīng)用的大小和功率限制僅允許單個DAC，則DAC斜波輸出可以并行分成兩個或者更多斜波。這可以涉及具有不同緩沖增益的斜波信號，這些增益如果需要則可以是單獨可編程的?？梢杂煤唵慰删幊淘锤S器(follower)電路或者可編程運算放大器實現(xiàn)緩沖。在另一實施例中，計數(shù)器架構(gòu)允許觸發(fā)器(flip-flop)陣列(即DFF陣列)在像素采樣期間作為行波計數(shù)器，并且然后作為的用于依次鐘控輸出(clock out)存儲數(shù)據(jù)的移位寄存器，即作為順序數(shù)字輸出總線。使用配置為行波計數(shù)器的觸發(fā)器允許用最小有源元件和最小金屬化導(dǎo)體盡可能簡單地構(gòu)造數(shù)字成像器的處理電路，因此占用盡可能小的半導(dǎo)體材料面積。通過考慮將結(jié)合附圖閱讀的對所選優(yōu)選實施例的下文描述可以實現(xiàn)并且將清楚本發(fā)明的上述和諸多其他目的、特征和優(yōu)點。


圖1是根據(jù)本發(fā)明一個優(yōu)選實施例的采用陣列化ADC的固態(tài)成像器的示意電路圖。圖2A至2D是用于說明該實施例的操作的信號圖。圖3是本發(fā)明另一實施例的示意電路圖。圖4A至4G是用于說明該實施例的操作的信號圖。圖5是本發(fā)明另一實施例的示意電路圖。圖6A至6F是用于說明該實施例的操作的信號圖。圖7是另一實施例的電路圖。圖8是該實施例的線性成像器的圖。圖9是另一實施例的圖。圖9A和9B是用于說明計數(shù)器/鎖存器元件的操作的示意圖。圖9C-1至圖9C-10是用于說明如圖9A和9B中所示計數(shù)器/鎖存器元件的操作的信號圖。圖10和圖11是用于說明本發(fā)明的非線性實施的圖。圖12圖示了本發(fā)明的一個實施例，其中有源列傳感器被重新配置為比較器。圖13是示出了捕獲針對多個樣本的計數(shù)的信號圖。
具體實施例方式參照附圖并且起初參照其圖1，示出了陣列化固態(tài)成像器10，該成像器并入采用N 位計數(shù)器和DAC來生成模擬斜波的N位ADC轉(zhuǎn)換設(shè)施。計數(shù)器可以接收直接鐘控脈沖或者可以接收依預(yù)定序列提供的連串計數(shù)。在該成像器10中，存在每個都包括一個或者多個像素12的多個列。在該情況下， 像素12表示相同列的一個或者多個像素，并且每個像素12與列放大器14的輸入連接。像素重置線也連接到每個列放大器14的重置輸入。N位計數(shù)器16對從時鐘脈沖生成器17 供應(yīng)的時鐘信號升計數(shù)，并且計數(shù)器16在計數(shù)器輸出總線18上供應(yīng)數(shù)字計數(shù)值，該計數(shù)器輸出總線18供應(yīng)DAC或者數(shù)模轉(zhuǎn)換器元件20的輸入。為求簡化，相同的時鐘脈沖生成器 17用于計數(shù)器/鎖存器M和DAC 20兩者。用戶可以采用不同時鐘脈沖生成器來增添靈活性。時鐘生成器可以具有不同頻率，同時仍然是可操作的。在該實施例中，低計數(shù)值對應(yīng)于視頻暗或者黑色值，而高計數(shù)值對應(yīng)于白色。DAC 20創(chuàng)建隨著每個計數(shù)而遞增逐步上升的斜波電壓輸出，并且然后循環(huán)或者重置并且生成另一斜波。為求簡化而并未示出到鎖存器/計數(shù)器元件的重置信號。每列具有比較器22，每個比較器22具有從DAC接收斜波信號AnalogRamp的一個輸入和從關(guān)聯(lián)的像素放大器14接收模擬像素值的另一輸入。一旦斜波信號電平等于或者超過來自關(guān)聯(lián)像素放大器14的像素電壓，比較器22就將狀態(tài)例如從 “0”改變成“1”。對于每列，存在邏輯門23，該邏輯門23具有由比較器22饋送的一個輸入和從時鐘生成器17接收時鐘脈沖的一個輸入。每列也具有可以構(gòu)成簡單行波計數(shù)器或者異步計數(shù)器的列計數(shù)器/鎖存器電路M，該電路的時鐘輸入耦合到邏輯門23的輸出。列計數(shù)器/鎖存器電路M中的每個升計數(shù)直至邏輯門23的來自比較器22的輸入改變狀態(tài)，此后時鐘信號被邏輯門阻止并且列計數(shù)器保持與在斜波電壓等于像素電壓的時刻的N位計數(shù)器16上的計數(shù)對應(yīng)的值。然后，向視頻讀出總線逐列地傳送針對每列的計數(shù)作為數(shù)字像素值。響應(yīng)于相應(yīng)列選擇信號，一次一個地門控列選擇開關(guān)30，使得出現(xiàn)于讀出總線觀上的數(shù)字信號對應(yīng)于相應(yīng)像素提供的視頻的模擬值。該數(shù)字視頻信號具有較模擬視頻處理而言的如前文提到的諸多優(yōu)點。模擬斜波由計數(shù)器16和N位DAC 20生成并且與來自遍及整個陣列的像素放大器的視頻電壓比較。如果模擬斜波電壓低于像素放大器信號，則每個比較器22使關(guān)聯(lián)列計數(shù)器/鎖存器M透明，使得當(dāng)模擬斜波已經(jīng)通過特定像素放大器電壓時，對應(yīng)列計數(shù)器 /鎖存器M保持當(dāng)斜波電壓等于放大器電壓時存在的計數(shù)值。在該數(shù)字化方案中，如與在 SAR-DAC中的N個周期相比需要2N個周期的轉(zhuǎn)換時間。在該圖中未示出假信號(glitch)移除(以防在計數(shù)器改變時鎖存)。比較器22可以是簡單開環(huán)運算放大器、但是優(yōu)選地可以具有寄存式結(jié)構(gòu)或者滯后以免輸出上的噪聲抖動，其可能在計數(shù)器轉(zhuǎn)變期間意外地鎖存列計數(shù)器/鎖存器對，這可能引起錯誤轉(zhuǎn)換。替代地，可以通過修改ACS緩沖器或者其他放大器結(jié)構(gòu)來執(zhí)行比較器功能。呈現(xiàn)使比較器偏移誤差(在負(fù)與正輸入之間的電壓差固定時的輸出轉(zhuǎn)變)最小化或者避免輸出抖動(當(dāng)輸入穩(wěn)定時由于時間或者系統(tǒng)噪聲所致的比較器輸出轉(zhuǎn)變)的現(xiàn)代比較器結(jié)構(gòu)超出本發(fā)明的范圍。在該背景中，比較器可以是比較兩個電壓以產(chǎn)生控制信號的任何裝置。像素或者列放大器14旨在參考提供與在曝光時間期間的傳入光量對應(yīng)的電壓或者電壓序列的任何單個像素或者單列像素。如前文提到的那樣，在陣列中的像素12可以物理上是向關(guān)聯(lián)列放大器14饋送的一個像素或者一列像素，該列放大器14將來自像素的信號轉(zhuǎn)換成電壓。放大器14(或者替代地是像素12)可以被重置為黑色電平，并且被采樣和保持(sampled-and-held)以維持獨立于傳入光的恒定輸出電壓。比較器20比較保持的電壓與模擬斜波電壓以及輸出控制數(shù)字計數(shù)器/鎖存器M中的相應(yīng)一個的它們的輸出。比較器輸出用作鎖存器使能，LE。如果 LE為低，則計數(shù)器/鎖存器M根據(jù)上述實施為透明?？梢酝ㄟ^在正確序列中用脈沖發(fā)送 Col_Select信號在數(shù)字視頻總線上已經(jīng)完成轉(zhuǎn)換之后依次讀出計數(shù)器/鎖存器M。源電路19生成可以以預(yù)定序列供給計數(shù)器16的N位計數(shù)而不是讓計數(shù)器16通過單位遞增來簡單地升計數(shù)。這允許如下文將更詳細(xì)討論的那樣按照非線性速率將視頻信號數(shù)字化。計數(shù)源19可以基于嵌入式程序、通過參考查找表或者根據(jù)外部源輸入來生成N 位計數(shù)序列?？梢栽趫D2A、2B、2C和2D中說明該裝置的操作。這些圖示意地并且按照小比例示出了成像器10的操作，并且波形圖示出了 3位ADC的例子，其中三個放大器電壓“PixAmp” 被采樣和保持以維持恒定電壓。向像素放大器14施加采樣和保持信號(圖2A)。在跨陣列的所有像素放大器14在該脈沖的時間期間改變成它們的新像素值。一旦保持放大器電壓， 計數(shù)器就開始從0到2n-1計數(shù)，并且比較所得斜波電壓(AnalogRamp-圖2C)與遍及陣列的保持電壓以鎖存計數(shù)器值。在上例中，三個放大器輸出如圖2中所示的相應(yīng)像素電壓(即 PixAmpU PixAmp2 和 PixAmp3)，并且這些分別將 PixAmpl 數(shù)字化為 “5”、PixAmp2 為 “2” 以及PixAmp3為“4”?！癓E”的如圖4D中所示外部門控(或者定時)將確定是應(yīng)當(dāng)鎖定在斜波已經(jīng)通過之前還是之后的計數(shù)器值并且同時防止假信號偏斜在改變過程中的計數(shù)(未示出)。 一旦AD轉(zhuǎn)換的所有2N個周期已經(jīng)完成，就可以在所得視頻總線上依次讀出計數(shù)器/鎖存器的內(nèi)容(示出為Readout_clock-圖4B)。圖像傳感器中的主要問題之一在于由于固定偏移變化所致的固定模式噪聲或者 FPN0根據(jù)本發(fā)明的另一方面，這里呈現(xiàn)一種用于減少或者消除FPN的方案，該方案將電路的完全相同部分用于補(bǔ)償那些偏移變化。放大器電壓可以視為視頻信號、黑色電平和FPN 之和。當(dāng)視頻信號僅依賴于像素上的光時，黑色電平在整個陣列內(nèi)恒定，并且FPN是跨陣列的偏移變化。當(dāng)重置像素時，從構(gòu)成像素輸出的和中移除視頻信號?？梢詮南鄳?yīng)像素輸出減去黑色電平加上在重置時的偏移以補(bǔ)償偏移并且因此移除FPN。這可以通過取得像素輸出的數(shù)字值并且減去偏移的數(shù)字值來以數(shù)字方式實現(xiàn)。FPN具有遠(yuǎn)比視頻信號更小的動態(tài)范圍，因此如果在已經(jīng)重置像素或者放大器之后再次運行AD轉(zhuǎn)換，則可以單獨鎖存FPN 并且在讀出期間從數(shù)字化視頻以數(shù)字方式減去FPN。可以在明顯更小數(shù)量的時鐘周期內(nèi)執(zhí)行FPN數(shù)字化。FPN動態(tài)范圍更低的主要益處在于計數(shù)器僅需產(chǎn)生從黑色-FPN/2到黑色 +FPN/2的斜波并且因此使用N位的小部分，即“M”位，其中M N。如圖3中所示，成像器10’的一個實施例適于補(bǔ)償固定模式噪聲或FPN，并且與先前實施例一樣采用如關(guān)于圖1的實施例描述的那樣工作的具有關(guān)聯(lián)像素放大器14的成列布置的像素12的陣列、時鐘脈沖生成器17、N位計數(shù)器16、計數(shù)器輸出總線18、N位計數(shù)源 19、輸出模擬斜波的N位DAC 20、列比較器22、邏輯門23和視頻計數(shù)器/鎖存器元件M。 此外還存在另一組計數(shù)器/鎖存器元件IM和第二組邏輯門123。第二組計數(shù)器/鎖存器元件計數(shù)和保持與N位計數(shù)器16在重置期間的內(nèi)容對應(yīng)的值。該值是列像素和像素放大器偏移的數(shù)字表示。為此，存在處于每列的比較器22與向作為N位鎖存器的關(guān)聯(lián)視頻計數(shù)器/鎖存器元件M和可以是更小M位鎖存器的關(guān)聯(lián)偏移計數(shù)器/鎖存器元件IM供應(yīng)時鐘脈沖的邏輯門23和123的輸入之間的解復(fù)用器122。向視頻讀出總線觀依次饋送計數(shù)器/鎖存器M的輸出，并且向黑色讀出總線1 饋送計數(shù)器/鎖存器124的輸出。這兩個導(dǎo)致數(shù)字減法元件32，該數(shù)字減法元件32輸出偏移校正的視頻或者CDS數(shù)字視頻信號。為求簡化而未示出到鎖存器/計數(shù)器元件的重置信號?？梢栽趫D4A至4G的波形圖中說明采用該CDS方案的該實施例，其中在3位視頻數(shù)字化(圖4C)之后為2位FPN數(shù)字化。采樣和保持信號(圖4A)以及Readoutjlock信號 (圖4B)如結(jié)合第一實施例描述的那樣出現(xiàn)于所示時間處。視頻輸出受制于鐘控的計數(shù)器輸出COUNTER (圖4E)并且如指示為數(shù)字值A(chǔ)DC_Coll、ADC_Col2和ADC_Col3那樣被門控接通和關(guān)斷。一旦視頻數(shù)字化已經(jīng)完成，像素12 (和/或像素放大器14和/或鎖存器/計數(shù)器 24)就重置(圖4D)為[黑色電平+FPN](圖4C)，以及與AnaIogRamp電壓比較的那些電壓并且如指示為數(shù)字值Bk_Coll、Blk_Col2和Blk_Col3 (圖4F)那樣數(shù)字化成相應(yīng)計數(shù)器/ 鎖存器元件124。同時讀出并且向數(shù)字減法元件32饋送ADC_Colx和Blk_Colx以從vide0_ signal+black_level+FPN移除black_level+FPN，并且因此僅輸出純視頻信號。由于在黑色數(shù)字化中僅需減少的位數(shù)，所以向總體線時間增添很少時鐘周期以實現(xiàn)FPN減少。描述的⑶S為DS而并非真正的⑶S ；真正的⑶S要求黑色電平在像素曝光之前被數(shù)字化并且存儲直至用于從以后數(shù)字化的視頻信號中減去。無噪聲并且實質(zhì)上未消耗功率的數(shù)字鎖存器構(gòu)成優(yōu)良存儲器單元并且提供在數(shù)字化和存儲黑色電平之時重置像素的線性傳感器方法。然后可以執(zhí)行像素曝光從而保持放大器輸出。隨后數(shù)字化放大器輸出并且與先前存儲的黑色值組合。這從每個對應(yīng)數(shù)字化的視頻電平減去黑色電平和偏移以產(chǎn)生真
11正的CDS解決方案。在先前的區(qū)域傳感器中，必須為整個陣列而不是一次僅一條線存儲黑色電平。但是這里由于黑色電平已經(jīng)為數(shù)字形式，所以可以將存儲器陣列用于在像素重置期間存儲每像素僅M位來實施真正的⑶S。在圖5中圖示了另一實施例，其中第二層鎖存隱藏2N個時鐘周期的轉(zhuǎn)換時間。這里和在先前實施例中呈現(xiàn)的相同元件用相同標(biāo)號來標(biāo)識，并且可以省略對那些元件的描述。這里引入一組第二電平計數(shù)器/鎖存器沈以在轉(zhuǎn)換周期結(jié)束時將視頻電平計數(shù)器/ 鎖存器M流水線化。這里響應(yīng)于傳送更新信號Transfer來鎖存第二計數(shù)器/鎖存器26。 換言之，第一層數(shù)字視頻計數(shù)器/鎖存器M可以在上述轉(zhuǎn)換時間(2N個時鐘周期)期間與從先前行或者線(即從第二電平計數(shù)器/鎖存器26)讀出轉(zhuǎn)換的視頻電平同時地轉(zhuǎn)換視頻電平。這使2N個時鐘周期的轉(zhuǎn)換時間能夠在讀出期間被隱藏，并且可以大量使線開銷時間(即在讀出一行中的最后像素與下一行中的第一像素之間的時隙)大大地最小化或者甚至可忽略不計。就該實施例而言，采樣和保持信號(圖6A)、Readout_Clock (圖6B)、 PixelAmpl、-2、-3 和 AnalogRamp 信號(圖 6C)、計數(shù)器和 ADC_Coll、_2 和-3 (圖 6D)如在圖 1和圖2的實施例中那樣表現(xiàn)。在轉(zhuǎn)換第一視頻轉(zhuǎn)換線或者場之后，傳送信號(Transfer-圖 6E)出現(xiàn)以激勵計數(shù)器/鎖存器沈并且向計數(shù)器/鎖存器沈傳送視頻電平計數(shù)器/鎖存器M的如下內(nèi)容，這些內(nèi)容都包含與所有像素12或者列放大器14對應(yīng)的A/D轉(zhuǎn)換的數(shù)字電平。在與轉(zhuǎn)換下一視頻線或者場相同的時間期間將第二電平計數(shù)器/鎖存器沈依次選擇到視頻電平總線觀上(圖6C)。也就是說，在轉(zhuǎn)換下一行像素12或者列放大器14的電壓時，向 Video_Bus 傳送先前線的數(shù)字值 ADC_Morel、ADC_More2、ADC_More3 (圖 6F)。如果N位DAC用作斜波生成器，則將可能按照增量2Y運行關(guān)聯(lián)計數(shù)器并且獲得按照時鐘周期轉(zhuǎn)換的N位ADC。例如，如果16位DAC用作斜波生成器，則通過按照增量1進(jìn)行計數(shù)來完成每個像素在64K個時鐘周期內(nèi)的16位數(shù)字化。如果計數(shù)器按照28 (0,256, 512……)遞增，則可以用相同硬件完成每個像素在256個時鐘周期內(nèi)的8位數(shù)字化。按照增量24(0，16，32……)進(jìn)行計數(shù)將在4K個時鐘周期內(nèi)實現(xiàn)12位數(shù)字化。該方案使一個設(shè)備靈活到足以用低分辨率快速數(shù)字化而用高分辨率慢速數(shù)字化。關(guān)于大部分計數(shù)器，計數(shù)器增量可以如剛才描述的那樣改變，或者可以預(yù)先加載計數(shù)，或者可以使用計數(shù)器僅作為用于以預(yù)定序列加載計數(shù)的鎖存器?？梢灶A(yù)先確定并且在片上的存儲器中或者從片外(即在相機(jī)或者其他設(shè)備上的本地化存儲器中)或者根據(jù)由現(xiàn)場可編程門診類(FPGA)或者控制器生成的計數(shù)存儲計數(shù)序列。圖13是示出了 DAC斜波與采樣的視頻電平信號重疊的圖，其中圖示了該重疊以示出針對相同視頻值的相繼樣本時段(即過采樣)的累積捕獲計數(shù)的效果。在該例子中，相同視頻值(即像素值)被采樣四次。如先前描述的那樣從DAC 20生成的斜波在每次斜波穿越這里表示為水平線的視頻信號電平時在計數(shù)器/鎖存器M中生成計數(shù)。計數(shù)器/鎖存器不重置，但是繼續(xù)每次產(chǎn)生累積值。如圖所示，在第一樣本處，該視頻電平針對樣本1產(chǎn)生計數(shù)3240，并且然后在樣本2、3和4處，累積計數(shù)為6483、9727和12968。這里，計數(shù)器M 為十四位行波計數(shù)器，并且通過丟棄兩個最低有效位而僅采用最高十二位來直接讀出值為計數(shù)3242 (即，實際上時除以四的運算)另一方面，對于極低的光電平運算，可以通過使用較低十二位而忽略較高兩位來讀出共計四個樣本。
圖7是用于區(qū)域傳感器的根據(jù)本發(fā)明的一個優(yōu)選實施例，其中并入圖3和圖5的實施例的特征。與先前實施例共同的元件用相同參考標(biāo)號來標(biāo)識，并且省略對那些元件的詳細(xì)描述。存在視頻電平計數(shù)器/鎖存器2 和黑色電平計數(shù)器/鎖存器Mb以及第二電平計數(shù)器/鎖存器26a和26b，用于將轉(zhuǎn)換級流水線化并且在從先前行讀出黑色和視頻電平時允許時間和偏移補(bǔ)償轉(zhuǎn)換兩者。該優(yōu)選實施例的轉(zhuǎn)換時間為2N+2Mf時鐘周期，但是該時間隱藏于第二電平計數(shù)器/鎖存器后面并且與讀出時間是同時的。這里為求簡化，該視圖示出了用于表示將構(gòu)成計數(shù)器Ma、MbJ6a或者26b的整組觸發(fā)器的單個DFF。這里，在每列中為像素12a、12b、*** 12η，像素在不同相繼行中。鎖存器/計數(shù)器2 和24b能夠?qū)⑾嗤兄械亩鄠€樣本求和以及將不同行中的像素值求和。圖7的計數(shù)器^a、26b可以用來將相同行或者不同行的多個樣本求和。這通過保持來自當(dāng)前所選行(例如具有像素12a的行)的計數(shù)器值并且選擇下一行(例如具有像素 12b的行)、并且然后重新采樣來實現(xiàn)。圖8是這里針對線性傳感器示出的根據(jù)本發(fā)明的另一實施例，其中向比較器22的輸入直接施加來自像素1 至12η的所選行的感測節(jié)點，即，輸入與比較器輸入信號相同。 該配置減少電路的量和功耗。在該實施例中，列放大器14不存在。其余元件如在先前實施例中所示。圖9是數(shù)字讀出結(jié)構(gòu)的一種替選實施，其中依次選擇信號被省略而替換為與控制選擇器開關(guān)41的更新信號Transfer相似的列寬信號。將黑色和/或視頻電平行波計數(shù)器鎖存器(均由單個計數(shù)器/鎖存器42表示)讀入一組DQ觸發(fā)器43 (靜態(tài)或者動態(tài))中，并且使用讀出時鐘信號44將黑色/視頻電平從一個DQFF 43向下一 DQFF 43移位。該技術(shù)的優(yōu)點在于不存在用于復(fù)用的寬數(shù)字總線，并且因此讀出速度可以高得多。數(shù)字后處理算法可以用來在感興趣的一些圖片區(qū)域中實現(xiàn)較高位分辨率并且在較少感興趣的區(qū)域中實現(xiàn)較低分辨率。該相同益處可以用本發(fā)明的電路來實現(xiàn)，其中計數(shù)器在某些計數(shù)值的某些范圍內(nèi)一次按照一步遞增，計數(shù)增量在另一計數(shù)值范圍中加倍，并且增量在某些其他計數(shù)值范圍中再次加倍，以此類推。這向數(shù)字化的值給予例如在黑色附近為16位、在暗處為15位、在灰色為12位而在白色為8位的分辨率，所得轉(zhuǎn)換時間比64K 個時鐘周期低得多。對于高N和M值，轉(zhuǎn)換時間可能變長?？梢酝ㄟ^減少圖像的如下部分的分辨率來大量減少該時間，高分辨率在這些部分并不重要。較高分辨率區(qū)域根據(jù)特定應(yīng)用可以在灰色區(qū)域、暗區(qū)域或者亮區(qū)域中。圖9A圖示了用于配置D觸發(fā)器陣列作為在像素采樣階段期間使用的行波計數(shù)器 24、并且然后重新電子配置它們作為用于依次鐘控輸出存儲數(shù)據(jù)的移位寄存器的架構(gòu)。也參照圖9B (該圖示出了用作移位寄存器的一個DFF計數(shù)器鎖存器位的細(xì)節(jié))，并且參考由圖 9D-1至9D-9形成的圖9D，該圖用于說明起初用作計數(shù)器并且然后重新配置為移位寄存器的計數(shù)器/鎖存器的定時。在圖9A中，D觸發(fā)器64被連接用于二進(jìn)制計數(shù)器，即行波計數(shù)器。這里出于示例的目的而將計數(shù)器24示出為四位計數(shù)器，但是在一個實際實施例中，這些可以具有任何所需位數(shù)。這里存在示出的兩個列電路(列90和92)。未示出的其余列將為相似構(gòu)造。這里也示出了根據(jù)應(yīng)用可以包括或者省略的可選一組額外鎖存器94。所有計數(shù)器/鎖存器由D 型觸發(fā)器形成并且具有相同電路加載?？梢噪S需變化計數(shù)器中所用位數(shù)、計數(shù)器配置和控制邏輯，并且用于這樣的變化的技術(shù)和選項將對本領(lǐng)域技術(shù)人員可用。計數(shù)器M在斜波時段采樣時間期間對時鐘脈沖計數(shù)。進(jìn)一步參照圖9B，D觸發(fā)器64在用作計數(shù)器位時具有如
圖9A和9B中所示從7或者逆q輸出70到D輸入的反饋連接以及輸入時鐘節(jié)點68 (也就
是來自DAC計數(shù)器時鐘或者先前位q輸出)。為了配置為如圖9B中所示計數(shù)器位節(jié)點，節(jié)點68和70讓鎖存控制信號62使能以提供連續(xù)性，并且讓讀取信號60禁用。當(dāng)配置D觸發(fā)器64為用于鐘控輸出鎖存的計數(shù)值的移位寄存器時，將鎖存信號62禁用并且將讀取信號60使能。這連接沿著每個位電平的相鄰列。如圖9B中所見，例如節(jié)點72上的相鄰列位鎖存輸入來自列n-1的計數(shù)并且向列 η的寄存器饋送。列η+1繼而在用作移位寄存器時將節(jié)點72驅(qū)動至列η+2。使用重置控制節(jié)點74來重置D觸發(fā)器64以開始新周期或者在適當(dāng)時間清除鎖存的值。圖9C-1至9C-10示出了圖9Α的裝置的定時。從圖9C_1和9C_2開始說明計數(shù)器 /鎖存器電路M的定時，這些圖示出了比較器22的如下輸出的定時，這些輸出指示用于第一和第二列的比較器輸出何時改變狀態(tài)。圖9C-3示出了在列計數(shù)器/鎖存器元件90和92 已經(jīng)累積它們的計數(shù)值之后改變狀態(tài)的鎖存器控制信號LATCH。圖9C-4示出了時鐘信號 C0UNTER_CLK的時鐘脈沖定時，并且圖9C-5和9C-6示出了列計數(shù)器/鎖存器元件90和92 中的計數(shù)累積。圖9C-7示出了讀出時鐘脈沖信號READ_0UT_CLK的定時；圖9C-8示出了讀取控制信號READ的定時；并且圖9C-9示出了列90和92的像素值在計數(shù)器/鎖存器M用作移位寄存器時的傳送定時。最后，圖9C-10示出了重置信號RESET的定時。在如這里所示例子中，通過重置信號RESET變低時重置計數(shù)器鎖存器來開始定時。為了升計數(shù)，鎖存信號LATCH為高并且讀取信號READ為低。然后，列計數(shù)器/鎖存器對DAC計數(shù)器時鐘信號C0UNTER_CLK計數(shù)，并且當(dāng)比較器信號變高時(圖9C-2和9C-3)針對每列捕獲計數(shù)。第一列90鎖存最終計數(shù)03 (十六進(jìn)制)，并且第二列92鎖存最終計數(shù)A (十六進(jìn)制)。通過將讀取控制信號READ使能并且將鎖存器控制信號LATCH禁用來重新配置計數(shù)器/鎖存器作為移位寄存器。接下來的讀取時鐘信號READ_0UT_CLK然后沿著線將列90和92的計數(shù)向寄存器輸出總線98的輸出移位。首先將值03移位，并且后續(xù)讀取時鐘脈沖READ_0UT_CLK將值A(chǔ)向輸出總線98移位。圖10圖示了用于縮短轉(zhuǎn)換時間的技術(shù)，其中可以使計數(shù)器16按照遞增步進(jìn)計數(shù)， 這使得位分辨率在黑色附近最高(例如16位)并且隨著轉(zhuǎn)換的像素變得更亮而減少(例如 10位)。轉(zhuǎn)換是線性的，但是結(jié)果是在更亮像素處具有有意遺漏代碼的數(shù)字視頻。該實施例在視頻受制于后續(xù)增益級(白平衡、色卷積或者其他)或者伽馬查找表(未示出用于CDS的可選黑色電平采樣)的情況下是優(yōu)選的。這可以通過以與所示數(shù)字化模式對應(yīng)的預(yù)定序列注入來自計數(shù)源19的計數(shù)來實現(xiàn)。圖11圖示了另一替代技術(shù)并且示出了每列ADC在DAC 20具有指數(shù)電壓輸出而計數(shù)器16提供線性技術(shù)時的輸出。結(jié)果是伽馬校正的數(shù)字視頻輸出。計數(shù)器與DAC的關(guān)系非線性的其他實施例在本發(fā)明中也是可能的。這可以通過向DAC 20供應(yīng)來自計數(shù)源19的計數(shù)序列來實現(xiàn)。參照圖12，另一特定實施例采用重新配置成以參考電平源101為參考作為比較器來工作的有源列傳感器設(shè)備100 (如第6，084，2 號專利詳述)。在該實施例中，移除用于有源列傳感器的反饋路徑(例如如關(guān)于第6，084，229號美國專利的圖2說明的那樣)，并且
14參考信號或參考電平源101耦合到關(guān)聯(lián)運算放大器105的輸入103之一。運算放大器105 的輸出控制關(guān)聯(lián)鎖存器/計數(shù)器對。僅舉例而言，有源列傳感器100的其余方面(諸如放大器105和像素107的內(nèi)部部件和操作)與如在通過引用結(jié)合于此而這里無需描述的第 6，084，229號美國專利中所述相同。當(dāng)從像素107接收輸入或者收集的信號時，有源列傳感器被重新配置成與參考電平源101提供的參考信號比較。兩個輸入信號之間的差由放大器 105的開環(huán)增益放大，使得輸出向放大器105的最大正(most positive)或者最大負(fù)(most negative)限制偏斜。比較器在一些模數(shù)轉(zhuǎn)換器架構(gòu)中常用作第一級。僅舉例而言，盡管在特定實施例中，輸出重新配置電路為參考電平源101，但是也可以使用其他類型的輸出重新配置電路，諸如積分器電路或者具有增益的電路。來自DAC 20的斜波AnalogRamp將作為用于參考電平源101的參考電平來工作。就諸多類型的數(shù)字后處理算法(例如數(shù)字增益和伽馬校正)而言，在黑色附近具有較高位分辨率并且在白色附近具有較低位分辨率是有利的。這可以用與在先前段落中所述相同的硬件來實現(xiàn)，其中計數(shù)器按照“ 1”遞增直至某個計數(shù)值，其中計數(shù)增量加倍直至下一計數(shù)，其中遞增繼而再次加倍，以此類推。這使數(shù)字化的值具有例如在黑色附近為16位、在暗處為15位、在灰色處為12位并且在白色處為8位的分辨率，所得轉(zhuǎn)換時間比64K個時鐘周期低得多?？梢酝ㄟ^如為了呈現(xiàn)所需細(xì)節(jié)而必需的那樣在很暗區(qū)域中或者在很亮區(qū)域中或者在中間灰色區(qū)域中使用更小計數(shù)增量來將本發(fā)明的技術(shù)用于場景內(nèi)動態(tài)范圍增強(qiáng)。這提供較普通曝光技術(shù)而言的質(zhì)量增強(qiáng)并且無損于總圖像質(zhì)量并且在功耗、電路復(fù)雜性或者成本方面沒有任何增加。該類增強(qiáng)的動態(tài)范圍技術(shù)無需雙斜率或者對數(shù)像素、也無需外部處理。該特征例如對于安全相機(jī)而言可以是明顯優(yōu)點，因為它允許相機(jī)向深處陰影中探視并且拾取圖像細(xì)節(jié)。加速讀出的其他方式可以采用多個并行視頻總線一種實施可以將一個數(shù)字視頻總線用于所有奇數(shù)像素并且將一個數(shù)字視頻總線用于所有偶數(shù)像素。另一實施可以將一個總線用于像素1至Y、一個總線用于Y+1至2*γ，以及以此類推。然后可以恰在片外發(fā)送一個單個視頻流之前向該視頻流上復(fù)用數(shù)字值。用數(shù)字形式的視頻信號進(jìn)行工作的顯著優(yōu)點在于鎖存器或者觸發(fā)器可以分離總線以將視頻信號流水線化并且因此將讀出時間減少至為了對總線的僅一個電平充電所花費的時間。盡管已經(jīng)結(jié)合所選優(yōu)選實施例描述了本發(fā)明，但是應(yīng)當(dāng)清楚本發(fā)明并不僅限于那些實施例而是諸多變化和等效實施例將向本領(lǐng)域技術(shù)人員呈現(xiàn)它們本身。
權(quán)利要求
1.一種用于將來自像素陣列的模擬像素值轉(zhuǎn)換成數(shù)字視頻信號的裝置，所述陣列包括多個列和至少一行，每列中具有至少一個像素，并且每列提供相應(yīng)像素值；所述裝置包括時鐘信號源；以預(yù)定序列提供的直至N位計數(shù)的源；N位計數(shù)器，具有耦合到所述時鐘信號源的時鐘輸入并且具有計數(shù)輸入；用于向所述N位計數(shù)器的所述計數(shù)輸入施加所述計數(shù)的裝置；N位DAC，其連接到所述計數(shù)器并且具有斜波輸出，所述斜波輸出提供與存在于所述計數(shù)器上的計數(shù)對應(yīng)的電平；多個數(shù)字計數(shù)器/鎖存器元件，每個元件與所述列中的相應(yīng)一列關(guān)聯(lián)并且每個元件也耦合到所述時鐘信號源；多個比較器，每個比較器與所述列中的相應(yīng)一列關(guān)聯(lián)并且具有連接以接收相應(yīng)列的像素值的一個輸入、連接到所述N位計數(shù)器的斜波輸出的另一輸入以及連接到相應(yīng)數(shù)字計數(shù)器/鎖存器元件的門控端子的比較器輸出；視頻讀出總線；以及選擇性地向所述視頻輸出總線傳送所述數(shù)字計數(shù)器/鎖存器元件的內(nèi)容以產(chǎn)生所述數(shù)字視頻信號的裝置。
2.根據(jù)權(quán)利要求1所述的裝置，其中每個所述數(shù)字計數(shù)器/鎖存器元件包括行波計數(shù)ο
3.根據(jù)權(quán)利要求2所述的裝置，其中所述行波計數(shù)器適于被配置為在黑色電平數(shù)字化期間在一個方向上計數(shù)并且在視頻電平數(shù)字化期間在相反方向上計數(shù)，由此產(chǎn)生與所述黑色電平和用于每個所述像素的所述視頻電平之間的差對應(yīng)的數(shù)字值。
4.根據(jù)權(quán)利要求2所述的裝置，其中所述行波計數(shù)器適于被配置為在黑色電平數(shù)字化期間在一個方向上計數(shù)，然后將所得計數(shù)求補(bǔ)碼以獲得其二的補(bǔ)碼，并且然后在視頻電平數(shù)字化期間在所述一個方向上計數(shù)，由此產(chǎn)生源自二的補(bǔ)碼算術(shù)的與所述黑色電平和用于每個所述像素的所述視頻電平之間的差對應(yīng)的數(shù)字值。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述數(shù)字計數(shù)器/鎖存器元件中的每個包括第一行波計數(shù)器構(gòu)件，具有耦合到所述時鐘信號源的輸入元件并且具有所述比較器，以及緩沖鎖存器/計數(shù)器構(gòu)件，具有連接到相應(yīng)的第一行波計數(shù)器構(gòu)件的輸出的輸入、門端子和連接到所述視頻讀出總線的輸出；以及向所述緩沖計數(shù)器/鎖存器構(gòu)件的所述門端子提供傳送信號的裝置。
6.根據(jù)權(quán)利要求1所述的裝置，其中所述視頻讀出總線包括觸發(fā)器序列。
7.根據(jù)權(quán)利要求1所述的裝置，其中所述時鐘信號源分別提供用于所述N位計數(shù)器和用于所述計數(shù)器/鎖存器元件的不同頻率的時鐘信號。
8.根據(jù)權(quán)利要求1所述的裝置，其中所述計數(shù)源向所述N位計數(shù)器提供一個頻率的所述計數(shù)，并且所述時鐘信號源向所述計數(shù)器/鎖存器元件提供不同頻率的所述時鐘信號。
9.根據(jù)權(quán)利要求1所述的裝置，其中所述計數(shù)器/鎖存器元件適于將用于相同像素的多個數(shù)字化的計數(shù)一起鎖存。
10.根據(jù)權(quán)利要求9所述的裝置，其中使用不同計數(shù)序列來實現(xiàn)相同像素的所述多個數(shù)字化以實現(xiàn)不同的模擬增益。
11.根據(jù)權(quán)利要求1所述的裝置，其中所述計數(shù)器鎖存器元件適于將表示來自兩個不同像素行的視頻數(shù)據(jù)的計數(shù)一起鎖存。
12.根據(jù)權(quán)利要求11所述的裝置，其中所述兩個不同像素行具有兩個不同積分時段。
13.一種用于將來自像素陣列的模擬像素值轉(zhuǎn)換成數(shù)字視頻信號的裝置，所述陣列包括多個列和至少一行，每列中具有至少一個像素，并且每列提供相應(yīng)像素值；所述裝置包括N位計數(shù)器，具有時鐘輸入和計數(shù)輸入；鐘控脈沖源，其耦合到所述計數(shù)器的所述時鐘輸入；以預(yù)定序列提供的計數(shù)的源，施加給所述計數(shù)器的所述計數(shù)輸入；N位DAC，其連接到所述計數(shù)器并且具有斜波輸出，所述斜波輸出提供與存在于所述計數(shù)器上的計數(shù)對應(yīng)的電平；多個數(shù)字鎖存器/計數(shù)器元件，每個元件與所述列中的相應(yīng)一列關(guān)聯(lián)；多個比較器，每個比較器與所述列中的相應(yīng)一列關(guān)聯(lián)，所述鎖存器/計數(shù)器元件具有用于接收時鐘脈沖的輸入元件并且也耦合到關(guān)聯(lián)的比較器；其中每個比較器由差分輸入放大器制成，每個所述放大器具有多個至少(一個或多個)第一輸入晶體管，所述第一輸入晶體管之一位于外圍內(nèi)的每個所述像素處，以及第二輸入晶體管，位于所述陣列的外圍以外并且耦合到所述第一輸入晶體管和輸出配置電路，并且具有連接以接收相應(yīng)列像素值的一個輸入、連接到所述N位DAC的所述斜波輸出的另一輸入以及連接到相應(yīng)數(shù)字鎖存器/計數(shù)器元件的門控端子的比較器輸出；視頻讀出總線；以及向所述視頻輸出總線選擇性地傳送所述數(shù)字鎖存器 /計數(shù)器元件的內(nèi)容以產(chǎn)生所述數(shù)字視頻信號的裝置。
14.根據(jù)權(quán)利要求13所述的裝置，其中每個所述數(shù)字計數(shù)器/鎖存器元件適于被配置為在黑色電平數(shù)字化期間在一個方向上計數(shù)并且在視頻電平數(shù)字化期間在相反方向上計數(shù)，由此產(chǎn)生與所述黑色電平和所述視頻電平之間的差對應(yīng)的數(shù)字值。
15.根據(jù)權(quán)利要求13所述的裝置，其中每個所述數(shù)字鎖存器/計數(shù)器元件適于被配置為在黑色電平數(shù)字化期間在一個方向上計數(shù)、鎖存在所述黑色電平的計數(shù)，然后對鎖存的計數(shù)求補(bǔ)碼以獲得它的二的補(bǔ)碼，并且在視頻電平數(shù)字化期間在相同方向上計數(shù)，由此使用二的補(bǔ)碼算術(shù)來產(chǎn)生與所述黑色電平和所述視頻電平之間的差對應(yīng)的數(shù)字值。
16.根據(jù)權(quán)利要求13所述的裝置，其中所述數(shù)字存儲元件中的每個包括第一鎖存器 /計數(shù)器構(gòu)件，具有時鐘輸入；以及緩沖鎖存器/計數(shù)器構(gòu)件，具有連接到相應(yīng)第一鎖存器/ 計數(shù)器構(gòu)件的輸出的輸入、門端子和連接到所述視頻讀出總線的輸出；以及向所述緩沖鎖存器/計數(shù)器構(gòu)件的所述門端子提供傳送信號的裝置。
17.根據(jù)權(quán)利要求13所述的裝置，其中所述視頻讀出總線包括觸發(fā)器序列。
18.根據(jù)權(quán)利要求13所述的裝置，還包括向所述N位計數(shù)器和所述鎖存器計數(shù)器元件提供不同的相應(yīng)時鐘頻率的所述鐘控脈沖的時鐘生成器裝置。
19.根據(jù)權(quán)利要求13所述的裝置，其中所述計數(shù)源向所述N位計數(shù)器和所述鎖存器計數(shù)器元件提供不同預(yù)定序列的所述計數(shù)。
20.一種用于將來自像素陣列的模擬像素值轉(zhuǎn)換成數(shù)字視頻信號的裝置，所述陣列包括多個列和至少一行，每列中具有至少一個像素，并且每列提供相應(yīng)像素值；所述裝置包括時鐘信號源；以預(yù)定序列提供的計數(shù)的源；N位計數(shù)器，具有耦合到所述時鐘信號源的時鐘輸入和耦合到所述計數(shù)源的計數(shù)輸入；N位DAC，其連接到所述計數(shù)器并且具有斜波輸出，所述斜波輸出提供與存在于所述計數(shù)器上的計數(shù)對應(yīng)的電平；多個數(shù)字計數(shù)器/鎖存器元件，每個元件與所述列中的相應(yīng)一列關(guān)聯(lián)，并且每個元件也耦合到所述時鐘信號源；多個比較器，每個比較器與所述列中的相應(yīng)一列關(guān)聯(lián)并且具有連接以接收相應(yīng)列的像素值的一個輸入、連接到所述N位計數(shù)器的所述斜波輸出的另一輸入以及連接到所述相應(yīng)數(shù)字計數(shù)器/鎖存器元件的門控端子的比較器輸出；并且其中每個所述數(shù)字計數(shù)器/鎖存器元件由多個觸發(fā)器形成，所述觸發(fā)器包括用于分別接收LATCH信號和READ OUT信號的控制輸入，使得當(dāng)施加所述LATCH信號時，所述數(shù)字計數(shù)器/鎖存器元件對所述時鐘信號計數(shù)以存儲與所述相應(yīng)像素值對應(yīng)的值，并且當(dāng)施加所述READ OUT信號時，所述數(shù)字計數(shù)器/鎖存器元件被配置為移位寄存器并且作為向視頻輸出總線依次傳送所述數(shù)字計數(shù)器/鎖存器元件的內(nèi)容以產(chǎn)生所述數(shù)字視頻信號的裝置來工作。
21.根據(jù)權(quán)利要求20所述的裝置，其中所述時鐘信號源分別向所述N位計數(shù)器和所述計數(shù)器/鎖存器元件提供不同頻率的所述時鐘信號。
22.根據(jù)權(quán)利要求20所述的裝置，其中所述計數(shù)源分別向所述N位計數(shù)器和所述計數(shù)器/鎖存器元件提供不同序列的所述計數(shù)。
23.根據(jù)權(quán)利要求20所述的裝置，其中所述N位DAC為所述陣列的不同像素行提供不同斜率的斜波。
24.根據(jù)權(quán)利要求20所述的裝置，其中所述N位DAC為所述陣列的不同像素列提供不同斜率的斜波。
25.根據(jù)權(quán)利要求20所述的裝置，其中所述計數(shù)器/鎖存器元件適于將用于相同像素的多個數(shù)字化的計數(shù)一起鎖存。
26.根據(jù)權(quán)利要求25所述的裝置，其中使用不同計數(shù)序列來實現(xiàn)相同像素的所述多個數(shù)字化以實現(xiàn)不同模擬增益。
27.根據(jù)權(quán)利要求20所述的裝置，其中所述計數(shù)器鎖存器元件適于將表示來自兩個不同像素行的視頻數(shù)據(jù)的計數(shù)一起鎖存。
28.根據(jù)權(quán)利要求27所述的裝置，其中所述兩個不同像素行具有兩個不同積分時段。
全文摘要
一種將模擬像素值住轉(zhuǎn)換成數(shù)字的固態(tài)成像器。耦合到N位DAC(20)的計數(shù)器(16)產(chǎn)生與計數(shù)器的內(nèi)容對應(yīng)的模擬斜波。行波計數(shù)器(90，92)與每個相應(yīng)列關(guān)聯(lián)。列比較器(22)在模擬斜波等于像素值時門控計數(shù)器元件。計數(shù)器內(nèi)容向視頻輸出總線饋送以產(chǎn)生數(shù)字視頻信號。附加黑色電平讀出計數(shù)器元件(26)可以產(chǎn)生和存儲用于減少固定模式噪聲的黑色電平值?？梢圆捎酶郊泳彌_計數(shù)器/鎖存器。行波計數(shù)器可以被配置為用于捕獲數(shù)字視頻電平的計數(shù)器，并且然后配置為用于向輸出總線鐘控輸出視頻電平的移位寄存器。用于DAC計數(shù)器和行波計數(shù)器的時鐘可以按照相同或者不同速率。
文檔編號H04N5/355GK102461158SQ201080025720
公開日2012年5月16日 申請日期2010年4月8日 優(yōu)先權(quán)日2009年4月10日
發(fā)明者J. 扎諾夫斯基 J., V. 卡里亞 K., E. 喬伊納 M., 潘寧 T. 申請人:寬銀幕電影成像有限責(zé)任公司