專利名稱：一種數(shù)據(jù)傳輸方法、網(wǎng)絡(luò)設(shè)備以及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)傳輸方法、網(wǎng)絡(luò)設(shè)備以及裝置。
背景技術(shù)：
在數(shù)據(jù)傳輸領(lǐng)域，數(shù)據(jù)匯聚或分發(fā)是非常常見的處理流程，其中，數(shù)據(jù)匯聚是指由 多個傳輸速率較低的接口向一個傳輸速率較高的接口傳輸數(shù)據(jù)的過程，數(shù)據(jù)分發(fā)是指由一 個傳輸速率較高的接口向多個傳輸速率較低的接口傳輸數(shù)據(jù)的過程。數(shù)據(jù)匯聚或分發(fā)應(yīng)用 較多的場景是高速以太網(wǎng)接口之間的數(shù)據(jù)傳輸過程，目前高速以太網(wǎng)接口是指數(shù)據(jù)傳輸速 率為40Gbps(Giga bit per second，每秒千兆比特)和IOOGbps的以太網(wǎng)接口。現(xiàn)有的數(shù)據(jù)匯聚和數(shù)據(jù)分發(fā)方案主要通過TM(Traffic Management，流量管理) 模塊實現(xiàn)，具體地，通過TM實現(xiàn)的數(shù)據(jù)傳輸系統(tǒng)所涉及的基本邏輯架構(gòu)如圖1所示，包括多 個分別與第一數(shù)據(jù)傳輸速率的以太網(wǎng)接口對應(yīng)的FIF0(First Input First Output，先入 先出)模塊、TM模塊、與片外緩存連接的緩存控制器以及與第二數(shù)據(jù)傳輸速率的以太網(wǎng)接 口對應(yīng)的FIFO模塊，其中，第二數(shù)據(jù)傳輸速率遠大于第一數(shù)據(jù)傳輸速率，例如，在高速以太 網(wǎng)應(yīng)用中，第一數(shù)據(jù)傳輸速率可以為40(ibpS，第二數(shù)據(jù)傳輸速率可以為100(ibpS。以下以3 個數(shù)據(jù)傳輸速率為40(ibpS的以太網(wǎng)接口向1個數(shù)據(jù)傳輸速率為100(ibpS的以太網(wǎng)接口傳 輸數(shù)據(jù)的過程為例，對TM的基本工作原理進行詳細說明。TM模塊在接收到3個數(shù)據(jù)傳輸速率為40(ibpS的以太網(wǎng)接口輸入的數(shù)據(jù)后，主要包 括緩存處理過程以及調(diào)度發(fā)送過程，其中緩存處理過程，即將接收的數(shù)據(jù)通過緩存控制器進行片外緩存。TM模塊在將接收 的數(shù)據(jù)通過緩存控制器進行片外緩存之前，首先要對輸入的數(shù)據(jù)進行數(shù)據(jù)類別識別以及分 類，并緩存分類后的數(shù)據(jù)。具體地，TM模塊對數(shù)據(jù)類別識別以及分類過程如下對輸入的數(shù)據(jù)進行數(shù)據(jù)類別識別，其中包括的數(shù)據(jù)類別包括對應(yīng)不同協(xié)議的數(shù)據(jù) 類別、對應(yīng)不同業(yè)務(wù)的數(shù)據(jù)類別、對應(yīng)不同子通道的數(shù)據(jù)類別以及對應(yīng)不同物理接口的數(shù) 據(jù)類別等，因此，一個數(shù)據(jù)流中包括的數(shù)據(jù)流通常包括的數(shù)據(jù)類別會很多，如IOOMbps的數(shù) 據(jù)流，基本上可以達到幾百萬個分類。在識別出數(shù)據(jù)流中包括的數(shù)據(jù)類別后，對每個類別的數(shù)據(jù)添加為該類別的數(shù)據(jù)生 成的類別標(biāo)識。調(diào)度發(fā)送過程，主要對緩存的各類別的數(shù)據(jù)進行調(diào)度發(fā)送。緩存中的數(shù)據(jù)是按照 其對應(yīng)的數(shù)據(jù)類別進行存儲，一般情況下緩存中會存在大量的數(shù)據(jù)分類，各個數(shù)據(jù)分類之 間形成層次性。例如接口 A傳輸?shù)臄?shù)據(jù)中，包含數(shù)據(jù)類別為IPV4的數(shù)據(jù)1和數(shù)據(jù)類別為 IPV6的數(shù)據(jù)2，那么接口 A和數(shù)據(jù)1、數(shù)據(jù)2之間就形成了父隊列和子隊列的層次關(guān)系，在 進行數(shù)據(jù)發(fā)送時，針對接口 A傳輸?shù)脑摂?shù)據(jù)，需要分別調(diào)度緩存中數(shù)據(jù)類別為IPV4的數(shù)據(jù) 1以及數(shù)據(jù)類別為IPV6的數(shù)據(jù)2。此處僅以調(diào)度2個類別的數(shù)據(jù)為例說明數(shù)據(jù)的調(diào)度發(fā)送 過程，然而在實際應(yīng)用中，緩存中的數(shù)據(jù)類別數(shù)目非常多，如前所述，對于IOOMbps的數(shù)據(jù) 量一般能夠達到幾百萬個分類，因此，數(shù)據(jù)調(diào)度過程非常復(fù)雜。
綜上所述，通過TM模塊實現(xiàn)的數(shù)據(jù)傳輸過程，需要對數(shù)據(jù)進行數(shù)據(jù)類別標(biāo)識、數(shù) 據(jù)分類緩存以及對緩存的不同數(shù)據(jù)類別的數(shù)據(jù)進行多層次調(diào)度，處理過程復(fù)雜，從而使得 數(shù)據(jù)傳輸?shù)男时容^低，尤其在百兆或更高數(shù)據(jù)量的情況下，由于數(shù)據(jù)分類的類別更多，因 此，數(shù)據(jù)分類、多層次調(diào)度等處理對數(shù)據(jù)傳輸效率的影響更為明顯。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明實施例提供一種數(shù)據(jù)傳輸方法、網(wǎng)絡(luò)設(shè)備以及裝置，采用該技術(shù) 方案，能夠提高數(shù)據(jù)傳輸?shù)男省１景l(fā)明實施例通過如下技術(shù)方案實現(xiàn)根據(jù)本發(fā)明實施例的一個方面，提供了一種數(shù)據(jù)傳輸方法，包括數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑通過包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一 邏輯接口接收經(jīng)過交換芯片處理的數(shù)據(jù)；在多個所述第一邏輯接口的總數(shù)據(jù)傳輸速率大于所述數(shù)據(jù)發(fā)送路徑包括的用于 向?qū)Χ藬?shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速率時，根據(jù)所述第二 數(shù)據(jù)傳輸速率確定是否丟棄接收的所述數(shù)據(jù)；其中，所述第二數(shù)據(jù)傳輸速率大于所述第一 數(shù)據(jù)傳輸速率；在確定不丟棄所述數(shù)據(jù)后，將所述數(shù)據(jù)保存至發(fā)送數(shù)據(jù)緩存中，并在所述發(fā)送數(shù) 據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述第二邏輯接口向所述對端數(shù)據(jù)傳輸裝置發(fā)送所 述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。根據(jù)本發(fā)明實施例的另一個方面，還提供了一種數(shù)據(jù)傳輸方法，包括數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑通過包括的對應(yīng)第二數(shù)據(jù)傳輸速率的第四邏輯 接口接收對端數(shù)據(jù)傳輸裝置發(fā)送的數(shù)據(jù)；將接收的所述數(shù)據(jù)保存在接收數(shù)據(jù)緩存中，并在所述接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足 發(fā)送條件時，通過所述數(shù)據(jù)接收路徑包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第三邏輯接口將 所述接收數(shù)據(jù)緩存中的數(shù)據(jù)傳輸給交換芯片進行處理；其中，所述第一數(shù)據(jù)傳輸速率小于所述第二數(shù)據(jù)傳輸速率。根據(jù)本發(fā)明實施例的另一個方面，還提供了一種數(shù)據(jù)發(fā)送裝置，包括數(shù)據(jù)接收單元，用于通過多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯接口接收經(jīng)過交 換芯片處理的數(shù)據(jù)；數(shù)據(jù)處理單元，用于在多個所述第一邏輯接口的總數(shù)據(jù)傳輸速率大于所述數(shù)據(jù)發(fā) 送路徑包括的用于向?qū)Χ藬?shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速 率時，根據(jù)所述第二數(shù)據(jù)傳輸速率確定是否丟棄接收的所述數(shù)據(jù)；其中，所述第二數(shù)據(jù)傳輸 速率大于所述第一數(shù)據(jù)傳輸速率；緩存單元，用于在所述數(shù)據(jù)處理單元確定不丟棄所述數(shù)據(jù)后，將所述數(shù)據(jù)保存至 發(fā)送數(shù)據(jù)緩存中；數(shù)據(jù)發(fā)送單元，用于在所述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述第 二邏輯接口向所述對端數(shù)據(jù)傳輸裝置發(fā)送所述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。根據(jù)本發(fā)明實施例的另一個方面，還提供了一種數(shù)據(jù)接收裝置，包括數(shù)據(jù)接收單元，用于通過包括的對應(yīng)第二數(shù)據(jù)傳輸速率的第四邏輯接口接收對端數(shù)據(jù)傳輸裝置發(fā)送的數(shù)據(jù)；緩存單元，用于將接收的所述數(shù)據(jù)保存在接收數(shù)據(jù)緩存中；數(shù)據(jù)發(fā)送單元，用于在所述接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述數(shù) 據(jù)接收路徑包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第三邏輯接口將所述接收數(shù)據(jù)緩存中的 數(shù)據(jù)傳輸給交換芯片進行處理；其中，所述第一數(shù)據(jù)傳輸速率小于所述第二數(shù)據(jù)傳輸速率。根據(jù)本發(fā)明實施例的另一個方面，還提供了一種網(wǎng)絡(luò)設(shè)備，包括上述的數(shù)據(jù)接收 裝置以及數(shù)據(jù)發(fā)送裝置。通過本發(fā)明實施例提供的上述至少一個技術(shù)方案，數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路 徑通過包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯接口接收經(jīng)過交換芯片處理的數(shù)據(jù)， 在多個第一邏輯接口的總數(shù)據(jù)傳輸速率大于數(shù)據(jù)發(fā)送路徑包括的用于向?qū)Χ藬?shù)據(jù)傳輸裝 置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速率時，根據(jù)第二數(shù)據(jù)傳輸速率確定是否 丟棄接收的數(shù)據(jù)，并在確定不丟棄該數(shù)據(jù)后，將該數(shù)據(jù)保存至發(fā)送數(shù)據(jù)緩存中，并在發(fā)送數(shù) 據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述第二邏輯接口向所述對端數(shù)據(jù)傳輸裝置發(fā)送所 述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。根據(jù)該技術(shù)方案實現(xiàn)的數(shù)據(jù)傳輸過程，無需對數(shù)據(jù)進行分類以 及多層次調(diào)度等復(fù)雜處理過程，通過在數(shù)據(jù)緩存前對數(shù)據(jù)進行丟棄判斷，保證緩存中的數(shù) 據(jù)量能夠滿足數(shù)據(jù)發(fā)送接口的數(shù)據(jù)傳輸速率所能傳輸?shù)臄?shù)據(jù)量，從而在保證數(shù)據(jù)正常傳輸 的前提下，相對于現(xiàn)有技術(shù)提高了數(shù)據(jù)傳輸效率。本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變 得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在所寫的說明 書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。


附圖用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明實施 例一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中圖1為現(xiàn)有技術(shù)提供的通過TM模塊實現(xiàn)的數(shù)據(jù)傳輸系統(tǒng)示意圖；圖2為本發(fā)明實施例提供的數(shù)據(jù)傳輸裝置示意圖；圖3為本發(fā)明實施例一提供的數(shù)據(jù)傳輸方法流程圖；圖4為本發(fā)明實施例一提供的根據(jù)第二數(shù)據(jù)傳輸速率確定是否丟棄接收的數(shù)據(jù) 的流程圖；圖5為本發(fā)明實施例一提供的根據(jù)緩存中存儲的對應(yīng)該優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量 確定是否丟棄該數(shù)據(jù)的流程圖；圖6為本發(fā)明實施例一提供的根據(jù)總數(shù)據(jù)量的數(shù)據(jù)傳輸速率判斷是否丟棄該數(shù) 據(jù)的流程圖；圖7為本發(fā)明實施例二提供的數(shù)據(jù)傳輸方法流程圖；圖8為本發(fā)明實施例二提供的對緩存中的數(shù)據(jù)進行優(yōu)化處理的流程圖；圖9為本發(fā)明實施例三提供的數(shù)據(jù)發(fā)送裝置示意圖一；圖10為本發(fā)明實施例三提供的數(shù)據(jù)發(fā)送裝置示意圖二 ；圖11為本發(fā)明實施例三提供的數(shù)據(jù)發(fā)送裝置示意圖三；圖12為本發(fā)明實施例四提供的數(shù)據(jù)接收裝置示意圖一；
圖13為本發(fā)明實施例四提供的數(shù)據(jù)接收裝置示意圖二 ；圖14為本發(fā)明實施例四提供的數(shù)據(jù)接收裝置示意圖三；圖15為本發(fā)明實施例五提供的網(wǎng)絡(luò)設(shè)備示意圖；圖16為本發(fā)明實施例五提供的基于以太網(wǎng)的網(wǎng)絡(luò)設(shè)備示意圖；圖17為本發(fā)明實施例五提供的Meter子模塊的處理流程圖；圖18為本發(fā)明實施例五提供的RData Buffer子模塊的結(jié)構(gòu)示意圖；圖19為本發(fā)明實施例五提供的數(shù)據(jù)存儲過程示意圖。
具體實施例方式為了給出提高數(shù)據(jù)傳輸效率的實現(xiàn)方案，本發(fā)明實施例提供了一種數(shù)據(jù)傳輸方 法、網(wǎng)絡(luò)設(shè)備以及裝置，以下結(jié)合說明書附圖對本發(fā)明的優(yōu)選實施例進行說明，應(yīng)當(dāng)理解， 此處所描述的優(yōu)選實施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突 的情況下，本申請中的實施例及實施例中的特征可以相互組合。本發(fā)明實施例提供的技術(shù)方案主要應(yīng)用于數(shù)據(jù)傳輸裝置內(nèi)部，如圖2所示，該數(shù) 據(jù)傳輸裝置包括數(shù)據(jù)發(fā)送路徑201以及數(shù)據(jù)接收路徑202 ；其中數(shù)據(jù)發(fā)送路徑201，用于向?qū)Χ藬?shù)據(jù)傳輸裝置發(fā)送數(shù)據(jù)，主要包括多個第一邏輯接 口以及一個第二邏輯接口，該多個第一邏輯接口對應(yīng)第一數(shù)據(jù)傳輸速率，第二邏輯接口對 應(yīng)第二數(shù)據(jù)傳輸速率，且第一數(shù)據(jù)傳輸速率小于第二數(shù)據(jù)傳輸速率；數(shù)據(jù)接收路徑202，用于接收對端數(shù)據(jù)傳輸裝置傳送的數(shù)據(jù)，主要包括多個分別與 各第一邏輯接口位于同一物理接口的第三邏輯接口以及一個與第二邏輯接口位于同一物 理接口的第四邏輯接口。上述數(shù)據(jù)傳輸裝置中，數(shù)據(jù)發(fā)送路徑201以及數(shù)據(jù)接收路徑202中分別包括的第 一邏輯接口以及第三邏輯接口為一個物理接口，數(shù)據(jù)發(fā)送路徑201以及數(shù)據(jù)接收路徑202 中分別包括的第二邏輯接口以及第四邏輯接口為一個物理接口，通過設(shè)定的兩個接口邏輯 實現(xiàn)數(shù)據(jù)的接收以及發(fā)送。本發(fā)明實施中，交換芯片為用于對數(shù)據(jù)進行處理的數(shù)據(jù)處理模塊。實施例一本發(fā)明實施例一提供了一種數(shù)據(jù)傳輸方法，該實施例一主要對數(shù)據(jù)發(fā)送路徑的具 體數(shù)據(jù)處理過程進行詳細說明?；谠摂?shù)據(jù)傳輸方法實現(xiàn)的數(shù)據(jù)傳輸過程，現(xiàn)對于現(xiàn)有技 術(shù)，提高了數(shù)據(jù)傳輸效率。如圖3所示，本發(fā)明實施例一提供的數(shù)據(jù)傳輸方法，主要包括如下步驟步驟301、數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑通過多個第一邏輯接口接收經(jīng)過交換 芯片處理的數(shù)據(jù)。步驟302、判斷該多個第一邏輯接口的總數(shù)據(jù)傳輸速率是否大于第二數(shù)據(jù)傳輸速 率，若是，執(zhí)行步驟303，若否，執(zhí)行步驟305。該步驟302中，第二數(shù)據(jù)傳輸速率為該數(shù)據(jù)發(fā)送路徑中包括的用于向?qū)Χ藬?shù)據(jù)傳 輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的數(shù)據(jù)傳輸速率。步驟303、根據(jù)第二數(shù)據(jù)傳輸速率確定是否丟棄接收的數(shù)據(jù)，若是，則執(zhí)行步驟 304，若否，執(zhí)行步驟305。10
步驟304、丟棄該數(shù)據(jù)，至此，對當(dāng)前接收的數(shù)據(jù)的處理流程結(jié)束。步驟305、將該數(shù)據(jù)保存至發(fā)送數(shù)據(jù)緩存中，并在發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送 條件時，通過第二邏輯接口向?qū)Χ藬?shù)據(jù)傳輸裝置發(fā)送該發(fā)送數(shù)據(jù)緩存的數(shù)據(jù)，至此，對當(dāng)前 接收的數(shù)據(jù)的傳輸流程結(jié)束。該步驟305中，發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件即緩存中保存的數(shù)據(jù)達到一 個完整的數(shù)據(jù)幀?？紤]到流量控制的需求，在確定發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)是否滿足發(fā)送條 件時，還需要進一步確定第二邏輯接口是否收到對端數(shù)據(jù)傳輸裝置發(fā)送的請求進行流量控 制的流控幀，若未收到，則滿足發(fā)送條件。本發(fā)明實施例一還提供了上述流程中包括的步驟303的具體執(zhí)行過程，如圖4所 示，根據(jù)第二數(shù)據(jù)傳輸速率確定是否丟棄接收的數(shù)據(jù)，主要包括如下步驟步驟401、確定當(dāng)前接收的數(shù)據(jù)所對應(yīng)的優(yōu)先級。步驟402、測試對應(yīng)該優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)傳輸速率。步驟403、將測試得到的數(shù)據(jù)傳輸速率與設(shè)定的與該優(yōu)先級對應(yīng)的PIR(Peak Information Rate，峰值信息速率)以及與該優(yōu)先級對應(yīng)的CIR(Committed Information Rate，承諾的信息速率)分別進行比較，若大于與該優(yōu)先級對應(yīng)的PIR，執(zhí)行步驟404 ；若小 于與該優(yōu)先級對應(yīng)的CIR，執(zhí)行步驟405 ；若小于等于與該優(yōu)先級對應(yīng)的PIR大于等于與該 優(yōu)先級對應(yīng)的CIR，執(zhí)行步驟406。步驟404、確定丟棄該數(shù)據(jù)，至此，判斷是否丟棄當(dāng)前數(shù)據(jù)的流程結(jié)束。步驟405、確定不丟該數(shù)據(jù)，至此，判斷是否丟棄當(dāng)前數(shù)據(jù)的流程結(jié)束。步驟406、根據(jù)發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)該優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量確定是否丟 棄該數(shù)據(jù)，至此，判斷是否丟棄當(dāng)前數(shù)據(jù)的流程結(jié)束。上述流程中，設(shè)定的與各優(yōu)先級對應(yīng)的CHR分別小于第二數(shù)據(jù)傳輸速率，并且設(shè) 定的與各優(yōu)先級對應(yīng)的CIR總和等于第二數(shù)據(jù)傳輸速率。設(shè)定的與各優(yōu)先級對應(yīng)的MR根 據(jù)第二數(shù)據(jù)傳輸速率以及緩存大小設(shè)定，具體設(shè)定值為經(jīng)驗值，且各優(yōu)先級對應(yīng)的P^通 常大于(HR。具體地，上述步驟406中，根據(jù)緩存中存儲的對應(yīng)該優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量確定 是否丟棄該數(shù)據(jù)，如圖5所示，主要包括如下步驟步驟501、確定發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)該優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量。步驟502、將確定出的數(shù)據(jù)量與針對對應(yīng)該優(yōu)先級的數(shù)據(jù)設(shè)定的數(shù)據(jù)量上限值以 及下限值進行比較，若大于上限值，執(zhí)行步驟503 ；若大于等于下限值小于等于上限值，執(zhí) 行步驟504 ；若小于下限值，執(zhí)行步驟505。步驟503、確定丟棄所述數(shù)據(jù)，至此，流程結(jié)束。步驟504、根據(jù)隨機早期丟棄算法確定是否丟棄所述數(shù)據(jù)，至此，流程結(jié)束。步驟505、確定不丟棄該數(shù)據(jù)，至此，流程結(jié)束?？梢酝ㄟ^圖4所述的流程對接收的對應(yīng)不同優(yōu)先級的數(shù)據(jù)進行丟棄判斷，進一步 地，在上述流程的基礎(chǔ)上，若根據(jù)緩存中存儲的對應(yīng)該優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量確定不丟棄 數(shù)據(jù)，還進一步根據(jù)總數(shù)據(jù)量的數(shù)據(jù)傳輸速率判斷是否丟棄該數(shù)據(jù)，具體流程如圖6所示， 包括如下步驟步驟601、測試總數(shù)據(jù)量的數(shù)據(jù)傳輸速率，其中，總數(shù)據(jù)量即所有優(yōu)先級的數(shù)據(jù)。
步驟602、將測試得到的數(shù)據(jù)傳輸速率與設(shè)定的與總數(shù)據(jù)對應(yīng)的PIR以及與總數(shù) 據(jù)對應(yīng)的CHR分別進行比較，若大于與總數(shù)據(jù)對應(yīng)的PIR，執(zhí)行步驟603 ；若小于與總數(shù)據(jù)對 應(yīng)的CIR，執(zhí)行步驟604 ；若小于等于與總數(shù)據(jù)對應(yīng)的P^大于等于與總數(shù)據(jù)對應(yīng)的CIR，執(zhí) 行步驟605。步驟603、確定丟棄該數(shù)據(jù)，至此，判斷是否丟棄當(dāng)前數(shù)據(jù)的流程結(jié)束。步驟604、確定不丟該數(shù)據(jù)，至此，判斷是否丟棄當(dāng)前數(shù)據(jù)的流程結(jié)束。步驟605、根據(jù)發(fā)送數(shù)據(jù)緩存中存儲的總數(shù)據(jù)的數(shù)據(jù)量確定是否丟棄該數(shù)據(jù)，至 此，判斷是否丟棄當(dāng)前數(shù)據(jù)的流程結(jié)束。上述步驟605的具體實現(xiàn)過程與上述步驟406的具體實現(xiàn)過程基本一致，即將緩 存中的總數(shù)據(jù)量與針對總數(shù)據(jù)量設(shè)定的數(shù)據(jù)量上限值以及下限值進行比較，根據(jù)比較結(jié)果 確定是否丟棄該數(shù)據(jù)。圖6所述流程中，設(shè)定的與總數(shù)據(jù)對應(yīng)的CHR通常等于第二數(shù)據(jù)傳輸速率，并且 設(shè)定的與總數(shù)據(jù)對應(yīng)的MR根據(jù)第二數(shù)據(jù)傳輸速率以及緩存大小設(shè)定，具體設(shè)定值為經(jīng)驗 值，且該MR通常大于CIR。實際應(yīng)用中，為了保證數(shù)據(jù)的正常傳輸，需要在數(shù)據(jù)傳輸過程中進行流量控制，流 量控制即當(dāng)對端數(shù)據(jù)傳輸裝置發(fā)送數(shù)據(jù)的速度大于當(dāng)前數(shù)據(jù)傳輸裝置發(fā)送數(shù)據(jù)的速度時， 當(dāng)前數(shù)據(jù)傳輸裝置在接收對端數(shù)據(jù)傳輸裝置發(fā)送數(shù)據(jù)的過程中，可能會出現(xiàn)要求對端數(shù)據(jù) 傳輸裝置控制發(fā)送數(shù)據(jù)的速度或者停止發(fā)送數(shù)據(jù)的情況，從而避免數(shù)據(jù)丟失。具體地，本發(fā) 明實施例提供的流量控制機制可以通過基于接口的流量控制或基于優(yōu)先級的流量控制實 現(xiàn)，具體實現(xiàn)過程如下一、基于接口流量控制機制本發(fā)明實施例一提供的技術(shù)方案中，基于接口的流量控制機制包括發(fā)起基于接口 的流量控制以及取消基于接口的流量控制，其中，為緩存中保存的每個數(shù)據(jù)傳輸A對應(yīng)的 數(shù)據(jù)設(shè)定了數(shù)據(jù)量的上線(第一水線值)以及下線(第二水線值)。1、發(fā)起流量控制的情況如下在確定發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的 第一水線值時，確定需要發(fā)起基于接口的流量控制的過程，即向該數(shù)據(jù)傳輸裝置中的數(shù)據(jù) 接收路徑包括的與該第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送基于接口的流 控幀；或者在數(shù)據(jù)接收路徑包括的與第二邏輯接口位于同一物理接口的第四邏輯接口接收 到對端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，確定需要發(fā)起基于接口的流量控制的過 程，即分別向數(shù)據(jù)接收路徑包括的多個分別與各第一邏輯接口位于同一物理接口的第三邏 輯接口發(fā)送基于接口的流控幀。2、取消流量控制的情況如下在確定發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的 第二水線值，并且在第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該第一邏輯接 口的流控幀時，確定需要發(fā)起取消基于接口的流量控制的過程，即與該第一邏輯接口位于 同一物理接口的第三邏輯接口發(fā)送取消基于接口的流控幀。
二、基于優(yōu)先級流量控制機制本發(fā)明實施例一提供的技術(shù)方案中，基于優(yōu)先級的流量控制機制包括發(fā)起基于優(yōu) 先級的流量控制以及取消基于優(yōu)先級的流量控制，其中，為發(fā)送數(shù)據(jù)緩存中保存的每個優(yōu) 先級對應(yīng)的數(shù)據(jù)設(shè)定了數(shù)據(jù)量的上線(第三水線值)以及下線(第四水線值)。1、發(fā)起基于優(yōu)先級的流量控制的情況如下在確定發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第三水線值 時，確定需要發(fā)起基于優(yōu)先級的流量控制，即分別向數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括 的多個分別與各第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送基于該優(yōu)先級的流 控幀；或者在數(shù)據(jù)接收路徑包括的第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于設(shè)定 優(yōu)先級的流控幀時，確定需要發(fā)起基于優(yōu)先級的流量控制的過程，即分別數(shù)據(jù)接收路徑包 括的多個第三邏輯接口發(fā)送基于該設(shè)定優(yōu)先級的流控幀。2、取消基于優(yōu)先級的流量控制的情況如下在確定發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第四水線值， 并且在數(shù)據(jù)接收路徑的第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級 的流控幀時，確定需要發(fā)起取消基于優(yōu)先級的流量控制的過程，即分別向數(shù)據(jù)接收路徑包 括的多個第三邏輯接口發(fā)送取消基于該優(yōu)先級流控幀。實施例二本發(fā)明實施例二提供了一種數(shù)據(jù)傳輸方法，該實施例二主要對數(shù)據(jù)接收路徑的具 體數(shù)據(jù)處理過程進行詳細說明?；谠摂?shù)據(jù)傳輸方法實現(xiàn)的數(shù)據(jù)傳輸過程，現(xiàn)對于現(xiàn)有技 術(shù)，提高了數(shù)據(jù)傳輸效率。如圖7所示，本發(fā)明實施例二提供的數(shù)據(jù)傳輸方法，主要包括如下步驟步驟701、數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑通過包括的第四邏輯接口接收對端數(shù) 據(jù)傳輸裝置發(fā)送的數(shù)據(jù)。該步驟701中，第四邏輯接口與對端數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑包括的用于 輸出數(shù)據(jù)的第二邏輯接口具有相同的數(shù)據(jù)傳輸速率。步驟702、將接收的數(shù)據(jù)緩存至接收數(shù)據(jù)緩存中，并在接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足 發(fā)送條件時，通過數(shù)據(jù)接收路徑包括的多個第三邏輯接口將該接收數(shù)據(jù)緩存中的數(shù)據(jù)傳輸 給交換芯片進行處理。該步驟702中，接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件即緩存中保存的數(shù)據(jù)達到一 個完整的數(shù)據(jù)幀?？紤]到流量控制的需求，在確定發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)是否滿足發(fā)送條 件時，還需要進一步確定第三邏輯接口是否收到數(shù)據(jù)發(fā)送路徑發(fā)送的請求進行流量控制的 流控幀，若未收到，則滿足發(fā)送條件實際應(yīng)用中，為了保證數(shù)據(jù)的正常傳輸，需要在數(shù)據(jù)傳輸過程中進行流量控制，以 避免數(shù)據(jù)丟失。具體地，本發(fā)明實施例二提供的流量控制機制可以通過基于接口的流量控 制或基于優(yōu)先級的流量控制實現(xiàn)，具體實現(xiàn)過程如下一、基于接口流量控制機制本發(fā)明實施例二提供的技術(shù)方案中，基于接口的流量控制機制包括發(fā)起基于接口的流量控制以及取消基于接口的流量控制，其中，為緩存中保存的總數(shù)據(jù)量設(shè)定了數(shù)據(jù)量 的上線(第五水線值)以及下線(第六水線值)。1、發(fā)起流量控制的情況如下在接收數(shù)據(jù)緩存的總數(shù)據(jù)量高于設(shè)定的第五水線值，或數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā) 送路徑包括的多個分別與各第三邏輯接口位于同一物理接口的第一邏輯接口均接收到對 端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，確定需要發(fā)起基于接口的流量控制的過程， 即向數(shù)據(jù)發(fā)送路徑包括的與第四邏輯接口位于同一物理接口的第二邏輯接口發(fā)送基于接 口的流控幀。2、取消流量控制的情況如下在接收數(shù)據(jù)緩存的總數(shù)據(jù)量低于設(shè)定的第六水線值，并且數(shù)據(jù)發(fā)送路徑包括的多 個第一邏輯接口中的任意一個接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于接口的流控幀時， 確定需要取消基于接口的流量控制過程，即向該數(shù)據(jù)發(fā)送路徑包括的第二邏輯接口發(fā)送取 消基于接口的流控幀。二、基于優(yōu)先級流量控制機制本發(fā)明實施例二提供的技術(shù)方案中，基于優(yōu)先級的流量控制機制包括發(fā)起基于優(yōu) 先級的流量控制以及取消基于優(yōu)先級的流量控制，其中，為緩存中保存的總數(shù)據(jù)量設(shè)定了 數(shù)據(jù)量的上線(第七水線值)以及下線(第八水線值)。1、發(fā)起基于優(yōu)先級的流量控制的情況如下在確定接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第七水線值， 或數(shù)據(jù)接收路徑包括的第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于該優(yōu)先級的流 控幀時，確定需要發(fā)起基于優(yōu)先級的流量控制過程，即向數(shù)據(jù)發(fā)送路徑包括的與第四邏輯 接口位于同一物理接口的第二邏輯接口發(fā)送基于該優(yōu)先級的流控幀。2、取消基于優(yōu)先級的流量控制的情況如下在確定接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第八水線值， 并且數(shù)據(jù)接收路徑包括的第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先 級的流控幀時，向數(shù)據(jù)發(fā)送路徑包括的與第四邏輯接口位于同一物理接口的第二邏輯接口 發(fā)送取消基于該優(yōu)先級的流控幀。本發(fā)明實施例二提供的優(yōu)選實施例方式中，還進一步對發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)存 儲方式進行了優(yōu)化，以減少數(shù)據(jù)包的亂序。數(shù)據(jù)包亂序是指數(shù)據(jù)傳輸速率高的邏輯接口向 多個數(shù)據(jù)傳輸速率低的邏輯接口傳輸數(shù)據(jù)的過程中，同一個類型的數(shù)據(jù)如果在不同的數(shù)據(jù) 傳輸速率低的邏輯接口中傳輸，將可能產(chǎn)生亂序的現(xiàn)象。具體地，對緩存中的數(shù)據(jù)進行優(yōu)化 處理，如圖8所示，包括如下過程步驟801、確定接收數(shù)據(jù)緩存中分別用于保存對應(yīng)不同第一邏輯接口的數(shù)據(jù)區(qū)域 的數(shù)據(jù)量。步驟802、將接收的數(shù)據(jù)保存至數(shù)據(jù)量最小的數(shù)據(jù)區(qū)域，或采用順序輪轉(zhuǎn)的方式將 接收的數(shù)據(jù)保存至并列最小的至少兩個數(shù)據(jù)區(qū)域中的一個數(shù)據(jù)區(qū)域。上述實施例一以及實施例二中，流量控制機制可以通過Pause幀來實現(xiàn)。目前有 兩種Pause巾貞，分別為基于端口的Pause幀(基于接口的流控制)和基于優(yōu)先級的Pause 幀(基于優(yōu)先級的流控幀)，分別用來實現(xiàn)基于端口的流控機制和基于優(yōu)先級的流控機制，其中，基于端口的Pause幀的幀格式可參考802. IQ的定義和說明，基于優(yōu)先級的Pause幀 的幀格式可參考802. 3bd的定義和說明，此處不再贅述。實施例三本發(fā)明實施例三提供了一種數(shù)據(jù)發(fā)送裝置，該數(shù)據(jù)發(fā)送裝置與上述實施例一中數(shù) 據(jù)傳輸裝置包括的數(shù)據(jù)發(fā)送路徑對應(yīng)?；谠摂?shù)據(jù)發(fā)送裝置實現(xiàn)的數(shù)據(jù)傳輸過程，現(xiàn)對于 現(xiàn)有技術(shù)，提高了數(shù)據(jù)傳輸效率。如圖9所示，本發(fā)明實施例三提供的數(shù)據(jù)發(fā)送裝置，包括數(shù)據(jù)接收單元901、數(shù)據(jù)處理單元902、緩存單元903以及數(shù)據(jù)發(fā)送單元904 ；其中數(shù)據(jù)接收單元901，用于通過多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯接口接收經(jīng) 過交換芯片處理的數(shù)據(jù)；數(shù)據(jù)處理單元902，用于在多個所述第一邏輯接口的總數(shù)據(jù)傳輸速率大于所述數(shù) 據(jù)發(fā)送路徑包括的用于向?qū)Χ藬?shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳 輸速率時，根據(jù)所述第二數(shù)據(jù)傳輸速率確定是否丟棄數(shù)據(jù)接收單元901接收的數(shù)據(jù)；其中， 第二數(shù)據(jù)傳輸速率大于第一數(shù)據(jù)傳輸速率；緩存單元903，用于在數(shù)據(jù)處理單元902確定不丟棄該數(shù)據(jù)后，將該數(shù)據(jù)保存至發(fā) 送數(shù)據(jù)緩存中；數(shù)據(jù)發(fā)送單元904，用于在發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過第二邏輯 接口向?qū)Χ藬?shù)據(jù)傳輸裝置發(fā)送該發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。本發(fā)明實施例三提供的優(yōu)選實施方式中，圖9所示裝置包括的數(shù)據(jù)處理單元902， 具體用于確定當(dāng)前接收的數(shù)據(jù)所對應(yīng)的優(yōu)先級，并確定對應(yīng)優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)傳輸速 率；在確定出的數(shù)據(jù)傳輸速率大于設(shè)定的與優(yōu)先級對應(yīng)的峰值信息速率PIR時，確定丟棄 數(shù)據(jù)；在確定出的數(shù)據(jù)傳輸速率小于等于與優(yōu)先級對應(yīng)的PIR且大于設(shè)定的與優(yōu)先級對應(yīng) 的承諾信息速率CIR，并且根據(jù)發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量確定丟 棄數(shù)據(jù)時，確定丟棄數(shù)據(jù)；其中，CIR小于PIR。本發(fā)明實施例三提供的優(yōu)選實施方式中，圖9所示裝置包括的數(shù)據(jù)處理單元902， 還用于在確定出的數(shù)據(jù)傳輸速率小于等于與優(yōu)先級對應(yīng)的P^且大于與優(yōu)先級對應(yīng)的 CIR，并且根據(jù)發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)優(yōu)先級的數(shù)據(jù)量確定不丟棄數(shù)據(jù)時，確定對應(yīng)所 有優(yōu)先級的總數(shù)據(jù)的數(shù)據(jù)傳輸速率；在數(shù)據(jù)傳輸速率大于設(shè)定的與總數(shù)據(jù)對應(yīng)的PIR時， 確定丟棄數(shù)據(jù)；在數(shù)據(jù)傳輸速率小于等于與總數(shù)據(jù)對應(yīng)的P^且大于與總數(shù)據(jù)對應(yīng)的CIR， 并且根據(jù)發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)所有優(yōu)先級的總數(shù)據(jù)的數(shù)據(jù)量確定丟棄數(shù)據(jù)時，確定 丟棄數(shù)據(jù)；其中，與總數(shù)據(jù)對應(yīng)的CIR等于第二數(shù)據(jù)傳輸速率。本發(fā)明實施例三提供的優(yōu)選實施方式中，圖9所示裝置包括的數(shù)據(jù)處理單元902， 具體用于確定發(fā)送數(shù)據(jù)緩存中存儲的相應(yīng)數(shù)據(jù)的數(shù)據(jù)量，并將確定出的數(shù)據(jù)量與針對相應(yīng) 數(shù)據(jù)設(shè)定的數(shù)據(jù)量上限值以及下限值進行比較；若確定出的數(shù)據(jù)量大于上限值，則確定丟棄數(shù)據(jù)；若確定出的數(shù)據(jù)量大于等于下限值并且小于等于上限值，則根據(jù)隨機早期丟棄算法確定是否丟棄數(shù)據(jù)。如圖10所示，本發(fā)明實施例三提供的優(yōu)選實施方式中，圖9所示的數(shù)據(jù)發(fā)送裝置 還可以進一步包括第一流量控制單元905，該第一流量控制單元905，用于在確定發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的 第一水線值時，向該數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括的與第一邏輯接口位于同一物理 接口的第三邏輯接口發(fā)送基于接口的流控幀；在數(shù)據(jù)接收路徑包括的與第二邏輯接口位于同一物理接口的第四邏輯接口接收 到對端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，分別向數(shù)據(jù)接收路徑包括的多個分別與 各第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送基于接口的流控幀；在確定發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的 第二水線值，并且在第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該第一邏輯接 口的流控幀時，向與該第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送取消基于接口 的流控幀；其中，第一水線值大于第二水線值。如圖11所示，本發(fā)明實施例三提供的優(yōu)選實施方式中，圖9所示的數(shù)據(jù)發(fā)送裝置 還可以進一步包括第二流量控制單元906，該第二流量控制單元906，用于在確定發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第三水線值 時，分別向數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括的多個分別與各第一邏輯接口位于同一物 理接口的第三邏輯接口發(fā)送基于該優(yōu)先級的流控幀；在數(shù)據(jù)接收路徑包括的與第二邏輯接口位于同一物理接口的第四邏輯接口接收 到對端數(shù)據(jù)傳輸裝置發(fā)送的基于設(shè)定優(yōu)先級的流控幀時，分別向多個第三邏輯接口發(fā)送基 于該設(shè)定優(yōu)先級的流控幀；在確定發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第四水線值， 并且在第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級的流控幀時，分別 向多個第三邏輯接口發(fā)送取消基于該優(yōu)先級流控幀；其中，第三水線值大于第四水線值。實際應(yīng)用中，數(shù)據(jù)發(fā)送裝置可以同時包括上述的第一流量控制單元905以及第二 流量控制單元906，可以通過該兩個單元實現(xiàn)對流量控制模式的選擇。應(yīng)當(dāng)理解，以上數(shù)據(jù)發(fā)送裝置包括的單元僅為根據(jù)該裝置實現(xiàn)的功能進行的邏輯 劃分，實際應(yīng)用中，可以進行上述單元的疊加或拆分。并且該實施例提供的裝置所實現(xiàn)的功 能與上述實施例一提供的數(shù)據(jù)傳輸方法流程一一對應(yīng)，對于該裝置所實現(xiàn)的更為詳細的處 理流程，在上述方法實施例一中已做詳細描述，此處不再詳細描述。實施例四本發(fā)明實施例四提供了一種數(shù)據(jù)接收裝置，該數(shù)據(jù)接收裝置與上述實施例一中的 數(shù)據(jù)傳輸裝置包括的數(shù)據(jù)接收路徑對應(yīng)?；谠摂?shù)據(jù)接收裝置實現(xiàn)的數(shù)據(jù)傳輸過程，現(xiàn)對 于現(xiàn)有技術(shù)，提高了數(shù)據(jù)傳輸效率。如圖12所示，本發(fā)明實施例四提供的數(shù)據(jù)接收裝置，包括數(shù)據(jù)接收單元1201、緩存單元1202以及數(shù)據(jù)發(fā)送單元1203 ；其中16
數(shù)據(jù)接收單元1201，用于通過包括的對應(yīng)第二數(shù)據(jù)傳輸速率的第四邏輯接口接收 對端數(shù)據(jù)傳輸裝置發(fā)送的數(shù)據(jù)；緩存單元1202，用于將數(shù)據(jù)接收單元1201接收的數(shù)據(jù)保存在接收數(shù)據(jù)緩存中；數(shù)據(jù)發(fā)送單元1203，用于在接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過數(shù)據(jù)接 收路徑包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第三邏輯接口將接收數(shù)據(jù)緩存中的數(shù)據(jù)傳輸 給交換芯片進行處理；其中，第一數(shù)據(jù)傳輸速率小于第二數(shù)據(jù)傳輸速率。如圖13所示，本發(fā)明實施例四提供的優(yōu)選實施方式中，圖12所示的數(shù)據(jù)傳輸裝置 還可以進一步包括第一流量控制單元1204，用于在接收數(shù)據(jù)緩存的總數(shù)據(jù)量高于設(shè)定的第五水線值，或數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā) 送路徑包括的多個分別與各第三邏輯接口位于同一物理接口的第一邏輯接口均接收到對 端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，向數(shù)據(jù)發(fā)送路徑包括的與第四邏輯接口位于 同一物理接口的第二邏輯接口發(fā)送基于接口的流控幀；在接收數(shù)據(jù)緩存的總數(shù)據(jù)量低于設(shè)定的第六水線值，并且多個第一邏輯接口中的 任意一個接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于接口的流控幀時，向第二邏輯接口發(fā)送 取消基于接口的流控幀；其中，第五水線值大于第六水線值。如圖14所示，本發(fā)明實施例四提供的優(yōu)選實施方式中，圖12所示的數(shù)據(jù)傳輸裝置 還可以進一步包括第二流量控制單元1205，用于在確定接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第七水線值， 或第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于該優(yōu)先級的流控幀時，向數(shù)據(jù)傳輸裝 置中的數(shù)據(jù)發(fā)送路徑包括的與第四邏輯接口位于同一物理接口的第二邏輯接口發(fā)送基于 該優(yōu)先級的流控幀；在確定接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第八水線值， 并且第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級的流控幀時，向數(shù)據(jù) 傳輸裝置中的數(shù)據(jù)發(fā)送路徑包括的與第四邏輯接口位于同一物理接口的第二邏輯接口發(fā) 送取消基于該優(yōu)先級的流控幀；其中，第七水線值大于第八水線值。實際應(yīng)用中，數(shù)據(jù)接收裝置可以同時包括上述的第一流量控制單元1204以及第 二流量控制單元1205，可以通過該兩個單元實現(xiàn)對流量控制模式的選擇。本發(fā)明實施例四提供的優(yōu)選實施方式中，圖12所示裝置包括的緩存單元1202，具 體用于確定接收數(shù)據(jù)緩存中分別用于保存對應(yīng)不同第一邏輯接口的數(shù)據(jù)區(qū)域的數(shù)據(jù) 量；將接收的數(shù)據(jù)保存至數(shù)據(jù)量最小的數(shù)據(jù)區(qū)域，或采用順序輪轉(zhuǎn)的方式將接收的數(shù) 據(jù)保存至并列最小的至少兩個數(shù)據(jù)區(qū)域中的一個數(shù)據(jù)區(qū)域。應(yīng)當(dāng)理解，以上數(shù)據(jù)接收裝置包括的單元僅為根據(jù)該裝置實現(xiàn)的功能進行的邏輯 劃分，實際應(yīng)用中，可以進行上述單元的疊加或拆分。并且該實施例提供的裝置所實現(xiàn)的功 能與上述實施例二提供的數(shù)據(jù)傳輸方法流程一一對應(yīng)，對于該裝置所實現(xiàn)的更為詳細的處 理流程，在上述方法實施例二中已做詳細描述，此處不再詳細描述。
實施例五本發(fā)明實施例五提供了一種網(wǎng)絡(luò)設(shè)備，基于該數(shù)據(jù)傳輸網(wǎng)絡(luò)設(shè)備實現(xiàn)的數(shù)據(jù)傳輸 過程，現(xiàn)對于現(xiàn)有技術(shù)，提高了數(shù)據(jù)傳輸效率。如圖15所示，本發(fā)明實施例五提供的數(shù)據(jù)傳輸裝置，包括數(shù)據(jù)接收裝置1501以及數(shù)據(jù)發(fā)送裝置1502 其中數(shù)據(jù)接收裝置1501，用于通過包括的對應(yīng)第二數(shù)據(jù)傳輸速率的第四邏輯接口接收 對端數(shù)據(jù)傳輸裝置發(fā)送的數(shù)據(jù)；將接收的數(shù)據(jù)保存在接收數(shù)據(jù)緩存中，并在接收數(shù)據(jù)緩存 中的數(shù)據(jù)滿足發(fā)送條件時，通過數(shù)據(jù)接收路徑包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第三邏 輯接口將接收數(shù)據(jù)緩存中的數(shù)據(jù)傳輸給交換芯片進行處理；其中，第一數(shù)據(jù)傳輸速率小于 第二數(shù)據(jù)傳輸速率；數(shù)據(jù)發(fā)送裝置1502，用于通過包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯接口 接收經(jīng)過交換芯片處理的數(shù)據(jù)；在多個第一邏輯接口的總數(shù)據(jù)傳輸速率大于數(shù)據(jù)發(fā)送路徑 包括的用于向?qū)Χ藬?shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速率時，根 據(jù)第二數(shù)據(jù)傳輸速率確定是否丟棄接收的數(shù)據(jù)；其中，第二數(shù)據(jù)傳輸速率大于第一數(shù)據(jù)傳 輸速率；在確定不丟棄數(shù)據(jù)后，將數(shù)據(jù)保存至發(fā)送數(shù)據(jù)緩存中，并在發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù) 滿足發(fā)送條件時，通過第二邏輯接口向?qū)Χ藬?shù)據(jù)傳輸裝置發(fā)送發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。該實施例五提供的網(wǎng)絡(luò)設(shè)備包括的數(shù)據(jù)接收裝置1501以及數(shù)據(jù)發(fā)送裝置1502所 實現(xiàn)的功能分別與上述實施例四以及實施例三提供的數(shù)據(jù)傳輸裝置對應(yīng)，此處不再詳細描 述。為了更好地理解本發(fā)明實施例提供的技術(shù)方案，以下結(jié)合高速以太網(wǎng)應(yīng)用，對本 發(fā)明實施例的優(yōu)選實施方式進行詳細描述，其中，以3個40(ibpS以太網(wǎng)接口與100(ibpS以 太網(wǎng)接口之間進行數(shù)傳輸為例進行說明。如圖16所示，為根據(jù)本發(fā)明上述實施例實現(xiàn)的數(shù)據(jù)傳輸裝置，該數(shù)據(jù)傳輸裝置包 括數(shù)據(jù)發(fā)送路徑以及數(shù)據(jù)接收路徑；其中數(shù)據(jù)發(fā)送路徑包括40G TFIFO、Meter、TData Buffer, TSAT, RED、100GTFIF0 以及 TFC ；數(shù)據(jù)接收路徑包括2選1模塊、RData Buffer、RSATUOOG RFIFO以及RFC ；IOOGbps MAC RX為數(shù)據(jù)接收路徑中用于接收對端數(shù)據(jù)傳輸裝置發(fā)送的數(shù)據(jù)的以 太網(wǎng)接口(對應(yīng)上述的第四邏輯接口)、40(ibpS MAC TX為數(shù)據(jù)接收路徑中向交換芯片發(fā)送 數(shù)據(jù)的以太網(wǎng)接口(對應(yīng)上述的第三邏輯接口)，40(ibpS MAC RX為數(shù)據(jù)發(fā)送路徑中用于接 收交換芯片發(fā)送的數(shù)據(jù)的以太網(wǎng)接口(對應(yīng)上述的第一邏輯接口)，100(ibpS MAC TX為數(shù) 據(jù)發(fā)送路徑中用于向?qū)Χ藬?shù)據(jù)傳輸裝置發(fā)送數(shù)據(jù)的以太網(wǎng)接口(對應(yīng)上述的第二邏輯接 口)。其中，40Gbps MAC TX以及40Gbps MAC RX在同一數(shù)據(jù)傳輸裝置中時，兩兩對應(yīng)且位 于同一物理接口，IOOGbps MAC RX以及IOOGbps MAC TX在同一數(shù)據(jù)傳輸裝置中時位于同一 物理接口。一、數(shù)據(jù)發(fā)送路徑包括的各子模塊所實現(xiàn)的功能如下(1)40G TFIFO 數(shù)據(jù)發(fā)送路徑上3個40Gbps MAC RX的數(shù)據(jù)匯聚。(2)Meter 測量模塊，可以采用 RFC2698 的 drTCM(double rate Three ColorMarkers，雙速率三色令牌桶算法)完成違約流量測量，從而作為RED (Random Early Drop, 隨機早期丟棄)的依據(jù)。(3)TData Buffer 發(fā)送數(shù)據(jù)緩存子模塊，具體在存儲數(shù)據(jù)時可以根據(jù)數(shù)據(jù)的優(yōu)先 級進行分類存儲，即分為8個數(shù)據(jù)區(qū)，分別用于存儲對應(yīng)8個優(yōu)先級的數(shù)據(jù)。(4)TSAT 發(fā)送統(tǒng)計子模塊，能夠?qū)崿F(xiàn)對TData Buffer中保存的數(shù)據(jù)量的統(tǒng)計，如 統(tǒng)計三個40(ibpS MAC RX對應(yīng)的數(shù)據(jù)的數(shù)據(jù)量以及8個優(yōu)先級對應(yīng)的數(shù)據(jù)的數(shù)據(jù)量。( RED，擁塞避免的隨機早期丟棄模塊，根據(jù)Meter子模塊的結(jié)果，完成對TData Buffer的丟棄操作，從而使得120(ibps帶寬適應(yīng)100(ibps帶寬。(6) 100GTFIF0 =IOOGbps 以太網(wǎng)發(fā)送 FIFO，完成 IOOGbps MAC TX 的輸出數(shù)據(jù)包緩存。(7) TFC:發(fā)送流控模塊，這里完成對TData Buffer的監(jiān)控，統(tǒng)計三個40Gbps MAC RX的緩存數(shù)據(jù)水線和統(tǒng)計8個優(yōu)先級數(shù)據(jù)水線，從而確定向接收路徑上的2選1模塊發(fā)起 基于接口的流控幀和基于優(yōu)先級的流控幀。具體地，上述子模塊中的40G TFIFO完成的功能與上述實施例三提供的數(shù)據(jù)傳輸 裝置中包括的數(shù)據(jù)接收單元901所完成的功能一致；Meter、TSAT以及RED所完成的功能與 上述實施例三提供的數(shù)據(jù)傳輸裝置中包括的數(shù)據(jù)處理單元902所完成的功能一致；TData Buffer所完成的功能與上述實施例三提供的數(shù)據(jù)傳輸裝置中包括的緩存單元903所完成 的功能一致；100G TFIFO完成的功能與上述實施例三提供的數(shù)據(jù)傳輸裝置中包括的數(shù)據(jù)發(fā) 送單元904所完成的功能一致；TFC完成的功能與上述實施例三提供的數(shù)據(jù)傳輸裝置中包 括的第一流量控制單元905以及第二流量控制單元906所完成的功能一致。數(shù)據(jù)發(fā)送路徑包括的40G TFIFO、Meter和RED三個模塊可以配合完成數(shù)據(jù)整形， 即實現(xiàn)120(ibpS帶寬到100(ibpS帶寬的整形。通過該整形功能，3個40(ibpS以太網(wǎng)接口實 現(xiàn)邏輯綁定，即端口匯聚Trunk。具體地，各模塊實現(xiàn)上述功能的具體方式如下40G TFIFO 40G TFIFO主要實現(xiàn)三路數(shù)據(jù)的匯聚，具體可以包含一個3選1的仲裁子模塊和一 個FIFO。此處，3選1的仲裁子模塊可以采用輪轉(zhuǎn)算法(Round Robin，簡稱RR算法)確定 先接收來自哪個接口的數(shù)據(jù)；FIFO的輸入和輸出帶寬大于3個40(ibpS以太網(wǎng)接口的總帶 寬，也就是大于120Gbps。Meter 子模塊Meter子模塊可以采用drTCM算法，用于對來自三個40Gbps MAC RX的120Gbps數(shù) 據(jù)流量根據(jù)CHR和P^進行標(biāo)記，例如，采用不同顏色標(biāo)記不同的數(shù)據(jù)，如符合CIR，標(biāo)記為綠色；超過CIR，但是小于PIR，標(biāo)記為黃色；超過PIR，標(biāo)記為紅色。Meter子模塊的具體實現(xiàn)邏輯包括總數(shù)據(jù)流量測量和8個優(yōu)先級數(shù)據(jù)流量測量， 即分為一個父隊列和對應(yīng)不同優(yōu)先級的8個子隊列，其中，父隊列對應(yīng)總數(shù)據(jù)流量，子隊列 對應(yīng)不同優(yōu)先級的數(shù)據(jù)流量。對于父隊列，這里drTCM的CIR固定為100(ibpS ；對于子隊列， drTCMCIR可配置，也就是8個子隊列可以靈活分割I(lǐng)OOGbps的傳輸帶寬。
當(dāng)Meter子模塊從40G TFIFO接收到一個數(shù)據(jù)包時，首先進行子隊列的drTCM測 量，然后進行父隊列的drTCM測量。如圖17所示，Meter子模塊的具體處理過程如下步驟1701、接收數(shù)據(jù)包，進行子隊列的drTCM運算，得到數(shù)據(jù)顏色；步驟1702、如果是綠色，則默認(rèn)父隊列也是綠色，結(jié)束測量操作。這樣就保證綠色 的子隊列數(shù)據(jù)能夠占有傳輸帶寬；步驟1703、如果是紅色，則直接丟棄；步驟1704、如果是黃色，則向RED模塊請求判斷是否丟棄；步驟1705、如果判斷為丟棄，則丟棄數(shù)據(jù)后結(jié)束；步驟1706、如果判斷為不丟棄，則繼續(xù)進行父隊列的drTCM運算；步驟1707、如果是綠色，則結(jié)束測量；步驟1708、如果是紅色，則丟棄數(shù)據(jù)，結(jié)束測量；步驟1709、如果是黃色，則向RED模塊請求判斷是否丟棄，從而結(jié)束測量。通過以上處理過程，可以保證子隊列的CIR的帶寬占用，防止其它隊列的違約流 量屏蔽了子隊列的CIR。其中，RED模塊的判斷過程如下RED模塊可以形成9個RED子模塊分別與Meter的九個隊列對應(yīng)(1個父隊列和8 個子隊列)，根據(jù)TSAT的統(tǒng)計結(jié)果，分別對父隊列和8個子隊列進行RED丟棄運算。每個 RED子模塊可以設(shè)置如下參數(shù)數(shù)據(jù)量的下限值以及上限值、丟棄概率。當(dāng)數(shù)據(jù)量低于下限值，則不丟棄數(shù)據(jù)量；高于上限值，則丟棄數(shù)據(jù)；數(shù)據(jù)量介于下 限值和上限值之間，則按照設(shè)定的概率丟棄，即采用RED算法。(1) TFC的具體處理過程在上述第一流量控制單元905以及第二流量控制單元906 以及相應(yīng)的方法流程中已經(jīng)詳細描述，此處不再贅述。其中，發(fā)起流控時，發(fā)送的基于接 口的Pause幀，操作參數(shù)為OhFFFF ；取消流控時，發(fā)送的基于接口的Pause幀，操作參數(shù)為 OhO。二、數(shù)據(jù)接收路徑包括的各子模塊所實現(xiàn)的功能如下(1) 2選1模塊總共有三個，分別對應(yīng)三個40(ibpS MAC TX0實現(xiàn)對來自數(shù)據(jù)發(fā)送 模塊中包括的TFC的流控幀Pause幀和來自RData Buffer的數(shù)據(jù)幀的2選1傳輸。(2) RData Buffer 接收數(shù)據(jù)緩存，分為三個數(shù)據(jù)區(qū)，也就是三個FIFO，分別對應(yīng)三 個40(ibpS MAC TX0同時在存儲數(shù)據(jù)時，通過水線比較和仲裁操作，規(guī)避亂序問題。(3) RSAT 接收統(tǒng)計模塊，統(tǒng)計總數(shù)據(jù)量和8個優(yōu)先級的數(shù)據(jù)量。(4) 100G RFIFO =IOOGbps MAC RX的接收FIFO，分為8個數(shù)據(jù)區(qū)，對應(yīng)8個優(yōu)先級。(5) RFC 接收流控模塊，這里監(jiān)控100G RFIF0,統(tǒng)計總的數(shù)據(jù)量和8個優(yōu)先級數(shù)據(jù) 量，從而向100G TFIFO發(fā)出基于接口的流控幀和基于優(yōu)先級的流控幀。具體地，上述子模塊中的100G RFIFO完成的功能與上述實施例四提供的數(shù)據(jù)傳輸 裝置中包括的數(shù)據(jù)接收單元1201所完成的功能一致；RData Buffer完成的功能與上述實 施例四提供的數(shù)據(jù)傳輸裝置中包括的緩存單元1202所完成的功能一致；2選1模塊與3個 40Gbps MAC TX結(jié)合完成的功能與上述實施例四提供的數(shù)據(jù)傳輸裝置中包括的數(shù)據(jù)發(fā)送單 元1203所完成的功能一致；RSAT以及RFC結(jié)合完成的功能與上述實施例四提供的數(shù)據(jù)傳輸裝置中包括的第一流量控制單元1204以及第二流量控制單元1205所完成的功能一致。具體地，RData Buffer子模塊在實現(xiàn)亂序規(guī)避時，其結(jié)構(gòu)可如圖18所示(略去2 選1子模塊)，主要包括兩個部分=BufTer和仲裁模塊。其中，Buffer包含兩個部分FIFO 和控制模塊。FIFO用于緩存對應(yīng)三個40(ibpS MAC TX的接收數(shù)據(jù)；而控制模塊完成對FIFO 的監(jiān)控，輸出給仲裁模塊三個FIFO的數(shù)據(jù)量信息，也就是數(shù)據(jù)水線。仲裁模塊根據(jù)Buffer的控制模塊提供的三個FIFO的數(shù)據(jù)水線，從而仲裁判斷將 接收數(shù)據(jù)發(fā)送給哪個FIFO更為合理，具體的算法如下(1)假設(shè)三個FIFO的數(shù)據(jù)水線為A、B和C ；(2)如果A、B和C中最小的就一個，那么那個所對應(yīng)的FIFO就是仲裁結(jié)果，即將 接收的數(shù)據(jù)緩存至A、B和C中最小一個對應(yīng)的FIFO ；(3)如果有兩個或者三個并列最小，那么從FIF00到FIF01進行順序輪轉(zhuǎn)。一個具體的數(shù)據(jù)存儲過程如圖19所示，1522字節(jié)的長包夾雜在64字節(jié)的短包中 傳輸，那么原本序號為2的1522字節(jié)的數(shù)據(jù)包，前面插入了序號為3 47的短包。這里插 入的總數(shù)據(jù)量為觀80字節(jié)。如果一個M字節(jié)長度的長包夾雜在K字節(jié)的短包中傳輸，那么亂序的字節(jié)數(shù)為

權(quán)利要求
1.一種數(shù)據(jù)傳輸方法，其特征在于，包括數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑通過包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯 接口接收經(jīng)過交換芯片處理的數(shù)據(jù)；在多個所述第一邏輯接口的總數(shù)據(jù)傳輸速率大于所述數(shù)據(jù)發(fā)送路徑包括的用于向?qū)?端數(shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速率時，根據(jù)所述第二數(shù)據(jù) 傳輸速率確定是否丟棄接收的所述數(shù)據(jù)；其中，所述第二數(shù)據(jù)傳輸速率大于所述第一數(shù)據(jù) 傳輸速率；在確定不丟棄所述數(shù)據(jù)后，將所述數(shù)據(jù)保存至發(fā)送數(shù)據(jù)緩存中，并在所述發(fā)送數(shù)據(jù)緩 存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述第二邏輯接口向所述對端數(shù)據(jù)傳輸裝置發(fā)送所述發(fā) 送數(shù)據(jù)緩存中的數(shù)據(jù)。
2.如權(quán)利要求1所述的方法，其特征在于，根據(jù)所述第二數(shù)據(jù)傳輸速率確定是否丟棄 接收的所述數(shù)據(jù)，包括確定當(dāng)前接收的數(shù)據(jù)所對應(yīng)的優(yōu)先級，并確定對應(yīng)所述優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)傳輸速率；在確定出的所述數(shù)據(jù)傳輸速率大于設(shè)定的與所述優(yōu)先級對應(yīng)的峰值信息速率PIR時， 確定丟棄所述數(shù)據(jù)；在確定出的所述數(shù)據(jù)傳輸速率小于等于與所述優(yōu)先級對應(yīng)的MR且大于設(shè)定的與所 述優(yōu)先級對應(yīng)的承諾信息速率CIR，并且根據(jù)所述發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)所述優(yōu)先級 的數(shù)據(jù)的數(shù)據(jù)量確定丟棄所述數(shù)據(jù)時，確定丟棄所述數(shù)據(jù)； 其中，所述CIR小于所述PIR。
3.如權(quán)利要求2所述的方法，其特征在于，在確定出的所述數(shù)據(jù)傳輸速率小于等于與 所述優(yōu)先級對應(yīng)的P^且大于與所述優(yōu)先級對應(yīng)的CIR，并且根據(jù)所述發(fā)送數(shù)據(jù)緩存中存 儲的對應(yīng)所述優(yōu)先級的數(shù)據(jù)量確定不丟棄所述數(shù)據(jù)時，還包括確定對應(yīng)所有優(yōu)先級的總數(shù)據(jù)的數(shù)據(jù)傳輸速率；在所述數(shù)據(jù)傳輸速率大于設(shè)定的與所述總數(shù)據(jù)對應(yīng)的P^時，確定丟棄所述數(shù)據(jù)； 在所述數(shù)據(jù)傳輸速率小于等于與所述總數(shù)據(jù)對應(yīng)的P^且大于與所述總數(shù)據(jù)對應(yīng)的 CIR，并且根據(jù)所述發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)所有優(yōu)先級的總數(shù)據(jù)的數(shù)據(jù)量確定丟棄所 述數(shù)據(jù)時，確定丟棄所述數(shù)據(jù)；其中，與所述總數(shù)據(jù)對應(yīng)的CHR等于所述第二數(shù)據(jù)傳輸速率。
4.如權(quán)利要求2或3所述的方法，其特征在于，根據(jù)所述發(fā)送數(shù)據(jù)緩存中存儲的相應(yīng)數(shù) 據(jù)的數(shù)據(jù)量確定是否丟棄所述數(shù)據(jù)，包括確定所述發(fā)送數(shù)據(jù)緩存中存儲的相應(yīng)數(shù)據(jù)的數(shù)據(jù)量；將確定出的所述數(shù)據(jù)量與針對所述相應(yīng)數(shù)據(jù)設(shè)定的數(shù)據(jù)量上限值以及下限值進行比較；若確定出的所述數(shù)據(jù)量大于所述上限值，則確定丟棄所述數(shù)據(jù)； 若確定出的所述數(shù)據(jù)量大于等于所述下限值并且小于等于所述上限值，則根據(jù)隨機早 期丟棄算法確定是否丟棄所述數(shù)據(jù)。
5.如權(quán)利要求1所述的方法，其特征在于，還包括在確定所述發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第一水線值時，向該數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括的與所述第一邏輯接口位于同一 物理接口的第三邏輯接口發(fā)送基于接口的流控幀；在所述數(shù)據(jù)接收路徑包括的與所述第二邏輯接口位于同一物理接口的第四邏輯接口 接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，分別向所述數(shù)據(jù)接收路徑包括的多 個分別與各第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送基于接口的流控幀；在確定所述發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的 第二水線值，并且在所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該第一邏 輯接口的流控幀時，向與該第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送取消基于 接口的流控幀；其中，所述第一水線值大于所述第二水線值。
6.如權(quán)利要求1所述的方法，其特征在于，還包括在確定所述發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第三水線值 時，分別向所述數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括的多個分別與各第一邏輯接口位于同 一物理接口的第三邏輯接口發(fā)送基于該優(yōu)先級的流控幀；在所述數(shù)據(jù)接收路徑包括的與所述第二邏輯接口位于同一物理接口的第四邏輯接口 接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于設(shè)定優(yōu)先級的流控幀時，分別向多個所述第三邏輯接 口發(fā)送基于該設(shè)定優(yōu)先級的流控幀；在確定所述發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第四水線值， 并且在所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級的流控幀時， 分別向多個所述第三邏輯接口發(fā)送取消基于該優(yōu)先級流控幀； 其中，所述第三水線值大于所述第四水線值。
7.一種數(shù)據(jù)傳輸方法，其特征在于，包括數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑通過包括的對應(yīng)第二數(shù)據(jù)傳輸速率的第四邏輯接口 接收對端數(shù)據(jù)傳輸裝置發(fā)送的數(shù)據(jù)；將接收的所述數(shù)據(jù)保存在接收數(shù)據(jù)緩存中，并在所述接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送 條件時，通過所述數(shù)據(jù)接收路徑包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第三邏輯接口將所述 接收數(shù)據(jù)緩存中的數(shù)據(jù)傳輸給交換芯片進行處理；其中，所述第一數(shù)據(jù)傳輸速率小于所述第二數(shù)據(jù)傳輸速率。
8.如權(quán)利要求7所述的方法，其特征在于，還包括在所述接收數(shù)據(jù)緩存的總數(shù)據(jù)量高于設(shè)定的第五水線值，或數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā) 送路徑包括的多個分別與各第三邏輯接口位于同一物理接口的第一邏輯接口均接收到對 端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，向所述數(shù)據(jù)發(fā)送路徑包括的與所述第四邏輯 接口位于同一物理接口的第二邏輯接口發(fā)送基于接口的流控幀；在所述接收數(shù)據(jù)緩存的總數(shù)據(jù)量低于設(shè)定的第六水線值，并且多個所述第一邏輯接口 中的任意一個接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于接口的流控幀時，向所述第二邏輯 接口發(fā)送取消基于接口的流控幀；其中，所述第五水線值大于所述第六水線值。
9.如權(quán)利要求7所述的方法，其特征在于，還包括在確定所述接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第七水線值，或所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于該優(yōu)先級的流控幀時，向數(shù)據(jù)傳 輸裝置中的數(shù)據(jù)發(fā)送路徑包括的與所述第四邏輯接口位于同一物理接口的第二邏輯接口 發(fā)送基于該優(yōu)先級的流控幀；在確定所述接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第八水線值， 并且所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級的流控幀時，向 數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑包括的與所述第四邏輯接口位于同一物理接口的第二邏 輯接口發(fā)送取消基于該優(yōu)先級的流控幀；其中，所述第七水線值大于所述第八水線值。
10.如權(quán)利要求7所述的方法，其特征在于，緩存接收的數(shù)據(jù)，包括確定所述接收數(shù)據(jù)緩存中分別用于保存對應(yīng)不同第一邏輯接口的數(shù)據(jù)區(qū)域的數(shù)據(jù)量；將接收的數(shù)據(jù)保存至數(shù)據(jù)量最小的數(shù)據(jù)區(qū)域，或采用順序輪轉(zhuǎn)的方式將接收的數(shù)據(jù)保 存至并列最小的至少兩個數(shù)據(jù)區(qū)域中的一個數(shù)據(jù)區(qū)域。
11.一種數(shù)據(jù)發(fā)送裝置，其特征在于，包括數(shù)據(jù)接收單元，用于通過多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯接口接收經(jīng)過交換芯 片處理的數(shù)據(jù)；數(shù)據(jù)處理單元，用于在多個所述第一邏輯接口的總數(shù)據(jù)傳輸速率大于所述數(shù)據(jù)發(fā)送路 徑包括的用于向?qū)Χ藬?shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速率時， 根據(jù)所述第二數(shù)據(jù)傳輸速率確定是否丟棄接收的所述數(shù)據(jù)；其中，所述第二數(shù)據(jù)傳輸速率 大于所述第一數(shù)據(jù)傳輸速率；緩存單元，用于在所述數(shù)據(jù)處理單元確定不丟棄所述數(shù)據(jù)后，將所述數(shù)據(jù)保存至發(fā)送 數(shù)據(jù)緩存中；數(shù)據(jù)發(fā)送單元，用于在所述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述第二邏 輯接口向所述對端數(shù)據(jù)傳輸裝置發(fā)送所述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。
12.如權(quán)利要求11所述的裝置，其特征在于，所述數(shù)據(jù)處理單元，具體用于確定當(dāng)前接收的數(shù)據(jù)所對應(yīng)的優(yōu)先級，并確定對應(yīng)所述優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)傳輸速率；在確定出的所述數(shù)據(jù)傳輸速率大于設(shè)定的與所述優(yōu)先級對應(yīng)的峰值信息速率PIR時， 確定丟棄所述數(shù)據(jù)；在確定出的所述數(shù)據(jù)傳輸速率小于等于與所述優(yōu)先級對應(yīng)的MR且大于設(shè)定的與所 述優(yōu)先級對應(yīng)的承諾信息速率CIR，并且根據(jù)所述發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)所述優(yōu)先級 的數(shù)據(jù)的數(shù)據(jù)量確定丟棄所述數(shù)據(jù)時，確定丟棄所述數(shù)據(jù)； 其中，所述CIR小于所述PIR。
13.如權(quán)利要求12所述的裝置，其特征在于，所述數(shù)據(jù)處理單元，還用于在確定出的所述數(shù)據(jù)傳輸速率小于等于與所述優(yōu)先級對應(yīng)的MR且大于與所述優(yōu)先 級對應(yīng)的CIR，并且根據(jù)所述發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)所述優(yōu)先級的數(shù)據(jù)量確定不丟棄 所述數(shù)據(jù)時，確定對應(yīng)所有優(yōu)先級的總數(shù)據(jù)的數(shù)據(jù)傳輸速率；在所述數(shù)據(jù)傳輸速率大于設(shè)定的與所述總數(shù)據(jù)對應(yīng)的P^時，確定丟棄所述數(shù)據(jù)； 在所述數(shù)據(jù)傳輸速率小于等于與所述總數(shù)據(jù)對應(yīng)的P^且大于與所述總數(shù)據(jù)對應(yīng)的CIR，并且根據(jù)所述發(fā)送數(shù)據(jù)緩存中存儲的對應(yīng)所有優(yōu)先級的總數(shù)據(jù)的數(shù)據(jù)量確定丟棄所 述數(shù)據(jù)時，確定丟棄所述數(shù)據(jù)；其中，與所述總數(shù)據(jù)對應(yīng)的CHR等于所述第二數(shù)據(jù)傳輸速率。
14.如權(quán)利要求12或13所述的裝置，其特征在于，所述數(shù)據(jù)處理單元，具體用于確定所述發(fā)送數(shù)據(jù)緩存中存儲的相應(yīng)數(shù)據(jù)的數(shù)據(jù)量，并將確定出的所述數(shù)據(jù)量與針對 所述相應(yīng)數(shù)據(jù)設(shè)定的數(shù)據(jù)量上限值以及下限值進行比較；若確定出的所述數(shù)據(jù)量大于所述上限值，則確定丟棄所述數(shù)據(jù)；若確定出的所述數(shù)據(jù) 量大于等于所述下限值并且小于等于所述上限值，則根據(jù)隨機早期丟棄算法確定是否丟棄 所述數(shù)據(jù)。
15.如權(quán)利要求11所述的裝置，其特征在于，還包括第一流量控制單元，用于 在確定所述發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第一水線值時，向該數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括的與所述第一邏輯接口位于同一 物理接口的第三邏輯接口發(fā)送基于接口的流控幀；在所述數(shù)據(jù)接收路徑包括的與所述第二邏輯接口位于同一物理接口的第四邏輯接口 接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，分別向所述數(shù)據(jù)接收路徑包括的多 個分別與各第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送基于接口的流控幀；在確定所述發(fā)送數(shù)據(jù)緩存中通過一個第一邏輯接口接收的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的 第二水線值，并且在所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該第一邏 輯接口的流控幀時，向與該第一邏輯接口位于同一物理接口的第三邏輯接口發(fā)送取消基于 接口的流控幀；其中，所述第一水線值大于所述第二水線值。
16.如權(quán)利要求11所述的裝置，其特征在于，還包括第二流量控制單元，用于 在確定所述發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第三水線值時，分別向所述數(shù)據(jù)傳輸裝置中的數(shù)據(jù)接收路徑包括的多個分別與各第一邏輯接口位于同 一物理接口的第三邏輯接口發(fā)送基于該優(yōu)先級的流控幀；在所述數(shù)據(jù)接收路徑包括的與所述第二邏輯接口位于同一物理接口的第四邏輯接口 接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于設(shè)定優(yōu)先級的流控幀時，分別向多個所述第三邏輯接 口發(fā)送基于該設(shè)定優(yōu)先級的流控幀；在確定所述發(fā)送數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第四水線值， 并且在所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級的流控幀時， 分別向多個所述第三邏輯接口發(fā)送取消基于該優(yōu)先級流控幀； 其中，所述第三水線值大于所述第四水線值。
17.一種數(shù)據(jù)接收裝置，其特征在于，包括數(shù)據(jù)接收單元，用于通過包括的對應(yīng)第二數(shù)據(jù)傳輸速率的第四邏輯接口接收對端數(shù)據(jù) 傳輸裝置發(fā)送的數(shù)據(jù)；緩存單元，用于將接收的所述數(shù)據(jù)保存在接收數(shù)據(jù)緩存中；數(shù)據(jù)發(fā)送單元，用于在所述接收數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過所述數(shù)據(jù)接 收路徑包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第三邏輯接口將所述接收數(shù)據(jù)緩存中的數(shù)據(jù) 傳輸給交換芯片進行處理；其中，所述第一數(shù)據(jù)傳輸速率小于所述第二數(shù)據(jù)傳輸速率。
18.如權(quán)利要求17所述的裝置，其特征在于，還包括第一流量控制單元，用于在所述接收數(shù)據(jù)緩存的總數(shù)據(jù)量高于設(shè)定的第五水線值，或數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā) 送路徑包括的多個分別與各第三邏輯接口位于同一物理接口的第一邏輯接口均接收到對 端數(shù)據(jù)傳輸裝置發(fā)送的基于接口的流控幀時，向所述數(shù)據(jù)發(fā)送路徑包括的與所述第四邏輯 接口位于同一物理接口的第二邏輯接口發(fā)送基于接口的流控幀；在所述接收數(shù)據(jù)緩存的總數(shù)據(jù)量低于設(shè)定的第六水線值，并且多個所述第一邏輯接口 中的任意一個接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于接口的流控幀時，向所述第二邏輯 接口發(fā)送取消基于接口的流控幀；其中，所述第五水線值大于所述第六水線值。
19.如權(quán)利要求17所述的裝置，其特征在于，還包括第二流量控制路徑，用于在確定所述接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量高于設(shè)定的第七水線值， 或所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的基于該優(yōu)先級的流控幀時，向數(shù)據(jù)傳 輸裝置中的數(shù)據(jù)發(fā)送路徑包括的與所述第四邏輯接口位于同一物理接口的第二邏輯接口 發(fā)送基于該優(yōu)先級的流控幀；在確定所述接收數(shù)據(jù)緩存中對應(yīng)一個優(yōu)先級的數(shù)據(jù)的數(shù)據(jù)量低于設(shè)定的第八水線值， 并且所述第四邏輯接口接收到對端數(shù)據(jù)傳輸裝置發(fā)送的取消基于該優(yōu)先級的流控幀時，向 數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑包括的與所述第四邏輯接口位于同一物理接口的第二邏 輯接口發(fā)送取消基于該優(yōu)先級的流控幀；其中，所述第七水線值大于所述第八水線值。
20.如權(quán)利要求17所述的裝置，其特征在于，所述緩存單元，具體用于確定所述接收數(shù)據(jù)緩存中分別用于保存對應(yīng)不同第一邏輯接口的數(shù)據(jù)區(qū)域的數(shù)據(jù)量；將接收的數(shù)據(jù)保存至數(shù)據(jù)量最小的數(shù)據(jù)區(qū)域，或采用順序輪轉(zhuǎn)的方式將接收的數(shù)據(jù)保 存至并列最小的至少兩個數(shù)據(jù)區(qū)域中的一個數(shù)據(jù)區(qū)域。
21.—種網(wǎng)絡(luò)設(shè)備，其特征在于，包括權(quán)利要求11至16任一項所述的數(shù)據(jù)發(fā)送裝置，以 及權(quán)利要求17至20任一項所述的數(shù)據(jù)接收裝置。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)傳輸方法、網(wǎng)絡(luò)設(shè)備以及裝置，數(shù)據(jù)傳輸裝置中的數(shù)據(jù)發(fā)送路徑通過包括的多個對應(yīng)第一數(shù)據(jù)傳輸速率的第一邏輯接口接收經(jīng)過交換芯片處理的數(shù)據(jù)；在多個第一邏輯接口的總數(shù)據(jù)傳輸速率大于所述數(shù)據(jù)發(fā)送路徑包括的用于向?qū)Χ藬?shù)據(jù)傳輸裝置傳輸數(shù)據(jù)的第二邏輯接口對應(yīng)的第二數(shù)據(jù)傳輸速率時，根據(jù)所述第二數(shù)據(jù)傳輸速率確定是否丟棄接收的所述數(shù)據(jù)；其中，所述第二數(shù)據(jù)傳輸速率大于第一數(shù)據(jù)傳輸速率；在確定不丟棄數(shù)據(jù)后，將該數(shù)據(jù)保存至發(fā)送數(shù)據(jù)緩存中，并在發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)滿足發(fā)送條件時，通過第二邏輯接口向所述對端數(shù)據(jù)傳輸裝置發(fā)送所述發(fā)送數(shù)據(jù)緩存中的數(shù)據(jù)。采用該技術(shù)方案，能夠提高數(shù)據(jù)傳輸?shù)男省?br> 文檔編號H04L12/56GK102065015SQ201010613149
公開日2011年5月18日 申請日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者彭鼎祥 申請人:福建星網(wǎng)銳捷網(wǎng)絡(luò)有限公司