專利名稱：相機接口全模式光纖傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息傳輸領(lǐng)域，特別是一種相機接口全模式光纖傳輸系統(tǒng)。
背景技術(shù)：
目前，在工業(yè)自動化生產(chǎn)、軍事監(jiān)控等領(lǐng)域，普遍采用高幀頻的數(shù)字相機作為監(jiān)控 設(shè)備，而且?guī)l還在不斷提高，數(shù)據(jù)量也不斷增加。CameraLink是高速相機普遍采用的一 種接口，在今后相當(dāng)長一段時間內(nèi)仍是高速相機主要的輸出接口。工業(yè)現(xiàn)場、或軍事領(lǐng)域的 監(jiān)控目標(biāo)特殊，有時候比較危險，因此需要將相機的監(jiān)控視頻長距離傳輸。光纖傳輸不僅數(shù) 據(jù)吞吐量大、傳輸距離遠(yuǎn)，而且能夠屏蔽傳輸過程中周圍環(huán)境的電磁干擾，已經(jīng)得到成功運 用。但是目前國內(nèi)外實用的CameraLink/fiber適配器主要針對Cameralink Base模式， 無法滿足高幀頻的MEDIUM、FULL模式數(shù)據(jù)傳輸?shù)男枨?。因此，研制出一種能滿足高幀頻的 MEDIUM、FULL模式數(shù)據(jù)傳輸需求的光纖傳輸系統(tǒng)勢在必行。

發(fā)明內(nèi)容
針對上述問題，為解決現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的就在于提供一種相機接口 全模式光纖傳輸系統(tǒng)，可以有效解決目前的使用的CameraLink/fiber適配器不能滿足高 幀頻的MEDIUM、FULL模式數(shù)據(jù)傳輸需求的問題。本發(fā)明解決技術(shù)問題所采用的技術(shù)方案是，相機接口全模式光纖傳輸系統(tǒng)，包括 倍頻FPGA、三個串行器、三個3. 125G發(fā)送光模塊、光纖、三個3. 125G接收光模塊、三個解串 器和數(shù)據(jù)對齊及分頻FPGA，所說的倍頻FPGA通過兩個CameraLink插頭與FULL模式下的相 機相連，倍頻FPGA接收來自于FULL模式的相機的LVDS格式的12路FULL模式的數(shù)字視頻 數(shù)據(jù)和3路LVDS隨路像素時鐘，并選擇一路時鐘信號進行倍頻處理；倍頻FPGA與串行器相 連，倍頻FPGA將處理后的倍頻信號傳遞給串行器進行并串，串行器將信號并串處理后轉(zhuǎn)換 成CML電平并反饋給倍頻FPGA ；串行器與3. 125G發(fā)送光模塊相連，3. 125G發(fā)送光模塊將串 行器傳遞來的CML電平轉(zhuǎn)換成光信號；3. 125G發(fā)送光模塊通過三根等長光纖與3. 125G接 收光模塊相連，3. 125G發(fā)送光模塊將光信號通過光纖傳遞給3. 125G接收光模塊；3. 125G接 收光模塊通過解串器與數(shù)據(jù)對齊及分頻FPGA相連，3. 125G接收光模塊將接收的光信號轉(zhuǎn) 換成CML電平并傳遞給解串器，解串器將CML電平信號解串成倍頻信號傳遞給數(shù)據(jù)對齊及 分頻FPGA，數(shù)據(jù)對齊及分頻FPGA將接收的倍頻信號分頻后并對齊。相機接口全模式光纖傳輸系統(tǒng)，包括倍頻FPGA、串行器、2. 5G發(fā)送光模塊、波分復(fù) 用器、光纖、2. 5G接收光模塊、解串器和數(shù)據(jù)對齊及分頻FPGA，所說的倍頻FPGA通過兩個 CameraLink插頭與FULL模式下的相機相連，倍頻FPGA接收來自于FULL模式的相機的LVDS 格式的12路FULL模式的數(shù)字視頻數(shù)據(jù)和3路LVDS隨路像素時鐘，并選擇一路時鐘信號進 行倍頻處理；倍頻FPGA與串行器相連，倍頻FPGA將處理后的倍頻信號傳遞給串行器進行并 串，串行器將信號并串處理后轉(zhuǎn)換成CML電平并反饋給倍頻FPGA ；串行器與2. 5G發(fā)送光模 塊相連，2. 5G發(fā)送光模塊將串行器傳遞來的CML電平轉(zhuǎn)換成光信號；2. 5G發(fā)送光模塊通過波分復(fù)用器與2. 5G接收光模塊相連，2. 5G發(fā)送光模塊將光信號傳遞給波分復(fù)用器，波分復(fù) 用器將光信號處理后傳遞給2. 5G接收光模塊，2. 5G接收光模塊通過解串器與數(shù)據(jù)對齊及 分頻FPGA相連，2. 5G接收光模塊將接收的光信號轉(zhuǎn)換成CML電平并傳遞給解串器，解串器 將CML電平信號解串成倍頻信號傳遞給數(shù)據(jù)對齊及分頻FPGA，數(shù)據(jù)對齊及分頻FPGA將接收 的倍頻信號分頻后并對齊。本發(fā)明數(shù)據(jù)吞吐量大，抗電磁干擾能力強，傳輸距離遠(yuǎn)，實時性好，能夠保持原有 數(shù)據(jù)格式的光纖傳輸系統(tǒng)，滿足當(dāng)前甚至今后相當(dāng)長時間內(nèi)CamerLink接口相機工作在 BASE、MEDIUM、FULL全模式下高幀頻視頻數(shù)據(jù)的遠(yuǎn)程光纖傳輸?shù)男枨蟆?br>

圖1是本發(fā)明的相機接口全模式光纖傳輸系統(tǒng)的第一種結(jié)構(gòu)示意圖。圖2是本發(fā)明的相機接口全模式光纖傳輸系統(tǒng)的第二種結(jié)構(gòu)示意圖。圖3是本發(fā)明的串行器的工作狀態(tài)循環(huán)圖。圖4是本發(fā)明的解串器的工作狀態(tài)循環(huán)圖。圖5是本發(fā)明的信號倍頻示意圖。圖6是本發(fā)明的信號分頻示意圖。圖中:1、倍頻FPGA，2、串行器，3、3. 125G發(fā)送光模塊，4、光纖，5、3. 125G接收光模 塊，6、解串器，7、數(shù)據(jù)對齊及分頻FPGA，8、2. 5G發(fā)送光模塊，9、波分復(fù)用器，10、2. 5G接收光 模塊，11、倍頻前的信號，12、第一次倍頻后的信號，13、第二次倍頻后的信號，14、第三次倍 頻后的信號，15、第四次倍頻后的信號，16、最終倍頻后的信號，17、分頻前的信號，18第一次 分頻后的信號，19、第二次分頻后的信號，20、第三次分頻后的信號，21、第四次分頻后的信 號，22最終分頻后的信號。
具體實施例方式以下結(jié)合附圖對本發(fā)明的具體實施方式
作詳細(xì)說明。由圖1所示，相機接口全模式光纖傳輸系統(tǒng)，包括倍頻FPGA1、三個串行器2、三個 3. 125G發(fā)送光模塊3、光纖4、三個3. 125G接收光模塊5、三個解串器6和數(shù)據(jù)對齊及分頻 FPGA7，所說的倍頻FPGAl通過兩個CameraLink插頭與FULL模式下的相機相連，倍頻FPGAl 接收來自于FULL模式的相機的LVDS格式的12路FULL模式的數(shù)字視頻數(shù)據(jù)和3路LVDS隨 路像素時鐘，并選擇一路時鐘信號進行倍頻處理；倍頻FPGAl與串行器2相連，倍頻FPGAl 將處理后的倍頻信號傳遞給串行器2進行并串，串行器2將信號并串處理后轉(zhuǎn)換成CML電 平并反饋給倍頻FPGAl ；串行器2與3. 125G發(fā)送光模塊3相連，3. 125G發(fā)送光模塊3將串行 器2傳遞來的CML電平轉(zhuǎn)換成光信號；3. 125G發(fā)送光模塊3通過三根等長光纖4與3. 125G 接收光模塊5相連，3. 125G發(fā)送光模塊3將光信號通過光纖4傳遞給3. 125G接收光模塊 5 ；3. 125G接收光模塊5通過解串器6與數(shù)據(jù)對齊及分頻FPGA7相連，3. 125G接收光模塊5 將接收的光信號轉(zhuǎn)換成CML電平并傳遞給解串器6，解串器6將CML電平信號解串成倍頻信 號傳遞給數(shù)據(jù)對齊及分頻FPGA7，數(shù)據(jù)對齊及分頻FPGA7將接收的倍頻信號分頻后并對齊。由圖2所示，相機接口全模式光纖傳輸系統(tǒng)，包括倍頻FPGAl、串行器2、2. 5G發(fā)送 光模塊8、波分復(fù)用器9、光纖4、2. 5G接收光模塊10、解串器6和數(shù)據(jù)對齊及分頻FPGA7，所說的倍頻FPGAl通過兩個CameraLink插頭與FULL模式下的相機相連，倍頻FPGAl接收來自 于FULL模式的相機的LVDS格式的12路FULL模式的數(shù)字視頻數(shù)據(jù)和3路LVDS隨路像素 時鐘，并選擇一路時鐘信號進行倍頻處理；倍頻FPGAl與串行器2相連，倍頻FPGAl將處理 后的倍頻信號傳遞給串行器2進行并串，串行器2將信號并串處理后轉(zhuǎn)換成CML電平并反 饋給倍頻FPGAl ；串行器2與2. 5G發(fā)送光模塊8相連，2. 5G發(fā)送光模塊8將串行器2傳遞 來的CML電平轉(zhuǎn)換成光信號；2. 5G發(fā)送光模塊8通過波分復(fù)用器9與2. 5G接收光模塊10 相連，2. 5G發(fā)送光模塊8將光信號傳遞給波分復(fù)用器9，波分復(fù)用器9將光信號處理后傳遞 給2. 5G接收光模塊10，2. 5G接收光模塊10通過解串器6與數(shù)據(jù)對齊及分頻FPGA7相連， 2. 5G接收光模塊10將接收的光信號轉(zhuǎn)換成CML電平并傳遞給解串器6，解串器6將CML電 平信號解串成倍頻信號傳遞給數(shù)據(jù)對齊及分頻FPGA7，數(shù)據(jù)對齊及分頻FPGA7將接收的倍 頻信號分頻后并對齊。所說的波分復(fù)用器9包括合波器、分波器，合波器與分波器通過一根光纖4相連。為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合實施例，對本發(fā)明 進行進一步詳細(xì)說明，應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于 限定本發(fā)明。本發(fā)明中的FPGA的型號為)(C6SLX4，串行器2的型號為DS32EL0421SQ，解串器6 的型號為DS32EL0124SQ，3. 125G光模塊的型號為FTLF13MP2BTV，2. 5G光模塊的型號為 HCSFP-48-1472212系列的SFP光模塊，波分復(fù)用器的型號為KCWDM-P-8-3MM-STLC的8通道 波分復(fù)用器。本發(fā)明的倍頻FPGA1、串行器2、3. 125G發(fā)送光模塊3集成在一個PCB板上或倍頻 FPGA1、串行器2、2. 5G發(fā)送光模塊8集成在一個PCB板上，3. 125G接收光模塊5、解串器6 和數(shù)據(jù)對齊及分頻FPGA7集成在一個PCB板上或倍頻FPGA1、串行器2、2. 5G接收光模塊10 集成在一個PCB板上。由圖5、6所示，本發(fā)明中的FPGA內(nèi)部含有DCM和PLL兩種類型的時鐘管理器，DCM 能夠有效消除時鐘信號的斜移和占空比的畸變，提供高精度的像移時鐘，PLL最大的優(yōu)勢 在于降低輸入時鐘信號的抖動，兩頻率合成器都能完成對輸入時鐘信號信號進行分頻和倍 頻，支持400MHz到1000MHz的頻率范圍。兩者組合使用能夠有效對輸入時鐘信號進行管理。 如果IKHz相機采用cameralink base模式輸出時，其時鐘信號的占空比隨著背景灰度變化 而發(fā)生變化，因此采用DCM驅(qū)動PLL，PLL只作為抖動濾波器使用，降低輸出時鐘信號的抖 動；而一般相機的時鐘信號采用LVDS長線傳輸時，用PLL驅(qū)動DCM，降低輸入信號的抖動后 完成對時鐘信號的倍頻/分頻。本發(fā)明以FPGA為核心，在發(fā)送端直接接收LVDS格式的12路FULL模式的數(shù)字視頻 數(shù)據(jù)和3路LVDS隨路像素時鐘，三路時鐘信號同步，因此只選擇一路時鐘信號對其倍頻。由 于LVDS視頻數(shù)據(jù)的速率是時鐘信號RX_CLK的7倍，而串行器2為DDR工作模式的SERDES， 因此利用FPGA內(nèi)部PLL倍頻7/2所為LVDS數(shù)據(jù)流的發(fā)送時鐘，方案一采用支持3. 125Gbps 的光模塊將SERDES并串轉(zhuǎn)換后的CML電平的轉(zhuǎn)換成光信號進行傳輸，這種連接方式需要連 接3根等長的光纖4，光纖4可以為單?；蛘叨嗄?，對光模塊的要求是3光模塊發(fā)出的光波 波長相同，光模塊支持3. 125Gbps的帶寬。能夠滿足FULL模式85MHz全速CAMERLINK接口 長距離圖象傳輸?shù)男枨蟆７桨付捎?. 5G光模塊將電信號轉(zhuǎn)換成不同波長的光信號，經(jīng)過波分復(fù)用器9耦合進一根光纖4進行遠(yuǎn)距離傳輸，接收端執(zhí)行與接收端相逆的過程，恢復(fù)出 原始數(shù)據(jù)和時鐘信號。該方案只需要一根光纖4就能完成長距離傳輸?shù)男枨?，但圖像的像 素時鐘極限為2. 5G/5/2/3. 5 = 71. 43Mhz，對于像素時鐘信號速率大于該值時，無法滿足圖 象遠(yuǎn)程傳輸?shù)囊?，而實際應(yīng)用過程中，像素時鐘一般都不會大于該值的需求.因此該系 統(tǒng)能夠滿足大多數(shù)場合的需求。當(dāng)串行器2與解串器6直連時可以使用遠(yuǎn)程感測功能，若之間有其它元器件，就會 干擾回路信號。一旦使能遠(yuǎn)程感測，串行器2將會循環(huán)采用4個階段來建立鏈接和對齊數(shù) 據(jù)。由圖3所示，串行器2在接到時鐘前一直保持低功耗的IDLE狀態(tài)，一旦PLL鎖定 輸入時鐘，設(shè)備進入LINK_DETECT狀態(tài)，在該狀態(tài)下，串行器2將會監(jiān)測解串器6是否存在， 一旦檢測到解串器6，串行器2進入LINK——ACQUISITION狀態(tài)，發(fā)送整個訓(xùn)練模型，進入 NOMAL狀態(tài)，如果解串器6沒能成功鎖定或者保持鎖定狀態(tài)，就會斷開鏈接，使串行器2回到 IDLE 或者 LINK DETCT 狀態(tài)。當(dāng)遠(yuǎn)程感測功能有效時，串行器2能夠由于高速串行鏈路上的偶然因素以兩種方 式被強制脫離鎖定狀態(tài)，一個串行通道復(fù)位信號從解串器6、或者附近終端檢測電路發(fā)送， 逆流而上，并且檢測到使能終止。逆流而上，從解串器6發(fā)出復(fù)位串行器2的信號成為鏈 接檢測信號，由于串行器2和解串器6不可能同時上電，解串器6將會周期性的發(fā)出鏈接檢 測信號，直到在高速鏈路那一端檢測到串行器2。當(dāng)串行器2接收到鏈接檢測信號，它將會 回到LINK DETECT狀態(tài)，旁邊的使能終端檢測電路只能在旁邊的使能終端發(fā)生終止事件時 被觸發(fā)，比如去掉串行器2終端的電纜。由圖4所示，在收到數(shù)據(jù)之前，解串器6 —直保持在IDLE的低功耗模式之下，一 旦⑶R鎖定輸入時鐘，芯片進入LINK DETECT狀態(tài)，在該狀態(tài)下，解串器6將會監(jiān)視鏈路， 看串行器2是否發(fā)送訓(xùn)練模型，同時，解串器6向上周期性的發(fā)送鏈路檢測信號，通知串行 器2發(fā)送訓(xùn)練模型，一旦解串器6檢測到串行線上的數(shù)據(jù)，就進入到CLOCK ACQUISITION狀 態(tài)，該狀態(tài)下，解串器6以固定周期檢測輸入數(shù)據(jù)來從數(shù)據(jù)中提取時鐘信號，成功提取時鐘 信號后，進入LINK ACQUISITION狀態(tài)，該狀態(tài)下，解串器6在訓(xùn)練模型上執(zhí)行線對齊，進入 NORMAL狀態(tài)，如果解串器6不能成功鎖定或者保持鎖定，它將會斷開鏈接而使解串器6進入 IDLE 或者 LINK DETECT 狀態(tài)。本發(fā)明的積極效果采用兩種方案實現(xiàn)CAMERALINK的BASE，MEDIUM, FULL模式的 視頻數(shù)據(jù)遠(yuǎn)程光纖4傳輸，能夠滿足不同場合的需求。系統(tǒng)只在發(fā)送和接收端各存在1個 時鐘周期的延遲，保證了實時傳輸實時性的需求。方案一總數(shù)據(jù)量為3. 125G*3 = 9. 375G， 遠(yuǎn)高于FULL模式的7. 056Gbps極限傳輸速率，但是遠(yuǎn)程傳輸時需要3根等長的光纖4。方 案二采用波分復(fù)用技術(shù)，實現(xiàn)了單纖遠(yuǎn)程傳輸，總數(shù)據(jù)量為2. 5G*3 = 7. 5G，能夠滿足像素 時鐘小于71. 43Mhz的CAMERALINK_FULL模式傳輸?shù)男枨?兩種方案與傳統(tǒng)的cameralink/ fiber適配器相比，不需要用解碼器對LVDS格式的視頻流進行解碼，直接對LVDS信號進行 傳輸.與10G光通訊系統(tǒng)相比，該系統(tǒng)最大的優(yōu)點把原始時鐘信號直接嵌入到光信號數(shù)據(jù) 流中，在接收端能夠準(zhǔn)確的恢復(fù)出原始的像素時鐘信號，不存在不同時鐘域之間數(shù)據(jù)的交 換，保證了傳輸過程中不改變原始數(shù)據(jù)結(jié)構(gòu)。
權(quán)利要求
1.相機接口全模式光纖傳輸系統(tǒng)，包括倍頻FPGA(l)、三個串行器O)、三個3.125G發(fā) 送光模塊(3)、光纖、三個3. 125G接收光模塊(5)、三個解串器(6)和數(shù)據(jù)對齊及分頻 FPGA (7)，其特征在于，所說的倍頻FPGA(I)通過兩個CameraLink插頭與FULL模式下的相 機相連，倍頻FPGA(I)接收來自于FULL模式相機的LVDS格式的12路FULL模式的數(shù)字視 頻數(shù)據(jù)和3路LVDS隨路像素時鐘，并選擇一路時鐘信號進行倍頻處理；倍頻FPGA(I)與串 行器( 相連，倍頻FPGA(I)將處理后的倍頻信號傳遞給串行器( 進行并串，串行器(2) 將信號并串處理后轉(zhuǎn)換成CML電平并反饋給倍頻FPGA⑴；串行器⑵與3. 125G發(fā)送光模 塊(3)相連，3. 125G發(fā)送光模塊C3)將串行器( 傳遞來的CML電平轉(zhuǎn)換成光信號；3. 125G 發(fā)送光模塊C3)通過三根等長光纖(4)與3. 125G接收光模塊( 相連，3. 125G發(fā)送光模塊 (3)將光信號通過光纖(4)傳遞給3. 125G接收光模塊(5) ；3. 125G接收光模塊( 通過解 串器(6)與數(shù)據(jù)對齊及分頻FPGA (7)相連，3. 125G接收光模塊( 將接收的光信號轉(zhuǎn)換成 CML電平并傳遞給解串器(6)，解串器(6)將CML電平信號解串成倍頻信號傳遞給數(shù)據(jù)對齊 及分頻FPGA (7)，數(shù)據(jù)對齊及分頻FPGA (7)將接收的倍頻信號分頻后并對齊。
2.相機接口全模式光纖傳輸系統(tǒng)，包括倍頻FPGA(I)、三個串行器O)、三個2.5G發(fā)送 光模塊(8)、波分復(fù)用器(9)、光纖G)、2. 5G接收光模塊(10)、三個解串器(6)和數(shù)據(jù)對齊 及分頻FPGA (7)，其特征在于，所說的倍頻FPGA (1)通過兩個CameraLink插頭與FULL模式 下的相機相連，倍頻FPGA(I)接收來自于FULL模式相機的LVDS格式的12路FULL模式的數(shù) 字視頻數(shù)據(jù)和3路LVDS隨路像素時鐘，并選擇一路時鐘信號進行倍頻處理；倍頻FPGA(I) 與串行器( 相連，倍頻FPGA(I)將處理后的倍頻信號傳遞給串行器( 進行并串，串行器 (2)將信號并串處理后轉(zhuǎn)換成CML電平并反饋給倍頻FPGA(I)；串行器(2)與2. 5G發(fā)送光 模塊(8)相連，2. 5G發(fā)送光模塊(8)將串行器( 傳遞來的CML電平轉(zhuǎn)換成光信號；2. 5G 發(fā)送光模塊(8)通過波分復(fù)用器(9)與2. 5G接收光模塊(10)相連，2. 5G發(fā)送光模塊(8) 將光信號傳遞給波分復(fù)用器(9)，波分復(fù)用器(9)將光信號處理后傳遞給2. 5G接收光模塊 (10),2. 5G接收光模塊(10)通過解串器(6)與數(shù)據(jù)對齊及分頻FPGA (7)相連，2. 5G接收光 模塊(10)將接收的光信號轉(zhuǎn)換成CML電平并傳遞給解串器(6)，解串器(6)將CML電平信 號解串成倍頻信號傳遞給數(shù)據(jù)對齊及分頻FPGA (7)，數(shù)據(jù)對齊及分頻FPGA (7)將接收的倍 頻信號分頻后并對齊。
3.根據(jù)權(quán)利要求2所述的相機接口全模式光纖傳輸系統(tǒng)，其特征在于，所說的波分復(fù) 用器(9)包括合波器、分波器，合波器與分波器通過一根光纖(4)相連。
全文摘要
本發(fā)明涉及信息傳輸領(lǐng)域，特別是一種相機接口全模式光纖傳輸系統(tǒng)。本發(fā)明包括倍頻FPGA、串行器、3.125G發(fā)送光模塊、光纖、3.125G接收光模塊、解串器和數(shù)據(jù)對齊及分頻FPGA，倍頻FPGA通過CameraLink插頭與相機相連，倍頻FPGA通過串行器與3.125G發(fā)送光模塊相連，3.125G發(fā)送光模塊通過三根等長光纖與3.125G接收光模塊相連，3.125G接收光模塊通過解串器與數(shù)據(jù)對齊及分頻FPGA相連。本發(fā)明數(shù)據(jù)吞吐量大，抗電磁干擾能力強，傳輸距離遠(yuǎn)，可滿足MEDIUM、FULL全模式下高幀頻視頻數(shù)據(jù)遠(yuǎn)程光纖傳輸?shù)男枨蟆?br> 文檔編號H04B10/12GK102064886SQ20101052953
公開日2011年5月18日 申請日期2010年11月3日 優(yōu)先權(quán)日2010年11月3日
發(fā)明者佟剛, 崔明, 曹永剛, 李增 申請人:中國科學(xué)院長春光學(xué)精密機械與物理研究所