專利名稱：一種輸出基站主時鐘的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動通信技術(shù)領(lǐng)域，特別是涉及一種輸出基站主時鐘的方法和裝置。
背景技術(shù)：
在時分復(fù)用同步碼分多址(TD-SCDMA，TimeDivision Synchronous CDMA)系統(tǒng)和 TD-LTE (即TD-SCDMA的長期演進(jìn))系統(tǒng)中，基站根據(jù)全球定位系統(tǒng)(GPS，Global Position System)或其他同步時鐘源來調(diào)整爐溫控制晶體振蕩器(0CX0，Oven Controlled Crystal Oscillator)和數(shù)字鎖相環(huán)輸出的時鐘，并以此時鐘為基準(zhǔn)作為基帶單元(BBU，Baseband Unit)系統(tǒng)主時鐘，這里稱為基站主時鐘?；局鲿r鐘將產(chǎn)生TD_SCDMA\TD-LTE系統(tǒng)幀定時 信號、時隙定時等同步信號，分配給基站的其他板卡，保證BBU基站同步、切換等功能的實(shí) 現(xiàn)。系統(tǒng)主時鐘要求有高準(zhǔn)確度、高穩(wěn)定度和低相位噪聲，尤其在TD-LTE系統(tǒng)中，基站系統(tǒng) 的業(yè)務(wù)數(shù)據(jù)有更高的傳輸速率。而高質(zhì)量的基站主時鐘可以降低數(shù)據(jù)傳輸?shù)恼`碼率。圖1現(xiàn)有技術(shù)中的基站主時鐘輸出系統(tǒng)的結(jié)構(gòu)示意圖。如圖1所示，GPS模塊101 接收GPS產(chǎn)生的秒脈沖信號發(fā)送到CPLD模塊102 ；CPLD模塊102接收GPS模塊201發(fā)送的 秒脈沖信號和數(shù)字鎖相環(huán)106輸出的時鐘信號，進(jìn)行鑒頻或鑒相，并輸出結(jié)果信息給CPU處 理模塊103 ；CPU處理模塊103根據(jù)CPLD模塊102的輸出結(jié)果信息計算出晶振調(diào)節(jié)值，并輸 出給數(shù)模轉(zhuǎn)換器104 ；數(shù)模轉(zhuǎn)換器104接收來自CPU處理模塊103的晶振調(diào)節(jié)值，并進(jìn)行數(shù) 模轉(zhuǎn)換處理，用所得到的模擬信號對0CX0 105進(jìn)行調(diào)節(jié)；0CX0 105在數(shù)模轉(zhuǎn)換器輸出的調(diào) 節(jié)值的調(diào)節(jié)下輸出IOMHz的時鐘信號；數(shù)字鎖相環(huán)106以0CX0 105的輸出為參數(shù)，輸出本 地的61. 44MHz的時鐘信號，將該時鐘信號輸出給CPLD模塊102的同時作為基站主時鐘輸 出ο但是，目前的輸出基站主時鐘的方案中，數(shù)字鎖相環(huán)將IOMHz倍頻到61. 44MHz，在 系統(tǒng)啟動后直接設(shè)置數(shù)字鎖相環(huán)芯片參數(shù)，數(shù)字鎖相環(huán)只要可以鎖定，內(nèi)部芯片的參數(shù)就 不再調(diào)整。在圖1所示的結(jié)構(gòu)中，CPU處理模塊完成對GPS的跟蹤鎖定后，系統(tǒng)主時鐘精度 完全依賴0CX0和數(shù)字鎖相環(huán)自身。但是，0CX0在不同環(huán)境下存在差異，且數(shù)字鎖相環(huán)的高 頻和低頻相位噪聲具有不確定性，因此，當(dāng)相位噪聲較大時，會影響系統(tǒng)主時鐘的輸出，使 本地的61. 44MHz時鐘惡化。尤其是在TD_SCDMA向TD-LTE系統(tǒng)兼容時，由于時鐘質(zhì)量較差， 導(dǎo)致高傳輸速率的數(shù)據(jù)具有很高的誤碼率，使TD-LTE傳輸?shù)膸捴笜?biāo)無法完成。綜上所述，現(xiàn)有的輸出基站主時鐘的方案，其輸出的基站主時鐘的相位噪聲和抖 動較大。

發(fā)明內(nèi)容
本發(fā)明公開了一種輸出基站主時鐘的方法，該方法能夠降低基站主時鐘的相位噪 聲和抖動。本發(fā)明還公開了一種輸出基站主時鐘的裝置，該裝置能夠降低基站主時鐘的相位 噪聲和抖動。
5
為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的本發(fā)明公開了一種輸出基站主時鐘的方法，在基站主時鐘輸出系統(tǒng)中，數(shù)字鎖相 環(huán)以晶振的輸出時鐘為參考輸出基站主時鐘，該方法包括A、為數(shù)字鎖相環(huán)中的環(huán)路濾波器選定多組環(huán)路濾波器參數(shù)；B、計算數(shù)字鎖相環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作時，數(shù)字鎖相 環(huán)輸出的時鐘的抖動值；C、選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)中的環(huán)路濾波 器的選定工作參數(shù)；D、將數(shù)字鎖相環(huán)中的環(huán)路濾波器在所述選定工作參數(shù)下工作時，數(shù)字鎖相環(huán)輸出 的時鐘作為基站主時鐘。本發(fā)明還公開了一種輸出基站主時鐘的裝置，該裝置包括GPS模塊、CPLD模塊、 CPU處理模塊、模數(shù)轉(zhuǎn)換器、晶振和數(shù)字鎖相環(huán)，其中GPS模塊，用于接收GPS產(chǎn)生的秒脈沖信號，并將GPS的秒脈沖信號發(fā)送到CPLD模 塊；CPLD模塊，用于接收GPS模塊發(fā)送的秒脈沖信號和數(shù)字鎖相環(huán)輸出的時鐘信號， 進(jìn)行鑒頻或鑒相，并輸出結(jié)果信息給CPU處理模塊；CPU處理模塊，用于根據(jù)CPLD模塊的輸出的結(jié)果信息計算出晶振調(diào)節(jié)值，并輸出 給數(shù)模轉(zhuǎn)換器；數(shù)模轉(zhuǎn)換器，用于對來自CPU處理模塊的晶振調(diào)節(jié)值進(jìn)行數(shù)模轉(zhuǎn)換處理，用所得 到的模擬信號對晶振進(jìn)行調(diào)節(jié)；晶振，用于在數(shù)模轉(zhuǎn)換器輸出的調(diào)節(jié)值的調(diào)節(jié)下輸出標(biāo)稱頻率的時鐘信號；數(shù)字鎖相環(huán)，用于以晶振的輸出時鐘為參考，輸出基站主時鐘，同時將該時鐘輸出 給CPLD模塊；所述CPLD模塊，還用于接收晶振的輸出時鐘，并對數(shù)字鎖相環(huán)輸出的時鐘進(jìn)行分 頻，得到第一時鐘；還用于以晶振的輸出時鐘為參考計數(shù)，向CPU處理模塊輸出第一時鐘的 每個周期抖動值；所述CPU處理模塊，還用于將預(yù)先選定的多組環(huán)路濾波器參數(shù)輪流作為數(shù)字鎖相 環(huán)中的環(huán)路濾波器的工作參數(shù)，并根據(jù)CPLD模塊輸出的第一時鐘的周期抖動值，計算數(shù)字 鎖相環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作時，數(shù)字鎖相環(huán)輸出的時鐘的抖動 值；選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)輸出基站主時鐘時，其 環(huán)路濾波器的選定工作參數(shù)。由上述可見，本發(fā)明這種為數(shù)字鎖相環(huán)中的環(huán)路濾波器選定多組環(huán)路濾波器參 數(shù)，計算數(shù)字鎖相環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作時，數(shù)字鎖相環(huán)輸出 的時鐘的抖動值，選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)中的環(huán)路 濾波器的選定工作參數(shù)，將數(shù)字鎖相環(huán)中的環(huán)路濾波器在所述選定工作參數(shù)下工作時，數(shù) 字鎖相環(huán)輸出的時鐘作為基站主時鐘的技術(shù)方案，通過動態(tài)調(diào)節(jié)數(shù)字鎖相環(huán)的環(huán)路濾波器 的工作參數(shù)，并計算對應(yīng)的時鐘抖動的方式，找到使得基站主時鐘的抖動相對較小的環(huán)路 濾波器工作參數(shù)，并使得環(huán)路濾波器工作在該參數(shù)下，從而獲得相位抖動相對較小的基站 主時鐘。


圖1現(xiàn)有技術(shù)中的基站主時鐘輸出系統(tǒng)的結(jié)構(gòu)示意圖；圖2是數(shù)字鎖相環(huán)的內(nèi)部組成結(jié)構(gòu)圖；圖3是數(shù)字鎖相環(huán)在S域的結(jié)構(gòu)示意圖；圖4是⑶CE62005芯片內(nèi)置的環(huán)路濾波器的結(jié)構(gòu)圖；圖5是模擬的鎖相環(huán)相位噪聲的曲線圖；圖6是本發(fā)明中的一種輸出基站主時鐘的方法的流程圖；圖7是本發(fā)明中的計算不同環(huán)路濾波器參數(shù)下的數(shù)字鎖相環(huán)輸出時鐘的抖動值 的流程圖；圖8是本發(fā)明中的一種輸出基站主時鐘的裝置的組成結(jié)構(gòu)圖。
具體實(shí)施例方式本發(fā)明的核心思想是動態(tài)調(diào)節(jié)數(shù)字鎖相環(huán)的環(huán)路濾波器的工作參數(shù)，并計算對應(yīng) 的時鐘抖動，找到使得基站主時鐘的抖動相對較小的環(huán)路濾波器工作參數(shù)，并使得環(huán)路濾 波器工作在該參數(shù)下，從而獲得相位噪聲和抖動相對較小的基站主時鐘。為了使本發(fā)明的技術(shù)方案清楚、明白，首先介紹本發(fā)明的技術(shù)原理。圖2是數(shù)字鎖相環(huán)的內(nèi)部組成結(jié)構(gòu)圖。如圖2所示，數(shù)字鎖相環(huán)主要由鑒相器 (PD)，濾波器和壓控振蕩器(VOC)組成。在實(shí)際中，通常采用數(shù)字鎖相環(huán)芯片⑶CE62005，該 芯片集成了鑒相器、環(huán)路濾波器和壓控振蕩器。通過設(shè)置⑶CE62005內(nèi)部的寄存器可以實(shí) 現(xiàn)對數(shù)字鎖相環(huán)參數(shù)的設(shè)置。在圖2中，輸入時鐘為fin = 10MHz，輸出時鐘為f。ut = 61.44MHz，如果采用 CDCE62005芯片，則CDCE62005內(nèi)置的VOC范圍1750MHz 2034MHz，電荷泵增益K4l范 圍50uA 3. 75mA,壓控靈敏度Kvqc = 35MHz/V。系統(tǒng)要鎖定，則輸入分頻因子R = 25，反 饋分頻因子W = 4608，這時鑒相頻率為f。。mp = fin/R = 400KHz, VOC工作頻率f。。mpXW = 1834. 2MHz，在VOC范圍內(nèi)。如果電荷泵增益K4l不合適，會使計算出來的環(huán)路濾波器參數(shù)超 過芯片內(nèi)的電阻電容值，K41取值根據(jù)實(shí)際情況調(diào)整。圖3是數(shù)字鎖相環(huán)在S域的結(jié)構(gòu)示意圖。如圖3所示，設(shè)環(huán)路濾波器的傳遞函數(shù) 為 Z(S)H開
權(quán)利要求
一種輸出基站主時鐘的方法，在基站主時鐘輸出系統(tǒng)中，數(shù)字鎖相環(huán)以晶振的輸出時鐘為參考輸出基站主時鐘，其特征在于，該方法包括A、為數(shù)字鎖相環(huán)中的環(huán)路濾波器選定多組環(huán)路濾波器參數(shù)；B、計算數(shù)字鎖相環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作時，數(shù)字鎖相環(huán)輸出的時鐘的抖動值；C、選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)中的環(huán)路濾波器的選定工作參數(shù)；D、將數(shù)字鎖相環(huán)中的環(huán)路濾波器在所述選定工作參數(shù)下工作時，數(shù)字鎖相環(huán)輸出的時鐘作為基站主時鐘。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟B包括B 1、將數(shù)字鎖相環(huán)輸出的時鐘進(jìn)行分頻，得到第一時鐘；B2、從多組環(huán)路濾波器參數(shù)中選擇一組未被選擇過的環(huán)路濾波器參數(shù)，并將所選擇的 一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)中的環(huán)路濾波器的工作參數(shù)；B3、采用晶振輸出的時鐘做參考計數(shù)，得到第一時鐘的周期抖動值A(chǔ)P
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，在步驟B4之后，并在步驟B5之前，進(jìn)一步 包括B4’、計算第一時鐘在第二時間長度內(nèi)的平均抖動值JZ_KMS :
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，X 為 10MHz，Y 為 61. 44MHz, Z 為 0. 008MHz, K 為 7680。2
5.根據(jù)權(quán)利要求1至4中任一項所述的方法，其特征在于，該方法進(jìn)一步包括 判斷基站主時鐘的抖動值是否超出了預(yù)設(shè)的范圍，是則重新執(zhí)行步驟B至步驟D。
6.一種輸出基站主時鐘的裝置，該裝置包括GPS模塊、CPLD模塊、CPU處理模塊、模數(shù) 轉(zhuǎn)換器、晶振和數(shù)字鎖相環(huán)，其中GPS模塊，用于接收GPS產(chǎn)生的秒脈沖信號，并將GPS的秒脈沖信號發(fā)送到CPLD模塊； CPLD模塊，用于接收GPS模塊發(fā)送的秒脈沖信號和數(shù)字鎖相環(huán)輸出的時鐘信號，進(jìn)行 鑒頻或鑒相，并輸出結(jié)果信息給CPU處理模塊；CPU處理模塊，用于根據(jù)CPLD模塊的輸出的結(jié)果信息計算出晶振調(diào)節(jié)值，并輸出給數(shù) 模轉(zhuǎn)換器；數(shù)模轉(zhuǎn)換器，用于對來自CPU處理模塊的晶振調(diào)節(jié)值進(jìn)行數(shù)模轉(zhuǎn)換處理，用所得到的 模擬信號對晶振進(jìn)行調(diào)節(jié)；晶振，用于在數(shù)模轉(zhuǎn)換器輸出的調(diào)節(jié)值的調(diào)節(jié)下輸出標(biāo)稱頻率的時鐘信號； 數(shù)字鎖相環(huán)，用于以晶振的輸出時鐘為參考，輸出基站主時鐘，同時將該時鐘輸出給 CPLD模塊；其特征在于，所述CPLD模塊，還用于接收晶振的輸出時鐘，并對數(shù)字鎖相環(huán)輸出的時鐘進(jìn)行分頻， 得到第一時鐘；還用于以晶振的輸出時鐘為參考計數(shù)，向CPU處理模塊輸出第一時鐘的每 個周期抖動值；所述CPU處理模塊，還用于將預(yù)先選定的多組環(huán)路濾波器參數(shù)輪流作為數(shù)字鎖相環(huán)中 的環(huán)路濾波器的工作參數(shù)，并根據(jù)CPLD模塊輸出的第一時鐘的周期抖動值，計算數(shù)字鎖相 環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作時，數(shù)字鎖相環(huán)輸出的時鐘的抖動值； 選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)輸出基站主時鐘時，其環(huán)路 濾波器的選定工作參數(shù)。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述CPLD模塊，用于采用如下公式計算第一時鐘的周期抖動值A(chǔ)P
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述CPU處理模塊，在步驟b之后，并在步 驟c之前，進(jìn)一步用于執(zhí)行以下步驟c’、計算第一時鐘在第二時間長度內(nèi)的平均抖動值JZ-KMS
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，X 為 10MHz，Y 為 61. 44MHz, Z 為 0. 008MHz, K 為 7680。
10.根據(jù)權(quán)利要求6至9中任一項所述的裝置，其特征在于，所述CPU處理模塊，進(jìn)一步用于判斷數(shù)字鎖相環(huán)輸出的基站主時鐘的抖動值是否超出 了預(yù)設(shè)的范圍，是則重新計算數(shù)字鎖相環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作 時，數(shù)字鎖相環(huán)輸出的時鐘的抖動值，并選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作 為數(shù)字鎖相環(huán)輸出基站主時鐘時，其環(huán)路濾波器的選定工作參數(shù)。
全文摘要
本發(fā)明公開了一種輸出基站主時鐘的方法和裝置。所述方法包括為數(shù)字鎖相環(huán)中的環(huán)路濾波器選定多組環(huán)路濾波器參數(shù)；計算數(shù)字鎖相環(huán)中的環(huán)路濾波器在每一組環(huán)路濾波器參數(shù)下工作時，數(shù)字鎖相環(huán)輸出的時鐘的抖動值；選擇最小抖動值所對應(yīng)的一組環(huán)路濾波器參數(shù)作為數(shù)字鎖相環(huán)中的環(huán)路濾波器的選定工作參數(shù)；將數(shù)字鎖相環(huán)中的環(huán)路濾波器在所述選定工作參數(shù)下工作時，數(shù)字鎖相環(huán)輸出的時鐘作為基站主時鐘。本發(fā)明的技術(shù)方案，能夠降低基站主時鐘的相位噪聲和抖動。
文檔編號H04W88/08GK101984716SQ201010509708
公開日2011年3月9日 申請日期2010年10月18日 優(yōu)先權(quán)日2010年10月18日
發(fā)明者王超, 郭曉春, 魯雪峰 申請人:新郵通信設(shè)備有限公司