專利名稱：二進(jìn)制轉(zhuǎn)換電路和方法、ad轉(zhuǎn)換器、固態(tài)攝像器件及相機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能在以CMOS圖像傳感器為代表的固態(tài)攝像器件中使用的二進(jìn)制轉(zhuǎn)換 電路和方法、模數(shù)(AD)轉(zhuǎn)換器、固態(tài)攝像器件以及相機(jī)系統(tǒng)。
背景技術(shù)：
迄今，在圖像傳感器領(lǐng)域中，已經(jīng)提出了一種結(jié)構(gòu)，在該結(jié)構(gòu)中，為各列設(shè)置有用 于對像素輸出與斜坡形參考電位進(jìn)行相互比較的比較器以及用于測量直到像素輸出與 參考電位交叉時(shí)所經(jīng)過的時(shí)間的行波計(jì)數(shù)器。例如，該結(jié)構(gòu)已在JP-A-2006-033453和 JP-A-2005-278135 中得到披露。圖1是表示具有比較器和計(jì)數(shù)器的一般電路示例的示意圖。圖2是圖1所示電路的時(shí)序圖。在該電路中，計(jì)數(shù)器2的計(jì)數(shù)操作在比較器1開始掃描參考電壓Vramp時(shí)開始。當(dāng)參考電壓Vramp低于輸入電壓VSL時(shí)，比較器1的輸出信號VCO從高電平翻轉(zhuǎn) 為低電平，計(jì)數(shù)器2的計(jì)數(shù)操作在此下降沿處停止。計(jì)數(shù)值VCNT與參考電壓Vramp已經(jīng)掃描的電壓寬度一一對應(yīng)，計(jì)數(shù)值VCNT反映 了對輸入電壓執(zhí)行的模數(shù)(AD)轉(zhuǎn)換結(jié)果。在JP-A-2006-033453和JP-A-2005-278135中，行波計(jì)數(shù)器被用作計(jì)數(shù)器，通過翻 轉(zhuǎn)該行波計(jì)數(shù)器的各位來實(shí)現(xiàn)減法運(yùn)算。再者，通過利用后續(xù)數(shù)據(jù)來連續(xù)地操作該行波計(jì)數(shù)器并且為第一數(shù)據(jù)保持計(jì)數(shù)值 來實(shí)現(xiàn)加法操作。根據(jù)本配置，由于在各列中單獨(dú)執(zhí)行經(jīng)常在圖像傳感器中執(zhí)行的CDS(相關(guān)雙采 樣)操作，所以像素輸出的AD轉(zhuǎn)換結(jié)果不依賴于列間時(shí)鐘偏差或者參考電位偏差。因此，基于高頻時(shí)鐘的計(jì)數(shù)操作是可能的。再者，由于以列為單位對AD轉(zhuǎn)換結(jié)果 進(jìn)行相加或者相減，所以其優(yōu)點(diǎn)在于可以在AD轉(zhuǎn)換器電路上執(zhí)行同一列中的像素輸出的 加法操作。然而，這些電路的很大的局限性在于，電路通常必須以大致等于像素陣列的尺寸 的寬度來布局，這具有以下缺點(diǎn)(1)這種布局導(dǎo)致了在列方向上延伸的細(xì)長布局，于是在 該方向上會出現(xiàn)關(guān)鍵路徑；(2)很難布置大的緩存器。因而，與普通計(jì)數(shù)器電路相比，很難 實(shí)現(xiàn)高速操作。再者，即使當(dāng)通過在電路中使用大的緩存器而實(shí)現(xiàn)高速操作時(shí)，由于是按照像素 列的數(shù)量來設(shè)置計(jì)數(shù)器電路，功耗成為了一個(gè)主要問題，這就為提提升高速操作提出了另—難題。通常，計(jì)數(shù)器僅能以時(shí)鐘為單位執(zhí)行計(jì)數(shù)操作。然而，通過在輸出信號VCO的下降 沿處將時(shí)鐘的相位信息提供給比較器，可以以更加精細(xì)的單位獲得計(jì)數(shù)值。例如，可以在比較器的判斷時(shí)刻將具有不同相位的時(shí)鐘鎖存?；蛘?，諸如在TDC(時(shí)間數(shù)字轉(zhuǎn)換器)中，在不提高時(shí)鐘頻率本身的情況下通過利 用時(shí)鐘信號的相位信息，可以以小于時(shí)鐘周期的時(shí)間單位執(zhí)行計(jì)數(shù)操作。然而，該相位信息不是二進(jìn)制碼，如果依原樣使用該相位信息，很難執(zhí)行上述的 CDS操作或者在列中執(zhí)行像素間加法/減法操作。

發(fā)明內(nèi)容
因此，本發(fā)明期望提供一種二進(jìn)制轉(zhuǎn)換電路，該二進(jìn)制轉(zhuǎn)換電路非常之小，以至于 使其能夠輕易地集成在圖像傳感器中，耗電較少，能將時(shí)鐘相位信息轉(zhuǎn)換為二進(jìn)制值，并 實(shí)現(xiàn)數(shù)字加法和減法。人們也期望提供一種二進(jìn)制轉(zhuǎn)換電路的二進(jìn)制轉(zhuǎn)換方法、AD轉(zhuǎn)換器、 固態(tài)攝像器件和采用該二進(jìn)制轉(zhuǎn)換電路和方法的相機(jī)系統(tǒng)。根據(jù)本發(fā)明的一種實(shí)施例的二進(jìn)制轉(zhuǎn)換電路包括鎖存電路，該鎖存電路用于當(dāng) 信號的電平翻轉(zhuǎn)時(shí)鎖存至少一個(gè)時(shí)鐘信號的相位信息，所述信號的電平是基于其狀態(tài)而翻 轉(zhuǎn)的；至少一個(gè)轉(zhuǎn)換電路，其響應(yīng)于脈沖信號將鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖串； 行波計(jì)數(shù)器部，其通過將由轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的脈沖作為計(jì)數(shù)時(shí)鐘，來將時(shí)鐘的相位 信息轉(zhuǎn)換為二進(jìn)制碼。根據(jù)本發(fā)明的另一實(shí)施例的二進(jìn)制轉(zhuǎn)換方法包括以下步驟當(dāng)信號的電平翻轉(zhuǎn) 時(shí)，鎖存至少一個(gè)時(shí)鐘信號的相位信息，所述信號的電平是基于其狀態(tài)而翻轉(zhuǎn)的；響應(yīng)于脈 沖信號將已鎖存相位信息轉(zhuǎn)換為脈沖串；并且將由轉(zhuǎn)換而獲得的脈沖作為行波計(jì)數(shù)器的計(jì) 數(shù)時(shí)鐘，來將相位信息轉(zhuǎn)換為二進(jìn)制值。根據(jù)本發(fā)明的再一實(shí)施例的模數(shù)(AD)轉(zhuǎn)換器包括比較器，其將輸入電壓與具有 電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓相比較；鎖存電路，當(dāng)比較器的輸出信號 的電平翻轉(zhuǎn)時(shí)，其鎖存至少一個(gè)時(shí)鐘信號的相位信息；至少一個(gè)轉(zhuǎn)換電路，其響應(yīng)于脈沖信 號將所述鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖串；以及行波計(jì)數(shù)器部，其通過將由轉(zhuǎn)換 電路的轉(zhuǎn)換而獲得的脈沖作為計(jì)數(shù)時(shí)鐘，來將時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。根據(jù)本發(fā)明的又一實(shí)施例的固態(tài)攝像器件包括像素部，其包括多個(gè)以矩陣形式 設(shè)置的像素，各個(gè)像素配置為執(zhí)行光電轉(zhuǎn)換；以及像素信號讀出部，其以多個(gè)像素為單位從 像素部中讀出像素信號。該像素信號讀出部具有模數(shù)(AD)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器設(shè)置為對 應(yīng)于一列像素以將讀出的模擬信號轉(zhuǎn)換為數(shù)字信號。該AD轉(zhuǎn)換器包括比較器，其將輸入 電壓與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓相比較；鎖存電路，當(dāng)比較器 的輸出信號的電平翻轉(zhuǎn)時(shí)，其鎖存至少一個(gè)時(shí)鐘信號的相位信息；至少一個(gè)轉(zhuǎn)換電路，其響 應(yīng)于脈沖信號將鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖串；以及行波計(jì)數(shù)器部，其通過利 用由轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的脈沖作為計(jì)數(shù)時(shí)鐘，來將時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。根據(jù)本發(fā)明的又一實(shí)施例的相機(jī)系統(tǒng)包括固態(tài)攝像器件以及在所述固態(tài)攝像器 件中形成拍攝圖像的光學(xué)系統(tǒng)，其中該固態(tài)攝像器件包括像素部，其包括多個(gè)以矩陣形式 設(shè)置的像素，各個(gè)像素配置為執(zhí)行光電轉(zhuǎn)換；以及像素信號讀出部，其以多個(gè)像素為單位從像素部中讀出像素信號，其中該像素信號讀出部具有模數(shù)(AD)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器設(shè)置 為對應(yīng)于一列像素以將讀出的模擬信號轉(zhuǎn)換為數(shù)字信號，其中該AD轉(zhuǎn)換器包括比較器， 其將輸入電壓與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓相比較；鎖存電路， 當(dāng)比較器的輸出信號的電平翻轉(zhuǎn)時(shí)，其鎖存至少一個(gè)時(shí)鐘信號的相位信息；至少一個(gè)轉(zhuǎn)換 電路，其響應(yīng)于脈沖信號將所述鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖串；以及行波計(jì)數(shù) 器部，其利用由轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的脈沖作為計(jì)數(shù)時(shí)鐘，來將時(shí)鐘的相位信息轉(zhuǎn)換為 二進(jìn)制碼。根據(jù)本發(fā)明的實(shí)施例，該二進(jìn)制轉(zhuǎn)換電路可以制作得非常之小使其可以輕易地集 成在圖像傳感器中，耗電較少，能將時(shí)鐘相位信息轉(zhuǎn)換為二進(jìn)制值，并實(shí)現(xiàn)數(shù)字加法和減 法。


圖1是表示具有比較器和計(jì)數(shù)器的普通電路示例的示意圖；圖2是如圖1所示的電路的時(shí)序圖；圖3是表示根據(jù)本發(fā)明的第一實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖；圖4是表示如圖3所示的AD轉(zhuǎn)換器的操作的時(shí)序圖；圖5A和圖5B是表示如圖3所示的AD轉(zhuǎn)換器的操作的時(shí)序圖，表示了與鎖存電路 的鎖存信息相對應(yīng)的操作狀態(tài)；圖6是表示根據(jù)本發(fā)明的第二實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖；圖7是表示如圖6所示的AD轉(zhuǎn)換器的操作的時(shí)序圖；圖8是表示擴(kuò)展碼與計(jì)數(shù)值之間的對應(yīng)關(guān)系的示意圖；圖9A和圖9B是表示如圖6所示的AD轉(zhuǎn)換器的操作的時(shí)序圖，表示了與鎖存電路 的鎖存信息相對應(yīng)的操作狀態(tài)；圖10是表示根據(jù)本發(fā)明的第三實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖；圖11是表示如圖10所示的AD轉(zhuǎn)換器的操作的時(shí)序圖；圖12是表示擴(kuò)展碼和計(jì)數(shù)值之間的對應(yīng)關(guān)系的示意圖；圖13A和圖13B是表示如圖10所示的AD轉(zhuǎn)換器的操作的時(shí)序圖，表示了與鎖存 電路的鎖存信息相對應(yīng)的操作狀態(tài)；圖14是根據(jù)第四實(shí)施例的時(shí)序圖；圖15A和圖15B是表示根據(jù)第四實(shí)施列的擴(kuò)展碼和二進(jìn)制碼之間的對應(yīng)關(guān)系的示 意圖；圖16是表示用于延遲根據(jù)第四實(shí)施例的比較器的輸出信號VCO的延遲部的示意 圖；圖17是表示根據(jù)本發(fā)明的第五實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖；圖18是表示如圖17所示的AD轉(zhuǎn)換器中的擴(kuò)展碼和計(jì)數(shù)值之間的對應(yīng)關(guān)系的示 意圖；圖19是表示采用根據(jù)本發(fā)明的實(shí)施例的列平行ADC的固態(tài)攝像器件(CMOS圖像 傳感器)的示例配置的方塊圖；圖20是更具體地表示如圖19所示的固態(tài)攝像器件(CMOS圖像傳感器)所采用的列平行ADC的ADC組的方塊圖；圖21是表示根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器中的像素的示例的示意圖， 該像素具有四個(gè)晶體管；圖22是表示如圖19和圖20所示的DA轉(zhuǎn)換器所產(chǎn)生的斜坡波形的示例和ADC的 操作時(shí)序的示意圖；圖23是表示根據(jù)本發(fā)明的實(shí)施例的固態(tài)攝像器件所適用的相機(jī)系統(tǒng)的示例配置 的示意圖。
具體實(shí)施例方式以下將參照附圖描述本發(fā)明的實(shí)施例。將按照以下順序進(jìn)行描述1.第一實(shí)施例(AD轉(zhuǎn)換器的第一示例配置)；2.第二實(shí)施例(AD轉(zhuǎn)換器的第二示例配置)；3.第三實(shí)施例(AD轉(zhuǎn)換器的第三示例配置)；4.第四實(shí)施例(AD轉(zhuǎn)換器的第四示例配置)；5.第五實(shí)施例(AD轉(zhuǎn)換器的第五示例配置)；6.第六實(shí)施例(固態(tài)攝像器件的示例整體配置)；以及7.第七實(shí)施例(相機(jī)系統(tǒng)的示例配置)1.第一實(shí)施列[AD轉(zhuǎn)換器的第一示例配置]圖3是表示根據(jù)本發(fā)明的第一實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖。根據(jù)第一實(shí)施例的模數(shù)(AD)轉(zhuǎn)換器10具有比較器11、鎖存電路12、轉(zhuǎn)換電路13 和行波計(jì)數(shù)器部14。鎖存電路12、轉(zhuǎn)換電路13和行波計(jì)數(shù)器部14構(gòu)成二進(jìn)制轉(zhuǎn)換電路。比較器11將輸入電壓VSL與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電 壓Vramp進(jìn)行比較，并將具有對應(yīng)于比較結(jié)果的電平的輸出信號VCO輸出至鎖存電路12。當(dāng)比較器11的輸出信號VCO的電平翻轉(zhuǎn)時(shí)，鎖存電路12鎖存時(shí)鐘信號CK的相位 信息，并將已鎖存的數(shù)據(jù)EB輸出至轉(zhuǎn)換電路13。鎖存電路12具有如圖3所示的T型觸發(fā)器FF121。觸發(fā)器FF121具有連接至?xí)r鐘信號CK的供給線的輸入D、連接至比較器11的輸出 信號VCO的輸出線的端子T以及連接至轉(zhuǎn)換電路13的輸出Q。轉(zhuǎn)換電路13響應(yīng)于脈沖信號ESCKI將鎖存電路12的已鎖存信息轉(zhuǎn)換為脈沖 (串)，并將該脈沖作為計(jì)數(shù)時(shí)鐘輸出至行波計(jì)數(shù)器部14。轉(zhuǎn)換電路13具有與門AD131。與門AD131具有連接至脈沖信號ESCKI的供給線的正輸入端以及連接至鎖存信號 EB的供給線的負(fù)輸入端。行波計(jì)數(shù)器部14響應(yīng)于轉(zhuǎn)換電路13的計(jì)數(shù)時(shí)鐘將時(shí)鐘信號的相位信息轉(zhuǎn)換為作 為行波計(jì)數(shù)器CNT141的最低有效位的二進(jìn)制碼。行波計(jì)數(shù)器部14具有觸發(fā)器FF141和行波計(jì)數(shù)器CNT141。
觸發(fā)器FF141具有連接至其反相輸出G的輸入D、連接至轉(zhuǎn)換電路13的與門
AD131的輸出信號ESCKO的供給線的端子T以及連接至行波計(jì)數(shù)器CNT141的輸入端的輸出 Q0觸發(fā)器FF141用作存儲二進(jìn)制化的數(shù)據(jù)的存儲元件(鎖存器)。圖4是表示如圖3所示的AD轉(zhuǎn)換器的操作的時(shí)序圖。圖5A和圖5B是表示如圖3所示的AD轉(zhuǎn)換器的操作的時(shí)序圖。具體地，圖5A表 示當(dāng)鎖存電路的鎖存信息EB為0時(shí)的操作狀態(tài)，圖5B表示當(dāng)鎖存電路的鎖存信息EB為1 時(shí)的操作狀態(tài)。接下來將結(jié)合圖4、圖5A和圖5B描述如圖3所示的AD轉(zhuǎn)換器的操作。在比較器11中，將具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓Vramp與 輸入電壓VSL進(jìn)行比較，將具有對應(yīng)于比較結(jié)果的電平的輸出信號VCO輸入至鎖存電路12。在鎖存電路12中，當(dāng)比較器11的輸出信號VCO的電平翻轉(zhuǎn)時(shí)，時(shí)鐘信號CK的相 位信息被鎖存。在轉(zhuǎn)換電路13中，響應(yīng)于作為鎖存信息的鎖存信號EB，對脈沖信號ESCKI進(jìn)行掩 碼，產(chǎn)生對應(yīng)于該掩碼狀態(tài)的計(jì)數(shù)時(shí)鐘，并將該計(jì)數(shù)時(shí)鐘提供給行波計(jì)數(shù)器14。如圖5A和圖5B所示，當(dāng)鎖存信號EB為1時(shí)，執(zhí)行+0的累加操作，當(dāng)鎖存信號EB 為0時(shí)，執(zhí)行+1的累加操作。換言之，如圖5B所示，當(dāng)脈沖信號ESCKI被鎖存信號EB所掩碼時(shí)，即EB = 1時(shí)， 將與門AD131的輸出信號ESCKO固定在低電平(L)。如圖5A所示，當(dāng)EB = 0時(shí)，在輸出信號ESCKO中出現(xiàn)脈沖，行波計(jì)數(shù)器CNT141被 觸發(fā)器FF141的輸出D
所切換以執(zhí)行+1累加。將這樣的時(shí)鐘信號的相位信息轉(zhuǎn)換為作為行波計(jì)數(shù)器CNT141的最低有效位的二 進(jìn)制碼。根據(jù)第一實(shí)施列，AD轉(zhuǎn)換器10尺寸小，因此耗電較少，能將時(shí)鐘相位信息轉(zhuǎn)換為 二進(jìn)制值，并能實(shí)現(xiàn)數(shù)字加法和減法。2.第二實(shí)施例[AD轉(zhuǎn)換器的第二示例配置]圖6是表示根據(jù)本發(fā)明的第二實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖。在第二實(shí)施例中，將描述鎖存多相時(shí)鐘信號的情況。根據(jù)第二實(shí)施例的AD轉(zhuǎn)換器20具有比較器21、鎖存電路22、選擇器23、第一轉(zhuǎn)換 電路24、第一行波計(jì)數(shù)器部25、掩碼電路26、第二轉(zhuǎn)換電路27和第二行波計(jì)數(shù)器部28。鎖存電路22、選擇器23、第一轉(zhuǎn)換電路24、第一行波計(jì)數(shù)器部25、掩碼電路26、第 二轉(zhuǎn)換電路27和第二行波計(jì)數(shù)器部28構(gòu)成二進(jìn)制轉(zhuǎn)換電路。比較器21將輸入電壓VSL與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電 壓Vramp進(jìn)行比較，并將具有對應(yīng)于比較結(jié)果的電平的輸出信號VCO輸出至鎖存電路22?；旧?，當(dāng)比較器21的輸出信號VCO的電平翻轉(zhuǎn)時(shí)，鎖存電路22鎖存多個(gè)具有不 同相位的時(shí)鐘信號的相位信息，并將鎖存值的一部分輸出至選擇器23和第一轉(zhuǎn)換電路24。在本示例中，將四個(gè)時(shí)鐘信號ECK[3]、ECK[2]、ECK[1]和ECK
用作該多個(gè)具有 不同相位的時(shí)鐘信號。時(shí)鐘信號ECK[2]、ECK[1]和ECK
各自具有從時(shí)鐘信號ECK[3]的相位依次偏移45°的相位。相位差45°對應(yīng)于1/8個(gè)時(shí)鐘周期Tck。如圖6所示的鎖存電路22具有用作第一鎖存器的觸發(fā)器FF221、FF222和FF223， 以及用作第二鎖存器的觸發(fā)器FF224。觸發(fā)器FF221 FF224分別與比較器21的輸出信號VCO同步地鎖存時(shí)鐘信號 EC_、ECK[1]、ECK[2]和 ECK [3]的相位信息。觸發(fā)器FF221與比較器21的輸出信號VCO同步地鎖存時(shí)鐘信號ECK
的相位信 息。從觸發(fā)器FF221的輸出Q獲得擴(kuò)展碼EBW]，觸發(fā)器FF221將擴(kuò)展碼EB
輸出至選擇 ^^ 23 ο觸發(fā)器FF222與比較器21的輸出信號VCO同步地鎖存時(shí)鐘信號ECK[1]的相位信 息。從觸發(fā)器FF222的輸出Q獲得擴(kuò)展碼EB [1]，觸發(fā)器FF222將擴(kuò)展碼EB [1]輸出至選擇 ^^ 23 ο觸發(fā)器FF223與比較器21的輸出信號VCO同步地鎖存時(shí)鐘信號ECK[2]的相位信 息。從觸發(fā)器FF223的輸出Q獲得擴(kuò)展碼EB [2]，觸發(fā)器FF223將擴(kuò)展碼EB [2]輸出至選擇 ^^ 23 ο觸發(fā)器FF224與比較器21的輸出信號VCO同步地鎖存時(shí)鐘信號ECK[3]的相位信 息。從觸發(fā)器FF224的輸出Q獲得擴(kuò)展碼EB [3]，觸發(fā)器FF224將擴(kuò)展碼EB [3]輸出至第一 轉(zhuǎn)換電路24。選擇器23響應(yīng)于選擇信號ESEL [*]依次選擇從觸發(fā)器FF221 FF223中輸出的擴(kuò) 展碼EB
、EB [1]和EB [2]，并將所選擇的擴(kuò)展碼作為信號EBO輸出至第一轉(zhuǎn)換電路24。第一轉(zhuǎn)換電路24響應(yīng)于脈沖信號ESCKIO將作為鎖存電路22的鎖存信息的擴(kuò)展 碼ΕΒ
EB[3]轉(zhuǎn)換為脈沖(串)，并將脈沖信號ESCKO作為計(jì)數(shù)時(shí)鐘輸出至第一行波計(jì) 數(shù)器部25。第一轉(zhuǎn)換電路24具有與或門A0R241。與或門A0R241的第一三輸入與門具有連接至脈沖信號ESCKIO的供給線的第一輸 入端子、連接至擴(kuò)展碼EB[3]的輸出線的第二負(fù)輸入端子以及連接至選擇器23的信號EBO 的供給線的第三負(fù)輸入端子。與或門A0R241的第二三輸入與門具有連接至脈沖信號ESCKIO的供給線的第一輸 入端子、連接至擴(kuò)展碼EB[3]的輸出線的第二輸入端子以及連接至選擇器23的信號EBO的 供給線的第三輸入端子。第一行波計(jì)數(shù)器部25響應(yīng)于第一轉(zhuǎn)換電路24的計(jì)數(shù)時(shí)鐘將時(shí)鐘信號的相位信息 轉(zhuǎn)換為作為低位的二進(jìn)制碼。第一行波計(jì)數(shù)器部25具有作為存儲元件彼此垂直連接的T型觸發(fā)器FF251和 FF252。觸發(fā)器FF251具有連接至第一轉(zhuǎn)換電路24的信號ESCKO的供給線的端子T、連接 至其反相輸出。的輸入D以及連接至觸發(fā)器FF252的端子T的輸出Q。觸發(fā)器FF252具有連接至其反相輸出巧的輸入D和連接至第二轉(zhuǎn)換電路27的輸 出Q。掩碼電路26基于掩碼信號xMSK執(zhí)行用于確定是否將鎖存電路22的擴(kuò)展碼EB [3]輸入至第二轉(zhuǎn)換電路27的掩碼處理。掩碼電路26具有與非門NA261，該與非門具有兩個(gè)負(fù)輸入。與非門NA261具有連接至鎖存電路22的擴(kuò)展碼EB[3]的供給線的第一輸入端子 以及連接至掩碼信號xMSK的供給線的第二輸入端子，該掩碼信號xMSK在低電平時(shí)有效。第二轉(zhuǎn)換電路27響應(yīng)于脈沖信號ESCKI2將鎖存電路22的擴(kuò)展碼EB[3]轉(zhuǎn)換為 脈沖(串)，并輸出轉(zhuǎn)換后的脈沖信號DI [2]作為第二行波計(jì)數(shù)器部28的計(jì)數(shù)時(shí)鐘。第二轉(zhuǎn)換電路27具有與或門A0R271。與或門A0R271的第一二輸入與門具有連接至脈沖信號ESCKI2的供給線的第一輸 入端子以及連接至掩碼電路26的輸出端子的第二負(fù)輸入端子。與或門A0R271的第二二輸入與門具有連接至掩碼電路26的輸出端子的第一輸入 端子以及連接至第一行波計(jì)數(shù)器部25的輸出D[l]的輸出線的第二輸入端子。然后，與或門々(《27將輸出信號01[2]輸出至第二行波計(jì)數(shù)器部28。第二行波計(jì)數(shù)器部28響應(yīng)于第二轉(zhuǎn)換電路27的計(jì)數(shù)時(shí)鐘將時(shí)鐘信號的相位信息 轉(zhuǎn)換為作為行波計(jì)數(shù)器的高位的二進(jìn)制碼。第二行波計(jì)數(shù)器部28具有觸發(fā)器FF281和行波計(jì)數(shù)器CNT281。 觸發(fā)器FF281具有連接至其反相輸出。的輸入D、連接至第二轉(zhuǎn)換電路27的輸出 信號DI [2]的供給線的端子T以及連接至行波計(jì)數(shù)器CNT281的輸入端子的輸出Q。觸發(fā)器FF281用作存儲二進(jìn)制化的數(shù)據(jù)的存儲元件(鎖存器)?；旧希贏D轉(zhuǎn)換器20的二進(jìn)制轉(zhuǎn)換電路中，將由形成四位的四個(gè)T型觸發(fā)器 FF221 FF224和選擇器23所確定的脈沖信號通過第一轉(zhuǎn)換電路24傳輸至第一行波計(jì)數(shù) 器部25 ο將由第一行波計(jì)數(shù)器部25生成的脈沖信號ESCKO傳輸至第二轉(zhuǎn)換電路27，并由第 二行波計(jì)數(shù)器部28對高位進(jìn)行計(jì)數(shù)。在二進(jìn)制轉(zhuǎn)換電路中，例如，4位BCD碼表示為1000、1100、1110、1111、0111、0011、 0001和0000八種狀態(tài)。這種情況下，當(dāng)最高有效位(MSB)是“1”時(shí)，將MSB轉(zhuǎn)換為“0”。當(dāng)MSB為“0”時(shí)， 將MSB轉(zhuǎn)換為“4”。當(dāng)除MSB之外的低位為“0”時(shí)，將低位依原樣轉(zhuǎn)換為“0”。當(dāng)?shù)臀粸椤?”時(shí)，將低 位依原樣轉(zhuǎn)換為“1”。然后，將由最初的八種狀態(tài)形成的新的八種狀態(tài)的BCD碼值相加，將通過相加獲 得的0 7之間的各個(gè)十進(jìn)制數(shù)用作脈沖的數(shù)量。圖7是表示如圖6所示的AD轉(zhuǎn)換器的操作的時(shí)序圖。圖8是表示擴(kuò)展碼和計(jì)數(shù)值之間的對應(yīng)關(guān)系的示意圖。圖9A和圖9B是表示如圖6所示的AD轉(zhuǎn)換器的操作的時(shí)序圖。具體地，圖9A表 示當(dāng)鎖存電路的擴(kuò)展碼EB[3:0]為WOllb]時(shí)的操作狀態(tài)，圖9B表示當(dāng)鎖存電路的擴(kuò)展碼 EB [3:0]為[1110b]時(shí)的操作狀態(tài)。以下將基于二進(jìn)制轉(zhuǎn)換電路的處理結(jié)合圖7 圖9A和圖9B詳細(xì)描述AD轉(zhuǎn)換器 20的操作。圖7中表示將四個(gè)時(shí)鐘信號的相位移位了 l/8Tck(此處Tck指時(shí)鐘周期)的情況。通過四個(gè)時(shí)鐘信號ECK
ECK[3]的0和1的組合，時(shí)鐘周期平均分為8個(gè)子 時(shí)段。時(shí)鐘信號ECK[3:0]在0和l/8Tck之間的第一時(shí)段中為1000b，在l/8Tck和2/8Tck 之間的后續(xù)時(shí)段中為1100b。將時(shí)鐘信號的相位除以8，可以獲得對應(yīng)于3位二進(jìn)制碼的信息。當(dāng)比較器21的輸出信號VCO從高電平(H)變?yōu)榈碗娖?L)時(shí)，立即鎖存時(shí)鐘信號 ECK[3:0],將鎖存的數(shù)據(jù)用作如上所述的擴(kuò)展碼EB[3:0]。當(dāng)時(shí)鐘周期的0和l/8Tck之間的第一時(shí)段轉(zhuǎn)換為計(jì)數(shù)值“0”，l/8Tck和2/8Tck 之間的后續(xù)時(shí)段轉(zhuǎn)換為計(jì)數(shù)值“1”，并且隨后的時(shí)段轉(zhuǎn)換為計(jì)數(shù)值“2”、“3”、“4”等等時(shí)，產(chǎn) 生若干具有如圖8所示的對應(yīng)關(guān)系的脈沖。即是說，當(dāng)擴(kuò)展碼EB[3] = 1時(shí)，擴(kuò)展碼EB[2:0]中的“ 1”位的數(shù)量與計(jì)數(shù)值相對 應(yīng)。當(dāng)擴(kuò)展碼EB[3] =0時(shí)，通過在擴(kuò)展碼EB[2:0]中的“0”位的數(shù)量上加上4而獲得的 數(shù)量與計(jì)數(shù)值相對應(yīng)。在圖6所示的電路中，當(dāng)擴(kuò)展碼EB [3] = 0時(shí)，產(chǎn)生提供給作為第二行波計(jì)數(shù)器部 28的輸出D [2]的計(jì)數(shù)脈沖。在第一行波計(jì)數(shù)器部25中，若擴(kuò)展碼EB[3] = 0，當(dāng)擴(kuò)展碼EB[20]為“0”時(shí)，產(chǎn) 生提供給D
的計(jì)數(shù)脈沖。在第一行波計(jì)數(shù)器部25中，若擴(kuò)展碼EB[3] = 1，當(dāng)擴(kuò)展碼EB[2:0]為“1”時(shí)，產(chǎn) 生提供給D
的計(jì)數(shù)脈沖。接下來將結(jié)合圖4、圖9A和圖9B描述如圖6所示的AD轉(zhuǎn)換器的操作。在比較器21中，將具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓Vramp與 輸入電壓VSL進(jìn)行比較，將具有與比較結(jié)果相對應(yīng)的電平的輸出信號VCO輸入至鎖存電路 22。而且，將掩碼信號xMSK設(shè)置在低電平，從而對從第一行波計(jì)數(shù)器部25的信號D [1] 到第二行波計(jì)數(shù)器部28的信號D[2]的進(jìn)位信號(carrysignal)進(jìn)行掩碼。接下來，當(dāng)將脈沖信號ESCKI2提供給第二轉(zhuǎn)換電路27時(shí)，若擴(kuò)展碼EB [3] = 0，將 脈沖提供給信號D [2]，信號D [2]變?yōu)椤?4”。這種情況下，若擴(kuò)展碼EB [3] = 1，不提供脈沖 給信號D [2]，信號D [2]變?yōu)椤?0”。接下來，將掩碼信號xMSK設(shè)置在高電平，從而使得從第一行波計(jì)數(shù)器部25的輸出 信號D[l]至第二行波計(jì)數(shù)器部28的信號D[2]的進(jìn)位信號可以通過。接下來，將脈沖信號ESCKIO提供給第一轉(zhuǎn)換電路24。這種情況下，通過擴(kuò)展碼 EB [3]和EB [η](此處η = 0、1和2)的邏輯值來判斷是否將脈沖信號ESCKIO的脈沖提供給 信號DW]。通過選擇信號ESEL依次選擇擴(kuò)展碼EB [η]，僅當(dāng)EB [3] = EB [η]時(shí)，將計(jì)數(shù)時(shí)鐘 ESCKO傳輸至第一行波計(jì)數(shù)器部25。因此，由于根據(jù)第二實(shí)施例的AD轉(zhuǎn)換器是通過在總共七個(gè)存儲元件(存儲器元 件，觸發(fā)器)中僅增加數(shù)個(gè)但不超過10個(gè)門電路來進(jìn)行配置的，門電路的數(shù)量為最少必要 數(shù)量，因此，電路尺寸原則上非常小。由于二進(jìn)制化的值保存在行波計(jì)數(shù)器中，可以很好地與列ADC電路的數(shù)字CDS操作兼容。根據(jù)第二實(shí)施例的AD轉(zhuǎn)換器不僅能適用于圖像傳感器的計(jì)數(shù)器電路，也能適用 于將其他時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼的通用電路。3.第三實(shí)施例[AD轉(zhuǎn)換器的第三示例配置]圖10是表示根據(jù)本發(fā)明的第三實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖。在第三實(shí)施例中，將描述鎖存多相時(shí)鐘信號的情況。根據(jù)第三實(shí)施例的AD轉(zhuǎn)換器20A在以下方面不同于根據(jù)第二實(shí)施例的AD轉(zhuǎn)換器 20。第三實(shí)施例的AD轉(zhuǎn)換器20A在計(jì)數(shù)值方面不同于第二實(shí)施例的AD轉(zhuǎn)換器20。即， 將時(shí)鐘周期的0和l/8Tck之間的第一時(shí)段轉(zhuǎn)換為計(jì)數(shù)值“1”，將l/8Tck和2/8Tck之間的 后續(xù)時(shí)段轉(zhuǎn)換為計(jì)數(shù)值“2”，并且將隨后的時(shí)段轉(zhuǎn)換為計(jì)數(shù)值“3”、“4”、“5”等等。在電路配置中，將轉(zhuǎn)換電路24A布置在鎖存電路22和選擇器23的后級，將行波計(jì) 數(shù)器部28A布置在轉(zhuǎn)換電路24A的輸出端。轉(zhuǎn)換電路24A響應(yīng)于兩個(gè)脈沖信號ESCKIO和ESCKIl將作為鎖存電路22的鎖存 信息的擴(kuò)展碼ΕΒ
EB[3]轉(zhuǎn)換為脈沖(串)，并將脈沖信號ESCK作為計(jì)數(shù)時(shí)鐘輸出至 行波計(jì)數(shù)器部28A。轉(zhuǎn)換電路24A具有與或門A0R241A。與或門A0R241A的第一二輸入與門具有連接至脈沖信號ESCKIO的供給線的第一 輸入端子和連接至選擇器23的信號EBO的供給線的第二輸入端子。與或門A0R241A的三輸入與門具有連接至脈沖信號ESCKIl的供給線的第一輸入 端子、連接至擴(kuò)展碼EB[3]的輸出線的第二負(fù)輸入端子以及連接至選擇器23的信號EBO的 供給線的第三負(fù)輸入端子。行波計(jì)數(shù)器部28A響應(yīng)于轉(zhuǎn)換電路24A的計(jì)數(shù)時(shí)鐘將時(shí)鐘信號的相位信息作為行 波計(jì)數(shù)器的低位和高位轉(zhuǎn)換為二進(jìn)制碼。行波計(jì)數(shù)器部28A具有觸發(fā)器FF281A FF283A和行波計(jì)數(shù)器CNT281A。觸發(fā)器FF281A具有連接至其反相輸出巧的輸入D、連接至轉(zhuǎn)換電路24A的輸出信 號ESCK的供給線的端子T以及連接至觸發(fā)器FF282A的端子T的輸出Q。觸發(fā)器FF282A具有連接至其反相輸出巧的輸入D和連接至觸發(fā)器FF283A的端 子T的輸出Q。觸發(fā)器FF283A具有連接至其反相輸出。的輸入D和連接至行波計(jì)數(shù)器CNT281A 的輸入端子的輸出Q。觸發(fā)器FF281A被用作存儲二進(jìn)制化的數(shù)據(jù)的存儲元件(鎖存器)?；旧?，在AD轉(zhuǎn)換器20A的二進(jìn)制轉(zhuǎn)換電路中，將由形成四位的四個(gè)T型觸發(fā)器 FF221 FF224和選擇器23所確定的脈沖信號通過轉(zhuǎn)換電路24A傳輸至行波計(jì)數(shù)器部28A。由行波計(jì)數(shù)器部28A對低位和高位進(jìn)行計(jì)數(shù)。在二進(jìn)制轉(zhuǎn)換電路中，例如，4位BCD碼表示為1000、1100、1110、1111、0111、0011、 0001和0000八種狀態(tài)。
這種情況下，當(dāng)最高有效位(MSB)是“ 1”時(shí)，將MSB依原樣轉(zhuǎn)換為“ 1 ”。當(dāng)MSB為 “0”時(shí)，將MSB轉(zhuǎn)換為“2”。當(dāng)MSB之外的低位為“0”時(shí)，將低位依原樣轉(zhuǎn)換為“0”。當(dāng)?shù)臀粸椤?1，，時(shí)，將低位 依原樣轉(zhuǎn)換為“1”。然后，將由最初的八種狀態(tài)形成的新的八種狀態(tài)的BCD碼值相加，將通過相加獲 得的1 8之間的各個(gè)十進(jìn)制數(shù)用作脈沖的數(shù)量。圖11是表示如圖10所示的AD轉(zhuǎn)換器的操作的時(shí)序圖。圖12是表示擴(kuò)展碼和計(jì)數(shù)值之間的對應(yīng)關(guān)系的示意圖。圖13A和圖13B是表示如圖10所示的AD轉(zhuǎn)換器的操作的時(shí)序圖。具體地，圖13A 表示當(dāng)鎖存電路的擴(kuò)展碼EB[3:0]為WOllb]時(shí)的操作狀態(tài)，圖13B表示當(dāng)鎖存電路的擴(kuò) 展碼EB[3:0]為[1110b]時(shí)的操作狀態(tài)。以下將基于二進(jìn)制轉(zhuǎn)換電路的處理結(jié)合圖11 圖13A和圖13B詳細(xì)描述AD轉(zhuǎn)換 器20A的操作。圖11中表示將四個(gè)時(shí)鐘信號的相位移位了 l/8Tck(此處Tck指時(shí)鐘周期)的情況。在第三實(shí)施例中，計(jì)數(shù)值為在第二實(shí)施例中使用的計(jì)數(shù)值上加1。雖然存在偏移， 在實(shí)施過程中不會引起任何特殊問題。這種情況下，如圖12所示，根據(jù)以下規(guī)則可以產(chǎn)生提供給DW](觸發(fā)器FF281A) 的計(jì)數(shù)時(shí)鐘。S卩，當(dāng)擴(kuò)展位EB[2:0]的各位為1時(shí)，總是產(chǎn)生一個(gè)計(jì)數(shù)時(shí)鐘。當(dāng)擴(kuò)展位EB[2:0]的各位為0時(shí)，使用以下規(guī)則當(dāng)擴(kuò)展位EB[3] = 1時(shí)，不產(chǎn)生計(jì)數(shù)時(shí)鐘。當(dāng)擴(kuò)展位EB[3] = 0時(shí)，若擴(kuò)展位EB[2:0]的各位為0，產(chǎn)生兩個(gè)計(jì)數(shù)時(shí)鐘。響應(yīng)于選擇信號ESEL，由選擇器23依次選擇擴(kuò)展碼EB [η](此處η = 0、1和2)。而且，通過擴(kuò)展位EB [3]和EB [η]的組合，對于任一個(gè)η值，由轉(zhuǎn)換電路24Α來控制 是將具有一個(gè)脈沖的脈沖信號ESCKIO和具有兩個(gè)脈沖的脈沖信號ESKIl用作提供給D
的計(jì)數(shù)時(shí)鐘還是不執(zhí)行計(jì)數(shù)操作。根據(jù)第三實(shí)施例，電路配置可以設(shè)計(jì)得比第二實(shí)施例的電路配置更加簡單。然而， 另一方面，可能會延長二進(jìn)制轉(zhuǎn)換所需的時(shí)間。4.第四實(shí)施例[AD轉(zhuǎn)換器的第四示例配置]在第四實(shí)施例中，將描述把根據(jù)第二和第三實(shí)施例的AD轉(zhuǎn)換器用作TDC(時(shí)間數(shù) 字轉(zhuǎn)換器)的示例。圖14是根據(jù)第四實(shí)施例的時(shí)序圖。圖15A和圖15B是表示根據(jù)第四實(shí)施例的擴(kuò)展碼和二進(jìn)制碼之間的對應(yīng)關(guān)系的示 意圖。圖15A表示對應(yīng)于第二實(shí)施例的情況，圖15B表示對應(yīng)于第三實(shí)施例的情況。圖16是表示用于延遲根據(jù)第四實(shí)施例的比較器的輸出信號VCO的延遲部的示意 圖。圖16中的各個(gè)延遲部DLYl、DLY2和DLY3將信號VCO延遲Tck/8。
15
在第二實(shí)施例中，通過同一個(gè)比較器11的輸出信號VCO鎖存多相時(shí)鐘信號。然而， 在第四實(shí)施例中，將信號VCO延遲Tck/8 (VC0 [3 0])并且將同一個(gè)時(shí)鐘信號CK鎖存。當(dāng)由信號VC0[n]鎖存的時(shí)鐘信息為擴(kuò)展碼EB[η]時(shí)，擴(kuò)展碼ΕΒ[3:0]和對應(yīng)的二 進(jìn)制碼具有如圖15Α或者圖15Β所示的關(guān)系。所示關(guān)系僅為第二和第三實(shí)施例中的關(guān)系的位翻轉(zhuǎn)形式，其中0位翻轉(zhuǎn)為1位。因 此明顯的是，通過插入邏輯翻轉(zhuǎn)電路，可以獲得與第二和第三實(shí)施例相同的二進(jìn)制碼。5.第五實(shí)施例[AD轉(zhuǎn)換器的第五示例配置]圖17是表示根據(jù)本發(fā)明的第五實(shí)施例的AD轉(zhuǎn)換器的示例配置的示意圖。在第五實(shí)施例中，將描述鎖存多相時(shí)鐘信號的情況。根據(jù)第五實(shí)施例的AD轉(zhuǎn)換器20Β在以下方面不同于根據(jù)第二實(shí)施例的AD轉(zhuǎn)換器 20。在鎖存電路22Β中，多個(gè)(這種情況下為三個(gè))用作第一鎖存器的觸發(fā)器 FF221B FF223B用于與比較器21的輸出信號VC0_EB同步地鎖存時(shí)鐘信號CLKB、CLKC和 CLKD以獲得擴(kuò)展碼EB [2]、EB [1]和EB
。再者，用作第二鎖存器的一個(gè)觸發(fā)器FF224B與不同于比較器21的輸出信號的信 號VC0_EB3同步地鎖存時(shí)鐘信號CLKA以獲得擴(kuò)展碼EB [3]?；旧?，當(dāng)比較器21的輸出信號VCO翻轉(zhuǎn)時(shí)，鎖存電路22B對多個(gè)包括主時(shí)鐘 CLKA的具有不同相位的時(shí)鐘信號的相位信息進(jìn)行鎖存，并對鎖存值進(jìn)行解碼，從而輸出比 時(shí)鐘周期具有更高分辨率的低位。在本示例中，將時(shí)鐘信號CLKA、CLKB, CLBC和CLKD用作該多個(gè)具有不同相位的時(shí) 鐘信號。時(shí)鐘信號CLKB、CLBC和CLKD各自具有依次從主時(shí)鐘信號CLKA的相位移位45° 的相位。選擇器23B響應(yīng)于選擇信號EBSEL[3:0]依次選擇擴(kuò)展碼EB [2]、EB[1]和EB
， 并將選定的擴(kuò)展碼輸出至轉(zhuǎn)換電路24B。在第五實(shí)施例中，將單個(gè)轉(zhuǎn)換電路24B布置在鎖存電路22B和選擇器23B的后級， 將行波計(jì)數(shù)器部28B布置在轉(zhuǎn)換電路24B的輸出端。轉(zhuǎn)換電路24B響應(yīng)于單個(gè)脈沖信號EBCK將作為鎖存電路22B的鎖存信息的擴(kuò)展 碼ΕΒ
EB[3]轉(zhuǎn)換為脈沖(串)，并將脈沖信號EBCKO作為計(jì)數(shù)時(shí)鐘輸出至行波計(jì)數(shù)器 部 28B。轉(zhuǎn)換電路24B具有與或門A0R241B。與或門A0R241B的第一三輸入與門具有連接至脈沖信號EBCK的供給線的第一輸 入端子、連接至擴(kuò)展位EB [3]的供給線的第二負(fù)輸入端子以及連接至選擇器23B的信號EBO 的供給線的第三輸入端子。與或門A0R241B的第二三輸入與門具有連接至脈沖信號EBCK的供給線的第一輸 入端子、連接至擴(kuò)展位EB[3]的供給線的第二輸入端子以及連接至選擇器23B的信號EBO 的供給線的第三負(fù)輸入端子。行波計(jì)數(shù)器部28B響應(yīng)于轉(zhuǎn)換電路24B的計(jì)數(shù)時(shí)鐘將時(shí)鐘信號的相位信息作為行 波計(jì)數(shù)器的低位和高位轉(zhuǎn)換為二進(jìn)制碼。
16
行波計(jì)數(shù)器部28B具有觸發(fā)器FF281B FF283B、開關(guān)SW281以及行波計(jì)數(shù)器(未 標(biāo)不)O觸發(fā)器FF281B具有連接至其反相輸出巧的輸入D、連接至轉(zhuǎn)換電路24B的輸出信 號ESCKO的供給線的端子CLK以及連接至觸發(fā)器FF282B的端子CIN的反相輸出巧。觸發(fā) 器FF281B輸出來自反相輸出。的信號QBO。觸發(fā)器FF282B具有連接至其反相輸出巧的輸入D和連接至開關(guān)SW281的端子的 反相輸出巧。觸發(fā)器FF282B輸出來自反相輸出G的信號QBl。開關(guān)SW281具有連接至擴(kuò)展碼EB[3]的供給線的端子b和連接至觸發(fā)器FF283B 的端子CIN的端子a。再者，觸發(fā)器FF283B具有連接至其反相輸出巧的輸入D，并輸出來自反相輸出巧 的信號QB2。如圖17所示，開關(guān)SW281具有與門AD281和與或門A0R281。與門AD281具有連接至掩碼信號XEBMSK的供給線的第一負(fù)輸入端子和連接至擴(kuò) 展碼EB[3]的供給線的第二輸入端子。與或門A0R281的第一二輸入與門具有連接至?xí)r鐘信號EB4CK的供給線的第一輸 入端子和連接至與門AD281的輸出端子的第二輸入端子。與或門A0R281的第二二輸入與門具有連接至與門AD281的輸出端子的第一負(fù)輸 入端子和連接至觸發(fā)器FF282B的信號QBl的輸出線的第二輸入端子。在開關(guān)SW281中，當(dāng)掩碼信號XEBMSK處于低電平時(shí)，選擇擴(kuò)展碼EB [3]并將其提 供給觸發(fā)器FF283B。當(dāng)掩碼信號XEBMSK處于高電平時(shí)，選擇觸發(fā)器FF282B的信號QBl并將其提供給 觸發(fā)器FF283B?；旧?，在AD轉(zhuǎn)換器20B的二進(jìn)制轉(zhuǎn)換電路中，將由形成四位的四個(gè)T型觸發(fā)器 FF221B FF224B和選擇器23B所確定的脈沖信號通過轉(zhuǎn)換電路24B傳輸至行波計(jì)數(shù)器部 28B。由行波計(jì)數(shù)器部28B對低位和高位進(jìn)行計(jì)數(shù)。圖18是表示如圖17所示的AD轉(zhuǎn)換器中擴(kuò)展碼和計(jì)數(shù)值之間的對應(yīng)關(guān)系的示意 圖。在該二進(jìn)制轉(zhuǎn)換電路中，例如，4位BCD碼表示為1000、1100、1110、1111、0111、 0011,0001和0000八種狀態(tài)。這種情況下，當(dāng)最高有效位(MSB)是“0”時(shí)，將MSB依原樣轉(zhuǎn)換為“0”。當(dāng)除MSB 之外的低位為“0”時(shí)，將低位依原樣轉(zhuǎn)換為“0”。當(dāng)?shù)臀粸椤?”時(shí)，將低位依原樣轉(zhuǎn)換為 “1”。當(dāng)最高有效位(MSB)是“1”時(shí)，將MSB轉(zhuǎn)換為“4”。當(dāng)除MSB之外的低位為“ 1 ” 時(shí)，將低位轉(zhuǎn)換為“0”。當(dāng)?shù)臀粸椤?”時(shí)，將低位轉(zhuǎn)換為“1”。然后，將由最初的八種狀態(tài)形成的新的八種狀態(tài)的BCD碼值相加，將通過相加獲 得的0 7之間的各個(gè)十進(jìn)制數(shù)用作脈沖的數(shù)量。在上述配置中，從擴(kuò)展碼EB [3]中產(chǎn)生信號QB2。
當(dāng)EB [3] = 0/1時(shí)，基于擴(kuò)展碼EB [2 0]中“ 1”/“0”位的數(shù)量產(chǎn)生信號QB [1 0]。如上所述，根據(jù)本實(shí)施例的AD轉(zhuǎn)換器包括用于鎖存時(shí)鐘信號的相位信息的存儲 元件(觸發(fā)器)、用于保存相應(yīng)二進(jìn)制碼所必須的最少數(shù)量的存儲元件(觸發(fā)器)和數(shù)個(gè)邏 輯門，并且存儲元件的數(shù)量與待保存的信息量相一致。換言之，本實(shí)施例的AD轉(zhuǎn)換器的特征在于其被配置為最小必要電路規(guī)模。而且，如第一和第二實(shí)施例所述，無論將要保存多少個(gè)時(shí)鐘相位點(diǎn)，都可以使用所 述AD轉(zhuǎn)換器。本發(fā)明的本實(shí)施例涉及一種用于鎖存時(shí)鐘信號的相位信息并將脈沖信號提供給 行波計(jì)數(shù)器以獲得對應(yīng)于相位信息的二進(jìn)制值的方法。如第二和第三實(shí)施例所述，當(dāng)鎖存 相同的多相時(shí)鐘信息時(shí)，已知有多種適用的實(shí)現(xiàn)形式。再者，根據(jù)其用途和邏輯容易度等 等，可以適當(dāng)?shù)馗淖冸娐烦叽绾蛯?shí)現(xiàn)形式。本發(fā)明的本實(shí)施例不僅適用于圖像傳感器，也適用于將時(shí)鐘信號的相位信息轉(zhuǎn)換 為二進(jìn)制碼的通用電路。本發(fā)明的本實(shí)施例尤其適用于比如圖像傳感器的列電路等電路尺 寸有很大限制的應(yīng)用場合。6.第六實(shí)施例[固態(tài)攝像器件的整體示例配置]圖19是表示采用根據(jù)本發(fā)明的第五實(shí)施例的列平行ADC的固態(tài)攝像器件(CMOS 圖像傳感器)的示例配置的方塊圖。圖20是更具體地表示如圖19所示的固態(tài)攝像器件(CMOS圖像傳感器)所采用的 列平行ADC的ADC組的方塊圖。如圖19和圖20所示，固態(tài)攝像器件300具有用作成像部的像素部310、垂直掃描 電路320、水平傳輸掃描電路330、時(shí)序控制電路340和用作像素信號讀出部的AD轉(zhuǎn)換器組 (ADC) 350。像素信號讀出部配置為包括垂直掃描電路320等等。固態(tài)攝像器件300進(jìn)一步具有包括DA轉(zhuǎn)換器361的DAC/偏置電路360、放大器電 路(S/A) 370、信號處理電路380和線存儲器390。在這些構(gòu)成元件中，像素部310、垂直掃描電路320、水平傳輸掃描電路330、AD轉(zhuǎn) 換器組350、DAC/偏置電路360和放大器電路(S/A) 370配置為模擬電路。再者，時(shí)序控制電路340、信號處理電路380和線存儲器390配置為數(shù)字電路。像素部310具有如此配置，即像素以矩陣形式設(shè)布置，各個(gè)像素包括光電二極管 和像素內(nèi)放大器。圖21是表示根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器中的像素的示例的示意圖， 該像素具有四個(gè)晶體管。例如，像素電路30IA具有作為光電轉(zhuǎn)換元件的光電二極管311。像素電路301A具有用作單個(gè)光電轉(zhuǎn)換元件的光電二極管311。像素電路301A具有作為單個(gè)光電二極管311的有源元件的四個(gè)晶體管。四個(gè)晶體 管包括用作傳輸元件的傳輸晶體管312、用作復(fù)位元件的復(fù)位晶體管313、放大晶體管314 和選擇晶體管315。光電二極管311將入射光光電轉(zhuǎn)換為對應(yīng)于入射光量的電荷(此處指電子)量。傳輸晶體管312連接在光電二極管311和用作輸出節(jié)點(diǎn)的浮動擴(kuò)散部FD之間。
一旦通過傳輸控制線LTx將驅(qū)動信號TG施加于傳輸晶體管312的柵極(傳輸門) 時(shí)，傳輸晶體管312將由光電二極管311進(jìn)行光電轉(zhuǎn)換后的電子傳輸至浮動擴(kuò)散部FD。復(fù)位晶體管313連接至電源線LVDD和浮動擴(kuò)散部FD。—旦通過復(fù)位控制線LRST將復(fù)位信號RST施加于復(fù)位晶體管313的柵極時(shí)，復(fù)位 晶體管313將浮動擴(kuò)散部FD的電位復(fù)位為電源線LVDD的電位。放大晶體管314的柵極連接至浮動擴(kuò)散部FD。放大晶體管314通過選擇晶體管 315連接至垂直信號線316。放大晶體管314和位于像素部外部的恒流源構(gòu)成源極跟隨器。當(dāng)通過選擇控制線LSEL將控制信號(地址信號或者選擇信號)SEL提供給選擇晶 體管315的柵極時(shí)，使得選擇晶體管315導(dǎo)通。當(dāng)選擇晶體管315導(dǎo)通時(shí)，放大晶體管314放大浮動擴(kuò)散部FD的電位，并將對應(yīng) 于該放大的電位的電壓輸出至垂直信號線316。然后通過垂直信號線316將從各個(gè)像素輸 出的電壓輸出至用作像素信號讀出電路的ADC組350。因?yàn)楸热鐐鬏斁w管312、復(fù)位晶體管313和選擇晶體管315各自的柵極在各行彼 此相連，所以對于同一行的像素，這些操作是同時(shí)執(zhí)行的。各行像素陣列設(shè)置有一組設(shè)置在像素部310中的復(fù)位控制線LRST、傳輸控制線 LTx和選擇控制線LSEL。復(fù)位控制線LRST、傳輸控制線LTx和選擇控制線LSEL由用作像素驅(qū)動部的垂直掃 描電路320驅(qū)動。在固態(tài)攝像器件300中，將用于產(chǎn)生內(nèi)部時(shí)鐘的時(shí)序控制電路340、用于控制行尋 址和行掃描的垂直掃描電路320以及用于控制列尋址和列掃描的水平傳輸掃描電路330設(shè) 置為依次從像素部310中讀出信號的控制電路。時(shí)序控制電路340產(chǎn)生像素部310、垂直掃描電路320、水平傳輸掃描電路330、AD 轉(zhuǎn)換器組(ADC組)350、DAC/偏置電路360、信號處理電路380和線存儲器390進(jìn)行信號處 理所必需的時(shí)序信號。例如，在像素部310中，通過利用線快門執(zhí)行光子累積和放電，在各像素行中對動 態(tài)或者靜態(tài)圖像進(jìn)行光電轉(zhuǎn)換，并將模擬信號VSL輸出至ADC組。在ADC組350中，各ADC塊(各列部)利用由AD轉(zhuǎn)換器(DAC) 361提供的參考電 壓Vramp和數(shù)字⑶S，針對像素部310的模擬輸出執(zhí)行與APGA兼容的集成ADC，以輸出若干 位的數(shù)字信號。圖22是表示如圖19和圖20所示的DAC所產(chǎn)生的斜坡波形的示例和ADC的操作 時(shí)序的示意圖。在ADC組350中，ADC布置在多個(gè)列中。如圖22所示，DA轉(zhuǎn)換器361產(chǎn)生具有通過逐步改變參考電壓而獲得的斜坡波形 (RAMP)的參考電壓Vramp。 各ADC具有比較器351，該比較器用于對通過垂直信號線316從各行線的像素中獲 得的模擬信號(電位VSL)與參考電壓Vramp進(jìn)行比較。此外，各ADC具有對比較時(shí)間進(jìn)行計(jì)數(shù)的計(jì)數(shù)器352和保存該計(jì)數(shù)結(jié)果的鎖存器 (存儲器)353。對于比較器351和計(jì)數(shù)器352，例如，可以采用與根據(jù)第一至第五實(shí)施例的AD轉(zhuǎn)換器相同的配置。因此，此處將省略對其的描述。ADC組350具有k位數(shù)字信號轉(zhuǎn)換功能，并配置用于各垂直信號線(列線)，由此 形成列平行ADC塊。各鎖存器353的輸出連接至例如具有k位寬度的水平傳輸線LTRF。此外，設(shè)置有k個(gè)對應(yīng)于水平傳輸線LTRF的放大器電路370和信號處理電路380。在ADC組350中的AD轉(zhuǎn)換時(shí)段結(jié)束之后，水平傳輸掃描電路330將保存在鎖存器 353中的數(shù)據(jù)傳輸給水平傳輸線LTRF以通過放大器電路370輸入至信號處理電路380，并 且通過預(yù)定的信號處理產(chǎn)生二維圖像。水平傳輸掃描電路330執(zhí)行同時(shí)的多通道并行傳輸以確保傳輸率。時(shí)序控制電路340產(chǎn)生比如像素部310和ADC組350等各模塊執(zhí)行信號處理所需 的時(shí)序信號。位于后級的信號處理電路380對存儲在線存儲器390中的信號執(zhí)行數(shù)字信號處 理。該數(shù)字信號處理包括垂直線缺陷和點(diǎn)缺陷的校正、信號箝位、并串行轉(zhuǎn)換、壓縮、編碼、 相加、平均和間歇操作等等。線存儲器390對從各像素行傳輸來的數(shù)字信號進(jìn)行存儲。在本實(shí)施例的固態(tài)攝像器件300中，將信號處理電路380的數(shù)字輸出傳輸至ISP 和基帶LSI以作為輸入。如上所述，執(zhí)行列并行輸出處理。作為根據(jù)本發(fā)明的第六實(shí)施例的固態(tài)攝像器件的CMOS圖像傳感器300采用了根 據(jù)第一至第四實(shí)施例的任何一種AD轉(zhuǎn)換器(ADC) 10、20、20A和20B。因此，由于該固態(tài)攝像器件配置為在總共七個(gè)存儲元件(存儲器元件，觸發(fā)器)中 僅增加數(shù)個(gè)但不超過10個(gè)邏輯門，邏輯門的數(shù)量為最少必要數(shù)量，因此電路尺寸原則上非常小。由于二進(jìn)制化的值保存在行波計(jì)數(shù)器中，可以很好地與列ADC電路的數(shù)字CDS操
作兼容。第六實(shí)施例不僅能適用于圖像傳感器的計(jì)數(shù)器電路，也能適用于將其他時(shí)鐘的相 位信息轉(zhuǎn)換為二進(jìn)制碼的通用電路。具有上述優(yōu)點(diǎn)的固態(tài)攝像器件可以用作數(shù)碼相機(jī)和攝像機(jī)的攝像器件。7.第七實(shí)施例[相機(jī)系統(tǒng)的示例配置]圖23是表示采用了根據(jù)本發(fā)明的第七實(shí)施例的固態(tài)攝像器件的相機(jī)系統(tǒng)的示例 配置的示意圖。如圖23所示，相機(jī)系統(tǒng)400具有可以采用根據(jù)本發(fā)明的實(shí)施例的固態(tài)攝像器件 300的攝像器件410。相機(jī)系統(tǒng)400具有在成像表面上形成入射光(圖像光)的圖像的透鏡420，例如， 該透鏡用作將入射光引導(dǎo)至攝像器件410的像素區(qū)的光學(xué)系統(tǒng)(比如，形成拍攝圖像)。相機(jī)系統(tǒng)400進(jìn)一步具有用于驅(qū)動攝像器件410的驅(qū)動電路(DRV) 430和用于處 理攝像器件410的輸出信號的信號處理電路(PRC) 440。
驅(qū)動電路430具有時(shí)序發(fā)生器(未標(biāo)示)，該時(shí)序發(fā)生器產(chǎn)生多種用于驅(qū)動攝像器 件410中的電路的包括啟動脈沖和時(shí)鐘脈沖的時(shí)序信號，并利用預(yù)定的時(shí)序信號來驅(qū)動攝 像器件410。信號處理電路440對攝像器件410的輸出信號執(zhí)行預(yù)定的信號處理。將由信號處理電路440處理的圖像信號記錄在例如存儲器等記錄介質(zhì)中。將記錄 在記錄介質(zhì)中的圖像信息通過打印機(jī)等設(shè)備作為硬拷貝打印在紙上。而且，將由信號處理 電路440處理的圖像信號作為動態(tài)圖像顯示在包括液晶顯示器等顯示器上。如上所述，通過將固態(tài)攝像器件300作為攝像器件410安裝在比如數(shù)字靜物相機(jī) 等攝像設(shè)備上，可以實(shí)現(xiàn)高精度相機(jī)。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求及其等同物的范圍內(nèi)，根據(jù) 設(shè)計(jì)需要和其它因素可出現(xiàn)各種變化、組合、子組合和替代。
權(quán)利要求
一種二進(jìn)制轉(zhuǎn)換電路，其包括鎖存電路，其用于當(dāng)信號的電平翻轉(zhuǎn)時(shí)鎖存至少一個(gè)時(shí)鐘信號的相位信息，所述信號的電平是基于其狀態(tài)而翻轉(zhuǎn)的；至少一個(gè)轉(zhuǎn)換電路，其響應(yīng)于脈沖信號而將所述鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖串；以及行波計(jì)數(shù)器部，其通過將由所述轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的所述脈沖用作計(jì)數(shù)時(shí)鐘，以將時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。
2.根據(jù)權(quán)利要求1所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述轉(zhuǎn)換電路將所述相位信 息轉(zhuǎn)換為對應(yīng)于相應(yīng)二進(jìn)制碼的若干脈沖串。
3.根據(jù)權(quán)利要求1所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述鎖存電路在多個(gè)時(shí)序處 鎖存一個(gè)時(shí)鐘的相位信息，并且所述轉(zhuǎn)換電路將各個(gè)時(shí)鐘的已鎖存相位信息轉(zhuǎn)換為脈沖串。
4.根據(jù)權(quán)利要求3所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述轉(zhuǎn)換電路將所述相位信 息轉(zhuǎn)換為對應(yīng)于相應(yīng)二進(jìn)制碼的若干脈沖串。
5.根據(jù)權(quán)利要求1 4任一項(xiàng)所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述行波計(jì)數(shù)器部 分成高位行波計(jì)數(shù)器部和低位行波計(jì)數(shù)器部，所述高位行波計(jì)數(shù)器部響應(yīng)于所述時(shí)鐘信號來執(zhí)行計(jì)數(shù)操作，并且 所述低位行波計(jì)數(shù)器部基于所述時(shí)鐘的相位信息來執(zhí)行計(jì)數(shù)操作。
6.根據(jù)權(quán)利要求5所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述高位行波計(jì)數(shù)器部響應(yīng) 于所述計(jì)數(shù)時(shí)鐘或者來自所述低位行波計(jì)數(shù)器部的進(jìn)位信號來執(zhí)行所述計(jì)數(shù)操作。
7.根據(jù)權(quán)利要求1 4任一項(xiàng)所述的二進(jìn)制轉(zhuǎn)換電路，進(jìn)一步包括高位行波計(jì)數(shù)器部。
8.根據(jù)權(quán)利要求6或7所述的二進(jìn)制轉(zhuǎn)換電路，進(jìn)一步包括選擇部，該選擇部用于選擇 所述計(jì)數(shù)時(shí)鐘或者來自所述低位行波計(jì)數(shù)器部的所述進(jìn)位信號，以提供給所述高位行波計(jì) 數(shù)器部。
9.根據(jù)權(quán)利要求1 8任一項(xiàng)所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述轉(zhuǎn)換電路包括 第一轉(zhuǎn)換電路和第二轉(zhuǎn)換電路，所述行波計(jì)數(shù)器部包括第一行波計(jì)數(shù)器部和第二行波計(jì)數(shù)器部， 所述鎖存電路包括分別用于鎖存四個(gè)不同時(shí)鐘信號的四個(gè)T型觸發(fā)器，其中三個(gè)連續(xù) 的T型觸發(fā)器構(gòu)成第一鎖存器，余下的一個(gè)T型觸發(fā)器構(gòu)成第二鎖存器， 所述二進(jìn)制轉(zhuǎn)換電路進(jìn)一步包括選擇器，其響應(yīng)于選擇信號以選擇用作所述鎖存電路的所述第一鎖存器的所述三個(gè)T 型觸發(fā)器的已鎖存的相位信息；以及掩碼電路，其響應(yīng)于掩碼信號以執(zhí)行掩碼處理，以確定是否將用作所述鎖存電路的所 述第二鎖存器的所述T型觸發(fā)器的已鎖存的相位信息輸入至所述第二轉(zhuǎn)換電路，所述第一轉(zhuǎn)換電路響應(yīng)于第一脈沖信號將所述鎖存電路的四條已鎖存的相位信息轉(zhuǎn) 換為脈沖串，并將轉(zhuǎn)換后的信號輸出為所述第一行波計(jì)數(shù)器部的計(jì)數(shù)時(shí)鐘，并且所述第二轉(zhuǎn)換電路響應(yīng)于第二脈沖信號將所述第一行波計(jì)數(shù)器部的輸出信號或者由 所述掩碼電路提供的用作所述第二鎖存器的T型觸發(fā)器的已鎖存相位信息轉(zhuǎn)換為計(jì)數(shù)時(shí) 鐘，并將所述計(jì)數(shù)時(shí)鐘輸出至對高位進(jìn)行計(jì)數(shù)的所述第二行波計(jì)數(shù)器部。
10.根據(jù)權(quán)利要求9所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，當(dāng)4位BCD碼表示為1000、 1100、1110、1111、0111、0011、0001和0000八種狀態(tài)時(shí)，通過以下方式由最初的八種狀態(tài)形 成新的八種狀態(tài)，即，將最高有效位值“1”和“0”分別轉(zhuǎn)換為“0”和“4”，將除所述最高有效 位以外的低位值“0”和“ 1，，分別依原樣轉(zhuǎn)換為“0”和“ 1 ”，將新的八種狀態(tài)的B⑶碼值相加 以獲得O 7之間的十進(jìn)制數(shù)，所述十進(jìn)制數(shù)用作脈沖的數(shù)量。
11.根據(jù)權(quán)利要求1 8任一項(xiàng)所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，所述鎖存電路包 括用于分別鎖存四個(gè)不同時(shí)鐘信號的四個(gè)T型觸發(fā)器，其中三個(gè)連續(xù)的T型觸發(fā)器構(gòu)成第 一鎖存器，余下的一個(gè)T型觸發(fā)器構(gòu)成第二鎖存器，所述二進(jìn)制轉(zhuǎn)換電路進(jìn)一步包括選擇器，該選擇器用于響應(yīng)于選擇信號來選擇用作所 述鎖存電路的所述第一鎖存器的所述三個(gè)T型觸發(fā)器的已鎖存相位信息，并且所述第一轉(zhuǎn)換電路響應(yīng)于第一和第二脈沖信號將所述鎖存電路的四條已鎖存相位信 息轉(zhuǎn)換為脈沖串，并將轉(zhuǎn)換后的信號輸出為所述行波計(jì)數(shù)器部的計(jì)數(shù)時(shí)鐘。
12.根據(jù)權(quán)利要求11所述的二進(jìn)制轉(zhuǎn)換電路，其特征在于，當(dāng)4位BCD碼表示為1000、 1100、1110、1111、0111、0011、0001和0000八種狀態(tài)時(shí)，通過以下方式由最初的八種狀態(tài)形 成新的八種狀態(tài)，即，將最高有效位值“ 1 ”和“0”分別轉(zhuǎn)換為“ 1 ”和“2”，將除所述最高有效 位以外的低位值“0”和“ 1，，依原樣分別轉(zhuǎn)換為“0”和“ 1 ”，將新的八種狀態(tài)的B⑶碼值相加 以獲得1 8之間的十進(jìn)制數(shù)，所述十進(jìn)制數(shù)被用作脈沖的數(shù)量。
13. —種二進(jìn)制轉(zhuǎn)換方法，其包括以下步驟當(dāng)信號的電平翻轉(zhuǎn)時(shí)，鎖存至少一個(gè)時(shí)鐘信號的相位信息，所述信號的電平是基于其 狀態(tài)而翻轉(zhuǎn)的；響應(yīng)于脈沖信號將所述已鎖存相位信息轉(zhuǎn)換為脈沖串；并且通過將由所述轉(zhuǎn)換而獲得的脈沖用作所述行波計(jì)數(shù)器部的計(jì)數(shù)時(shí)鐘，以將所述相位信 息轉(zhuǎn)換為二進(jìn)制值。
14.根據(jù)權(quán)利要求13所述的二進(jìn)制轉(zhuǎn)換方法，其特征在于，所述相位信息被轉(zhuǎn)換為對 應(yīng)于相應(yīng)二進(jìn)制碼的若干脈沖串。
15.根據(jù)權(quán)利要求13所述的二進(jìn)制轉(zhuǎn)換方法，其特征在于，在多個(gè)時(shí)序處鎖存一個(gè)時(shí) 鐘的相位信息，并且將各個(gè)時(shí)鐘的已鎖存相位信息轉(zhuǎn)換為脈沖串。
16.根據(jù)權(quán)利要求15所述的二進(jìn)制轉(zhuǎn)換方法，其特征在于，所述相位信息被轉(zhuǎn)換為對 應(yīng)于相應(yīng)二進(jìn)制碼的若干脈沖串。
17.根據(jù)權(quán)利要求13 16任一項(xiàng)所述的二進(jìn)制轉(zhuǎn)換方法，其特征在于，當(dāng)4位B⑶碼 表示為1000、1100、1110、1111、0111、0011、0001和0000八種狀態(tài)時(shí)，通過以下方式由最初 的八種狀態(tài)形成新的八種狀態(tài)，即，將最高有效位值“ 1”和“0”分別轉(zhuǎn)換為“0”和“4”，將除 所述最高有效位以外的低位值“0”和“ 1，，分別依原樣轉(zhuǎn)換為“0”和“ 1 ”，將新的八種狀態(tài)的 BCD碼值相加以獲得0 7之間的十進(jìn)制數(shù)，所述十進(jìn)制數(shù)被用作脈沖的數(shù)量，或者當(dāng) 4 位 BCD 碼表示為 1000、1100、1110、1111、0111、0011、0001 和 0000 八種狀態(tài)時(shí)，通 過以下方式由最初的八種狀態(tài)形成新的八種狀態(tài)，即，將最高有效位值“1”和“0”分別轉(zhuǎn)換 為“ 1”和“2”，將除所述最高有效位以外的低位值“0”和“ 1，，分別依原樣轉(zhuǎn)換為“0”和“ 1 ”， 將新的八種狀態(tài)的BCD碼值相加以獲得1 8之間的十進(jìn)制數(shù)，所述十進(jìn)制數(shù)被用作脈沖的數(shù)量。
18.一種模數(shù)轉(zhuǎn)換器，其包括比較器，其用于將輸入電壓與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓相 比較；鎖存電路，當(dāng)所述比較器的輸出信號的電平翻轉(zhuǎn)時(shí)，該鎖存電路用于鎖存至少一個(gè)時(shí) 鐘信號的相位信息；至少一個(gè)轉(zhuǎn)換電路，其響應(yīng)于脈沖信號將所述鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖 串；以及行波計(jì)數(shù)器部，其通過利用由所述轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的所述脈沖作為計(jì)數(shù)時(shí)鐘， 來將時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。
19.一種固態(tài)攝像器件，其包括像素部，其包括多個(gè)以矩陣形式布置的像素，各個(gè)像素配置為執(zhí)行光電轉(zhuǎn)換；以及 像素信號讀出部，其用于以多個(gè)像素為單位從所述像素部中讀出像素信號， 其中，所述像素信號讀出部具有模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器設(shè)置為對應(yīng)于一列像素以 將讀出的模擬信號轉(zhuǎn)換為數(shù)字信號，并且 所述模數(shù)轉(zhuǎn)換器包括比較器，其用于將輸入電壓與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓相 比較，鎖存電路，當(dāng)所述比較器的輸出信號的電平翻轉(zhuǎn)時(shí)，該鎖存電路用于鎖存至少一個(gè)時(shí) 鐘信號的相位信息，至少一個(gè)轉(zhuǎn)換電路，其響應(yīng)于脈沖信號將所述鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖 串，以及行波計(jì)數(shù)器部，其通過將由所述轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的所述脈沖作為計(jì)數(shù)時(shí)鐘，來 將時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。
20.一種相機(jī)系統(tǒng)，其包括 固態(tài)攝像器件；以及光學(xué)系統(tǒng)，其用于在所述固態(tài)攝像器件中形成拍攝圖像， 其中，所述固態(tài)攝像器件包括像素部，其包括多個(gè)以矩陣形式布置的像素，各個(gè)像素配置為執(zhí)行光電轉(zhuǎn)換，以及 像素信號讀出部，其用于以多個(gè)像素為單位從所述像素部中讀出像素信號， 其中，所述像素信號讀出部具有模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器設(shè)置為對應(yīng)于一列像素以 將讀出的模擬信號轉(zhuǎn)換為數(shù)字信號，并且 其中所述模數(shù)轉(zhuǎn)換器包括比較器，其用于將輸入電壓與具有電壓值隨著時(shí)間線性變化的斜坡波形的參考電壓相 比較，鎖存電路，當(dāng)所述比較器的輸出信號的電平翻轉(zhuǎn)時(shí)，該鎖存電路用于鎖存至少一個(gè)時(shí) 鐘信號的相位信息，至少一個(gè)轉(zhuǎn)換電路，其用于響應(yīng)于脈沖信號以將所述鎖存電路的已鎖存相位信息轉(zhuǎn)換 為脈沖串，以及行波計(jì)數(shù)器部，其通過將由所述轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的脈沖作為計(jì)數(shù)時(shí)鐘，來將時(shí) 鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。
全文摘要
本發(fā)明提供了一種二進(jìn)制轉(zhuǎn)換電路，其包括鎖存電路，當(dāng)信號的電平翻轉(zhuǎn)時(shí)，其鎖存至少一個(gè)時(shí)鐘信號的相位信息，所述信號的電平是基于其狀態(tài)而翻轉(zhuǎn)的；至少一個(gè)轉(zhuǎn)換電路，其響應(yīng)于脈沖信號將鎖存電路的已鎖存相位信息轉(zhuǎn)換為脈沖串；以及行波計(jì)數(shù)器，其利用由轉(zhuǎn)換電路的轉(zhuǎn)換而獲得的脈沖作為計(jì)數(shù)時(shí)鐘，來將時(shí)鐘的相位信息轉(zhuǎn)換為二進(jìn)制碼。本發(fā)明的二進(jìn)制轉(zhuǎn)換電路可以制作得非常之小使其可以輕易地集成在圖像傳感器中，耗電較少，能將時(shí)鐘相位信息轉(zhuǎn)換為二進(jìn)制值，并實(shí)現(xiàn)數(shù)字加法和減法。
文檔編號H04N5/225GK101924558SQ20101014735
公開日2010年12月22日 申請日期2010年4月15日 優(yōu)先權(quán)日2009年4月24日
發(fā)明者宇井博貴, 高橋知宏 申請人:索尼公司