專利名稱：一種移動終端處理器間通訊的系統、方法及移動終端的制作方法
技術領域：
本發(fā)明屬于移動通信領域，尤其涉及一種移動終端處理器間通訊的系統、方法及 移動終端。
背景技術：
隨著通信技術的飛速發(fā)展，無線數據傳輸速率已從過去2. 5/2. 75G移動終端的 Kbps級發(fā)展到了目前采用3. 5G高速下行鏈路分組接入技術(High SpeedDownlink Packet Access, HSPA)的移動終端的Mbps級。全球微波接入互通技術(World Interoperability for Microwave Access，WiMax)、3. 9G 技術(LongTerm Evolution,LTE)等目前正投入試用 或正在研發(fā)的移動通信標準將進一步提高數據傳輸速率，要求智能移動終端的AP處理器 和MODEM處理器之間進一步提高數據傳輸速率。目前的智能移動終端的AP處理器和MODEM 處理器之間通信的硬件接口包括SPI、I2C、UART和USB，為了在同一硬件接口上同時支持語 音、數據、MMS、AT指令等多種業(yè)務，兩個處理器都通過07. 10(圖1中所示的四個通道)的 復用協議，AP處理器和MODEM處理器間通過一個硬件接口同時建立一系列會話，會話數據 流可承載各種數據，如指令、數據、短信、地址簿維護、電池狀態(tài)、GPRS等，發(fā)送端通過不同的 虛擬的邏輯通道承載不同的數據，接收端按照協議來分別判斷和處理數據。現有的AP處理器和MODEM處理器間的通訊方法具有以下缺點1、目前的硬件接口速度慢，功耗高，睡眠邏輯控制復雜。SPI接口能支持20Mbps以上的數據傳輸速率，沒有統一的規(guī)范，一般可支持約 16Mbps的數據傳輸速率。這導致不同基帶處理器上不同的SPI接口會對設計人員提出不同 的挑戰(zhàn)，難以將兩個不同基帶處理器成功配對，以實現最佳SPI速度。I2C規(guī)范提出了吞吐量高達3. 4Mbps的高速模式，但目前可用的大多數設備只能 支持400Kbps到1Mbps的數據傳輸速率。I2C對目前的通信需求來說太慢了。UART的典型數據傳輸速率約為1. 5Mbps,而高速UART則支持高達5Mbps的速率。 顯然這種數據傳輸速率還是不能滿足高帶寬處理器間通信的要求。USB接口 FS_USB的最大數據傳輸速率為12Mbps，由于USB協議本身的數據包開 銷較高，其實際吞吐量約為6Mbps。USB連接技術不能滿足HSPA移動終端的數據傳輸速率 要求，而且USB功耗比較大。以上四種接口就較慢網絡上的文本消息和簡單的數據傳輸而言，基本還算夠用。 但是，由于HSPA移動終端的數據傳輸速度可達14. 4Mbps，甚至更高，以上這些目前流行的 接口將難以以高效、最佳的方式支持所需吞吐量。2、由于采用復用技術，AP處理器的復用驅動需要將原始數據包發(fā)送給硬件接口驅 動，最后發(fā)送給MODEM處理器，MODEM處理器經過解復用，區(qū)分是命令、數據或語音等后才能 處理。反過來，AP處理器接收數據也需要同樣經過同樣的處理，導致專用CPU資源增加，AP 處理器和MODEM處理器之間的數據傳輸速率直接下降。
發(fā)明內容
本發(fā)明的目的在于提供一種移動終端處理器間通訊的系統，旨在解決現有技術提 供的硬件接口難以以高效、最佳的方式支持HSPA移動終端所需吞吐量以及AP處理器和 MODEM處理器之間數據傳輸速率下降的問題。本發(fā)明是這樣實現的，一種移動終端處理器間通訊的系統，包括第一處理器和第 二處理器，所述系統還包括多端口器件，具有多個上行通道和下行通道，分別與所述第一處理器和第二處理 器連接，所述第一處理器通過所述多端口器件的通道中的下行通道發(fā)送數據至第二處理 器，所述第一處理器通過所述多端口器件的通道中的上行通道接收第二處理器發(fā)送的數 據。本發(fā)明的另一目的在于提供一種移動終端，所述移動終端包括如上所述的移動終 端處理器間通訊的系統。本發(fā)明的另一目的在于提供一種利用如上所述的系統實現移動終端處理器間通 訊的方法，所述方法包括下述步驟第一處理器通過多端口器件的通道中的下行通道發(fā)送數據至第二處理器；第一處理器通過多端口器件的通道中的上行通道接收第二處理器發(fā)送的數據。本發(fā)明的另一目的在于提供一種處理器，所述處理器包括應用層和驅動層；所述應用層包括寫數據指令發(fā)送單元，用于接收輸入的發(fā)送下行數據的指令，并根據所述指令向 驅動層發(fā)送向接收數據的處理器寫數據的指令；所述驅動層包括信號量獲取單元，用于根據接收到的向接收數據的處理器寫數據的指令向多端口 器件發(fā)送獲取下行信號量的指令，從多端口器件獲取下行信號量；數據寫入單元，用于當成功獲取下行信號量后，向多端口器件的緩存寫入數據；中斷信號發(fā)送單元，用于向接收數據的處理器發(fā)送讀取數據的中斷信號。本發(fā)明的另一目的在于提供一種處理器，所述處理器包括應用層、驅動層和中斷服務模塊；所述中斷服務模塊，用于接收數據發(fā)送方的處理器發(fā)送的中斷信號；所述應用層包括數據讀取單元，用于從驅動層的緩沖區(qū)中讀取數據；所述驅動層包括中斷信號量接收單元，用于接收所述中斷處理模塊發(fā)送的中斷信號量；上行信號量獲取單元，用于接收到中斷信號量后，向多端口器件發(fā)送獲取上行信 號量的指令，從多端口器件獲取上行信號量；數據讀取單元，用于當成功獲取上行信號量后，從多端口器件的緩存讀取數據并 存入驅動層的緩沖區(qū)中。在本發(fā)明中，第一處理器通過多端口器件的通道中的下行通道發(fā)送數據至第二處 理器，也可以通過多端口器件的通道中的上行通道接收第二處理器發(fā)送的數據，由于多端口器件設定有多通道，并且每個通道具備獨立的讀寫操作，每個通道規(guī)定傳送的內容(AT 命令、VP、數據、USSD等)，不需要經過復用和解復用處理，可以提高兩個處理器之間數據傳 輸的速度。
圖1是現有技術提供的移動終端的AP處理器和MODEM處理器之間通過普通硬件 接口通信時所使用的通道示意圖；圖2是本發(fā)明實施例提供的實現移動終端處理器間通訊的系統的結構框圖；圖3是本發(fā)明實施例提供的實現移動終端處理器間通訊的系統進行數據傳輸的 示意圖；圖4是本發(fā)明實施例提供的移動終端處理器間通訊時發(fā)送下行數據的方法的流 程圖；圖5是本發(fā)明實施例提供的移動終端處理器間通訊時接收上行數據的方法的流 程圖；圖6是本發(fā)明實施例提供的通過多端口器件實現移動終端的AP處理器和MODEM 處理器之間通信時所使用的通道示意圖。
具體實施例方式為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不 用于限定本發(fā)明。在本發(fā)明實施例中，第一處理器通過多端口器件的通道中的下行通道發(fā)送數據至 第二處理器，也可以通過多端口器件的通道中的上行通道接收第二處理器發(fā)送的數據，由 于多端口器件設定有多通道，并且每個通道具備獨立的讀寫操作，每個通道規(guī)定傳送的內 容(AT命令、VP、數據、USSD等)，不需要經過復用和解復用處理，可以提高兩個處理器之間 數據傳輸的速度。圖2為本發(fā)明實施例提供的實現移動終端處理器間通訊的系統的結構圖，為了便 于說明，僅示出了本發(fā)明實施例相關的部分，其中，該系統可以是內置于移動終端的軟件單 元，硬件單元或者軟硬結合的單元。其中，該系統包括第一處理器1、多端口器件2和第二 處理器3。其中，在本實施例中，第一處理器1是AP處理器，第二處理器2是MODEM處理器。其中，多端口器件2具有兩套或多套完全獨立的數據線、地址線、讀/寫控制線，允 許多個處理器對多端口器件2中的存儲器的同一單元進行同時存取，并且具有多套完全獨 立的中斷邏輯來實現處理器之間的握手控制信號，另外，還具有獨立的“忙”邏輯，保證處理 器間同時對同一單元進行讀/寫操作的正確性，此外，多端口器件的兼容性強，讀/寫時序 與普通單端口器件的存儲器完全一樣，存取速度完全滿足各種處理器的要求。多端口器件2可以采用DPRAM等。具體的多端口器件2采用多通道技術實現將多端口的RAM或SPRAM，劃分為多個通道，各個通道的作用如下系統參數區(qū)、AT 指令通道、VP通道、兩個數據通道、非結構化補充數據業(yè)務(Unstructured Supplementary
6Service Data, USSD)通道等，各個通道互相獨立，具體的多端口器件的多通道進行數據傳 輸時的方法如圖3所示。其中，AP處理器可以通過通道中的下行通道發(fā)送數據至MODEM處 理器，也可以通過通道中的上行通道接收MODEM處理器發(fā)送的數據。其中，第一處理器1包括應用層11和驅動層12。其中，應用層11包括寫數據指令發(fā)送單元111。寫數據指令發(fā)送單元111用于在發(fā)送數據時，接收輸入的發(fā)送下行數據的指令， 根據該指令向驅動層發(fā)送向對端的處理器寫數據的指令。其中，驅動層12包括信號量獲取單元121、數據寫入單元122、中斷信號發(fā)送單元 123。信號量獲取單元121用于根據接收到的向對端的處理器寫數據的指令向多端口 器件發(fā)送獲取下行信號量的指令，從多端口器件獲取下行信號量。數據寫入單元122用于當獲取下行信號量成功后，向多端口器件的緩存寫入數 據。作為本發(fā)明的一個實施例，預先將多端口器件的下行緩存設計成多個大小相等塊，每個 塊的大小足以容納最大的下行數據幀，系統上電時，第一處理器的驅動層向多端口器件的 控制區(qū)寫入空閑塊數。當第一處理器向多端口器件的緩存寫數據時，首先通過第一處理器 的驅動層向多端口器件獲取下行多端口器件的信號量，如果獲取失敗，當前線程睡眠10ms， 直至獲取成功為止，當成功獲取信號量后，從多端口器件的控制區(qū)讀取當前下行剩余塊數， 如果剩余塊數為0，則釋放信號量，同時控制寫線程睡眠10ms，直至有剩余塊可用，然后將 當前幀寫入空閑塊，同時更新寫指針和剩余塊數，釋放信號量，同時向對端的處理器發(fā)送讀 取數據的郵箱中斷。中斷信號發(fā)送單元123用于向對端的處理器發(fā)送讀取數據的中斷信號。作為本發(fā) 明的一個實施例，處理器的驅動層向對端的處理器發(fā)送讀取數據的中斷信號，該中斷可以 是郵箱中斷，也可以是外部中斷。作為本發(fā)明的一個優(yōu)選實施例，驅動層還包括下行信號量釋放單元，該單元用于 當向多端口器件的緩存寫入數據成功后，釋放獲取的下行信號量。作為本發(fā)明的另一個優(yōu)選實施例，驅動層還包括當前寫信息寫入單元，該單元用 于向多端口器件的緩存寫完數據后，寫當前信息至處理器的應用層的控制區(qū)，其中，當前信 息包括寫入數據的長度，寫入的數據在多端口器件的緩存中的存儲位置等信息。其中，第二處理器3包括應用層31、驅動層32和中斷服務模塊33。其中，應用層31包括數據讀取單元311，該數據讀取單元311用于在接收數據 時，從驅動層的緩沖區(qū)中讀取數據。其中，驅動層32包括中斷信號量接收單元321、上行信號量獲取單元322和數據 讀取單元323。中斷信號量接收單元321用于接收到中斷處理模塊33發(fā)送的中斷信號量。上行信號量獲取單元322用于接收到中斷信號量后，向多端口器件發(fā)送獲取上行 信號量的指令，從多端口器件獲取上行信號量。數據讀取單元323用于當獲取上行信號量成功后，從多端口器件的緩存讀取數據 并存入驅動層的緩沖區(qū)中。作為本發(fā)明的一個實施例，當處理器接收到對端處理器發(fā)送的 上行數據幀中斷信號(讀取數據的中斷信號)時，處理器的中斷服務模塊向處理器的驅動層的接收線程發(fā)送中斷信號量，接收線程獲取到該中斷信號量后，開始獲取多端口器件的 上行信號量，獲取成功后，在確認接收緩存非滿和多端口器件的上行數據緩存非空時，取得 上行緩存里的數據幀數(非空閑塊數)，然后循環(huán)將這些數據讀入處理器的驅動層的緩存 區(qū)，同時更新處理器的應用層的控制區(qū)讀指針和空閑塊數。作為本發(fā)明的另一個優(yōu)選實施例，驅動層還包括上行信號量釋放單元，該單元用 于當從多端口器件的緩存中讀取數據成功后，釋放獲取的上行信號量，這樣，一次讀取過程 完成。作為本發(fā)明的另一個優(yōu)選實施例，驅動層還包括當前讀信息寫入單元，該單元用 于當處理器的應用層的讀線程讀取完驅動層的緩沖區(qū)中的數據后，寫當前信息至處理器的 應用層的控制區(qū)，其中，當前信息包括讀取的數據的長度，讀取的數據在處理器的應用層的 緩存中的存儲位置等信息。中斷服務模塊33用于接收對端處理器發(fā)送的中斷信號，該中斷可以是郵箱中斷， 也可以是外部中斷。另外，作為本發(fā)明的一個優(yōu)選實施例，第一處理器1和第二處理器3采用多處理器 分別睡眠機制，當移動終端系統上電或喚醒后，啟動一預先設置的時間，比如2s的通信口 睡眠超時定時器，當2s內有數據收發(fā)時，重啟定時器；當2s內無數據收發(fā)，定時器超時，在 超時函數里設置通信口空閑標志，即通信口的睡眠條件滿足，處理器進入睡眠狀態(tài)，當系統 其它部分也滿足睡眠條件時，系統即進入睡眠狀態(tài)。圖4是本發(fā)明實施例提供的第一處理器向第二處理器發(fā)送數據的方法的流程圖， 詳述如下在步驟S401中，第一處理器的應用層接收輸入的發(fā)送下行數據的指令，根據該指 令向驅動層發(fā)送向對端的第二處理器寫數據的指令。在步驟S402中，第一處理器的驅動層根據接收到的向對端的第二處理器寫數據 的指令向多端口器件發(fā)送獲取下行信號量的指令，從多端口器件獲取下行信號量。在步驟S403中，當獲取下行信號量成功后，第一處理器的驅動層向多端口器件的 緩存寫入數據。作為本發(fā)明的一個實施例，預先將多端口器件的下行緩存設計成多個大小相等 塊，每個塊的大小足以容納最大的下行數據幀，系統上電時，第一處理器的驅動層向多端口 器件的控制區(qū)寫入空閑塊數。當第一處理器向多端口器件的緩存寫數據時，首先通過第一 處理器的驅動層向多端口器件獲取下行多端口器件的信號量，如果獲取失敗，當前線程睡 眠10ms，直至獲取成功為止，當成功獲取信號量后，從多端口器件的控制區(qū)讀取當前下行剩 余塊數，如果剩余塊數為0，則釋放信號量，同時控制寫線程睡眠10ms，直至有剩余塊可用， 然后將當前幀寫入空閑塊，同時更新寫指針和剩余塊數，釋放信號量，同時向對端的第二處 理器發(fā)送讀取數據的郵箱中斷。其中，步驟S301、步驟S302和步驟S303是第一處理器向多 端口器件的緩存寫入數據的過程，第一處理器每次向多端口器件的緩存寫入一幀數據。在步驟S404中，第一處理器的驅動層向對端的第二處理器發(fā)送讀取數據的中斷 信號。作為本發(fā)明的一個實施例，第一處理器的驅動層向對端的第二處理器發(fā)送讀取數 據的中斷信號，該中斷可以是郵箱中斷，也可以是外部中斷。作為本發(fā)明的一個優(yōu)選實施例，在步驟S404之前，還包括下述步驟當向多端口器件的緩存寫入數據成功后，第一處理 器的驅動層釋放獲取的下行信號量。作為本發(fā)明的另一個實施例，在步驟S404之后，還包括下述步驟第一處理器的 驅動層寫當前信息至第一處理器的應用層的控制區(qū)，其中，當前信息包括寫入數據的長度， 寫入的數據在多端口器件的緩存中的存儲位置等信息。圖5是本發(fā)明實施例提供的第二處理器接收第一處理器發(fā)送的數據的方法的流 程圖，詳述如下在步驟S501中，第二處理器的中斷服務模塊接收第一處理器發(fā)送的上行數據幀 中斷信號。在步驟S502中，當第二處理器的中斷服務模塊接收到第一處理器發(fā)送的上行數 據幀中斷信號時，向第二處理器的驅動層的接收線程發(fā)送中斷信號量。在步驟S503中，第二處理器的驅動層的接收線程接收到中斷信號量后，向多端口 器件發(fā)送獲取上行信號量的指令，從多端口器件獲取上行信號量。在步驟S504中，當獲取上行信號量成功后，第二處理器的驅動層從多端口器件的 緩存讀取數據并存入驅動層的緩沖區(qū)中。作為本發(fā)明的一個實施例，當第二處理器的中斷服務模塊接收到第一處理器發(fā)送 的上行數據幀中斷信號(讀取數據的中斷信號)時，在第二處理器的中斷服務模塊向第一 處理器的驅動層的接收線程發(fā)送中斷信號量，接收線程獲取到該中斷信號量后，開始獲取 多端口器件的上行信號量，獲取成功后，在確認接收緩存非滿和多端口器件的上行數據緩 存非空時，取得上行緩存里的數據幀數(非空閑塊數)，然后循環(huán)將這些數據讀入第二處理 器的驅動層的緩存區(qū)，同時更新第二處理器的應用層的控制區(qū)讀指針和空閑塊數。作為本發(fā)明的一個優(yōu)選實施例，當從多端口器件的緩存中讀取數據成功后，第二 處理器的驅動層釋放獲取的上行信號量，這樣，一次讀取過程完成。在步驟S505中，當數據成功存入驅動層的緩沖區(qū)后，第二處理器的應用層的讀線 程從驅動層的緩沖區(qū)中讀取數據。作為本發(fā)明的一個實施例，當從多端口器件讀取的數據存入驅動層的緩沖區(qū)中之 后，第二處理器的應用層的讀線程從驅動層的緩沖區(qū)中讀取數據。作為本發(fā)明的一個優(yōu)選 實施例，當第二處理器的應用層的讀線程讀取完驅動層的緩沖區(qū)中的數據后，第二處理器 的驅動層寫當前信息至第一處理器的應用層的控制區(qū)，其中，當前信息包括讀取的數據的 長度，讀取的數據在第二處理器的應用層的緩存中的存儲位置等信息。在本發(fā)明實施例中，采用多端口器件實現AP處理器和MODEM處理器之間的互連機 制，能支持兩者之間的高速數據傳輸，而且也有助于降低處理器間通信的功耗。其中，多端 口器件的存儲器的存取時間僅為40ns，能支持高達400Mbps的數據傳輸速度，這不僅足以 滿足目前HSPA移動終端要求，而且還為今后吞吐量需求的進一步提升奠定了堅實的基礎 (比方說LTE標準)。隨著移動終端方面技術的日益復雜，處理器間傳輸的數據量肯定會不 斷加大，利用多端口互連技術，移動終端的設計人員將不再被處理器間通信瓶頸的問題所 困擾。多端口器件設定有多通道，并且每個通道具備獨立的讀寫操作，每個通道規(guī)定傳 送不同的內容(AT命令、VP、數據、USSD等)，不需要經過復用和解復用處理(如圖6所示)，可以提高兩個處理器之間的速度。多端口互連技術不僅能支持當前移動終端設計方案的高 帶寬與低功耗要求，采用多通道技術，可以進一步提高數據速率，幫助設計人員靈活地推出 成本更低、質量更高、上市速度更快的移動終端。除了高速之外，低功耗也是本發(fā)明的特點。 如果在整個數據傳輸過程中兩個基帶處理器都要求保持工作狀態(tài)(如SPI、UART、I2C或USB 一樣)，那么肯定會影響電池使用壽命。 以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
一種移動終端處理器間通訊的系統，包括第一處理器和第二處理器，其特征在于，所述系統還包括多端口器件，具有多個上行通道和下行通道，分別與所述第一處理器和第二處理器連接，所述第一處理器通過所述多端口器件的通道中的下行通道發(fā)送數據至第二處理器，所述第一處理器通過所述多端口器件的通道中的上行通道接收第二處理器發(fā)送的數據。
2.如權利要求1所述的系統，其特征在于，所述第一處理器包括 應用層和驅動層；所述應用層包括寫數據指令發(fā)送單元，用于接收輸入的發(fā)送下行數據的指令，并根據所述指令向驅動 層發(fā)送向第二處理器寫數據的指令； 所述驅動層包括信號量獲取單元，用于根據接收到的向第二處理器寫數據的指令向多端口器件發(fā)送獲 取下行信號量的指令，從多端口器件獲取下行信號量；數據寫入單元，用于當獲取下行信號量成功后，向多端口器件的緩存寫入數據； 中斷信號發(fā)送單元，用于向第二處理器發(fā)送讀取數據的中斷信號。
3.如權利要求1所述的系統，其特征在于，所述第二處理器包括 應用層、驅動層和中斷服務模塊；所述中斷服務模塊，用于接收第一處理器發(fā)送的中斷信號； 所述應用層包括數據讀取單元，用于從驅動層的緩沖區(qū)中讀取數據； 所述驅動層包括中斷信號量接收單元，用于接收所述中斷處理模塊發(fā)送的中斷信號量； 上行信號量獲取單元，用于接收到中斷信號量后，向多端口器件發(fā)送獲取上行信號量 的指令，從多端口器件獲取上行信號量；數據讀取單元，用于當成功獲取上行信號量后，從多端口器件的緩存讀取數據并存入 驅動層的緩沖區(qū)中。
4.如權利要求2所述的系統，其特征在于，所述第一處理器的驅動層還包括下行信號量釋放單元，用于當向多端口器件的緩存成功寫入數據后，釋放獲取的下行 信號量。
5.如權利要求2所述的系統，其特征在于，所述第一處理器的驅動層還包括當前寫信息寫入單元，用于當向多端口器件的緩存寫數據成功后，寫當前信息至處理 器的應用層的控制區(qū)。
6.如權利要求3所述的系統，其特征在于，所述第二處理器的驅動層還包括上行信號量釋放單元，用于當從多端口器件的緩存中讀取數據成功后，釋放獲取的上 行信號量。
7.如權利要求3所述的系統，其特征在于，所述第二處理器的驅動層還包括當前讀信息寫入單元，用于當第二處理器的應用層的讀線程讀取完驅動層的緩沖區(qū)中 的數據后，寫當前信息至第二處理器的應用層的控制區(qū)。
8.一種移動終端，其特征在于，所述移動終端包括如權利要求1至7任一項所述的移動終端處理器間通訊的系統。
9.一種利用如權利要求1至7任一項所述的系統實現移動終端處理器間通訊的方法， 其特征在于，所述方法包括下述步驟第一處理器通過多端口器件的通道中的下行通道發(fā)送數據至第二處理器； 第一處理器通過多端口器件的通道中的上行通道接收第二處理器發(fā)送的數據。
10.如權利要求9所述的方法，其特征在于，所述第一處理器通過多端口器件的通道中 的下行通道發(fā)送數據至第二處理器的步驟具體為第一處理器的應用層接收輸入的發(fā)送下行數據的指令，并根據所述指令向驅動層發(fā)送 向第二處理器寫數據的指令；第一處理器的驅動層根據接收到的第二處理器寫數據的指令向多端口器件發(fā)送獲取 下行信號量的指令，從多端口器件獲取下行信號量；當獲取下行信號量成功后，第一處理器的驅動層向多端口器件的緩存寫入數據； 當寫入數據成功后，第一處理器的驅動層向第二處理器發(fā)送讀取數據的中斷信號。
11.如權利要求9所述的方法，其特征在于，所述第一處理器通過多端口器件的通道中 的上行通道接收第二處理器發(fā)送的數據的步驟具體為第一處理器的中斷服務模塊接收第二處理器發(fā)送的讀取數據的中斷信號； 第一處理器的中斷服務模塊向第一處理器的驅動層的接收線程發(fā)送中斷信號量； 第一處理器的驅動層的接收線程接收到中斷信號量后，向多端口器件發(fā)送獲取上行信 號量的指令，從多端口器件獲取上行信號量；當成功獲取上行信號量后，第一處理器的驅動層從多端口器件的緩存讀取數據并存入 驅動層的緩沖區(qū)中；當數據成功存入驅動層的緩沖區(qū)后，第一處理器的應用層的讀線程從驅動層的緩沖區(qū) 中讀取數據。
12.如權利要求10所述的方法，其特征在于，在所述第一處理器的驅動層向第二處理 器發(fā)送讀取數據的中斷信號的步驟之前，所述方法還包括下述步驟當向多端口器件的緩存成功寫入數據后，第一處理器的驅動層釋放獲取的下行信號量。
13.如權利要求10所述的方法，其特征在于，在所述第一處理器的驅動層向第二處理 器發(fā)送讀取數據的中斷信號的步驟之后，所述方法還包括下述步驟第一處理器的驅動層寫當前信息至處理器的應用層的控制區(qū)。
14.如權利要求11所述的方法，其特征在于，在所述第一處理器的應用層的讀線程從 驅動層的緩沖區(qū)中讀取數據的步驟之前，所述方法還包括下述步驟當從多端口器件的緩存中讀取數據成功后，第一處理器的驅動層釋放獲取的上行信號量。
15.如權利要求11所述的方法，其特征在于，在所述第一處理器的應用層的讀線程從 驅動層的緩沖區(qū)中讀取數據的步驟之后，所述方法還包括下述步驟當第一處理器的應用層的讀線程讀取完驅動層的緩沖區(qū)中的數據后，第一處理器的驅 動層寫當前信息至第一處理器的應用層的控制區(qū)。
全文摘要
本發(fā)明適用于移動通信領域，提供了一種移動終端處理器間通訊的系統、方法及移動終端，包括第一處理器和第二處理器，所述系統還包括多端口器件，具有多個上行通道和下行通道，分別與所述第一處理器和第二處理器連接，所述第一處理器通過所述多端口器件的通道中的下行通道發(fā)送數據至第二處理器，所述第一處理器通過所述多端口器件的通道中的上行通道接收第二處理器發(fā)送的數據。本發(fā)明，第一處理器和第二處理器通過多端口器件發(fā)送和接收數據，由于多端口器件設定有多通道，并且每個通道具備獨立的讀寫操作，每個通道規(guī)定傳送不同的內容，不需要經過復用和解復用處理，可以提高兩個處理器之間數據傳輸的速度。
文檔編號H04W28/02GK101860894SQ20101011801
公開日2010年10月13日 申請日期2010年3月4日 優(yōu)先權日2010年3月4日
發(fā)明者張碧君, 郝國棟 申請人:宇龍計算機通信科技(深圳)有限公司