專利名稱：一種微碼測試方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微碼技術(shù)，具體涉及一種微碼測試方法和裝置。
背景技術(shù)：
目前，微碼測試是網(wǎng)絡處理器功能開發(fā)中很重要的一個環(huán)節(jié)，在功能方案設計、微 碼編碼完成后，需要對微碼功能進行測試。 —般的微碼測試方法如圖1所示。由圖1可見，需要用測試儀構(gòu)造測試報文，通過 單板的物理端口發(fā)包至網(wǎng)絡處理器；之后，經(jīng)過網(wǎng)絡處理器進行微碼處理的結(jié)果再通過物 理端口發(fā)送至測試儀。最終可以對測試儀接收到的微碼處理結(jié)果進行判斷，以驗證微碼功 能正確性。 上述微碼測試方法需要占用價格昂貴的測試儀資源，在資源緊張的情況下不便于 測試；另外，對不同協(xié)議類型的報文進行微碼測試時往往需要不同的專業(yè)測試儀。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種微碼測試方法和裝置，提高微碼測試
的易用性和便捷性，避免對測試儀資源的無謂占用。 為達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的 —種微碼測試方法，該方法包括 CPU構(gòu)造測試報文并應用該測試報文觸發(fā)微碼執(zhí)行，CPU根據(jù)執(zhí)行微碼后所得到
的報文內(nèi)容判定微碼功能正確性。
所述觸發(fā)微碼執(zhí)行的過程包括 CPU將所述測試報文通過數(shù)據(jù)總線發(fā)送給網(wǎng)絡處理器，由網(wǎng)絡處理器根據(jù)收到的 測試報文觸發(fā)微碼執(zhí)行。 執(zhí)行微碼后所得到的所述報文內(nèi)容是由網(wǎng)絡處理器經(jīng)由所述數(shù)據(jù)總線發(fā)送給CPU 的。 預先配置CPU用于實現(xiàn)微碼測試的報文收發(fā)通道。 所述數(shù)據(jù)總線是PCI總線。 所述判定微碼功能正確性的方法為 CPU將得到的所述報文內(nèi)容與自身預先設置的理想執(zhí)行結(jié)果比較，如果一致，確定 微碼功能正確；否則，確定微碼功能不正確。 —種微碼測試裝置，該裝置包括相連的網(wǎng)絡處理器、CPU ;其中， 所述CPU，用于構(gòu)造測試報文并應用該測試報文觸發(fā)所述網(wǎng)絡處理器的微碼執(zhí)行；
還根據(jù)執(zhí)行微碼后所得到的結(jié)果判定微碼功能正確性； 所述網(wǎng)絡處理器，用于根據(jù)CPU所構(gòu)造的測試報文觸發(fā)微碼執(zhí)行，并將執(zhí)行微碼 后所得到的結(jié)果發(fā)送給CPU。 所述網(wǎng)絡處理器與CPU之間連接有數(shù)據(jù)總線，用于支持網(wǎng)絡處理器與CPU之間的
3交互。 所述數(shù)據(jù)總線為PCI總線。 進一步包括內(nèi)存，用于保存涉及微碼測試的報文內(nèi)容。 可見，本發(fā)明方法和裝置可根據(jù)所測微碼功能隨意構(gòu)造測試報文，并且能夠基于 CPU與網(wǎng)絡處理器之間的數(shù)據(jù)總線實現(xiàn)微碼測試，擺脫了對于測試儀的依賴性；因而能有 效提高微碼測試的易用性和便捷性，同時還能避免對測試儀資源的無謂占用。


圖1為現(xiàn)有技術(shù)的微碼測試原理示意圖；
圖2為本發(fā)明實施例的微碼測試裝置圖；
圖3為本發(fā)明實施例的微碼測試流程圖；
圖4為本發(fā)明的微碼測試流程簡圖。
具體實施例方式
從發(fā)明思路上講，本發(fā)明所提供的微碼測試方法包括CPU構(gòu)造測試報文并應用 該測試報文觸發(fā)微碼執(zhí)行，CPU根據(jù)執(zhí)行微碼后所得到的報文內(nèi)容判定微碼功能正確性。
本發(fā)明所提供的微碼測試裝置包括相連的網(wǎng)絡處理器、CPU ;其中，所述CPU，用于 構(gòu)造測試報文并應用該測試報文觸發(fā)所述網(wǎng)絡處理器的微碼執(zhí)行；還根據(jù)執(zhí)行微碼后所得 到的結(jié)果判定微碼功能正確性；所述網(wǎng)絡處理器，用于根據(jù)CPU所構(gòu)造的測試報文觸發(fā)微 碼執(zhí)行，并將執(zhí)行微碼后所得到的結(jié)果發(fā)送給CPU。 參見圖2，圖2為本發(fā)明實施例的微碼測試裝置圖，該裝置包括相連的網(wǎng)絡處理 器、CPU、內(nèi)存。其中，網(wǎng)絡處理器和CPU之間通過PCI總線連接，CPU可以通過PCI總線對 網(wǎng)絡處理器進行初始化配置、業(yè)務表項設置、協(xié)議報文處理等操作控制。從網(wǎng)絡處理器的角 度講，PCI總線相當于一個特殊的端口。 在實際應用時，需要進行網(wǎng)絡處理器初始化，將微碼載入網(wǎng)絡處理器的微引擎指 令空間，使得后續(xù)微引擎可以被正常觸發(fā)并執(zhí)行。并且，可以在命令行注冊一對收發(fā)測試報 文的命令PKT_TX和PKT_RX，分別對應發(fā)包與收包命令。
PK乙Tx格式如下 PKT_TX count = Pay = 0x000000000002000000000001...... 其中，Count值為發(fā)包數(shù)目；Pay為具體構(gòu)造的測試報文，以16進制表示。
當CPU在命令行中輸入發(fā)包命令后，會根據(jù)測試報文長度和數(shù)目計算總的報文長 度，并在內(nèi)存中申請相應大小的緩存，該緩存中的內(nèi)容即為發(fā)送報文的內(nèi)容；之后，CPU可 以從緩存中獲取將要發(fā)送報文的內(nèi)容并以此生成測試報文，再將測試報文通過自身的PCI 接口向PCI總線發(fā)送。所發(fā)送的測試報文是經(jīng)由PCI總線上的發(fā)包通道Tx發(fā)送的，該Tx通 常是預先在網(wǎng)絡處理器與CPU之間的PCI總線上配置好的。 網(wǎng)絡處理器接收來自CPU的測試報文，該測試報文觸發(fā)網(wǎng)絡處理器中的微碼執(zhí) 行，并生成執(zhí)行結(jié)果；之后，網(wǎng)絡處理器可以將執(zhí)行微碼后所得到的執(zhí)行結(jié)果攜帶于輸出報 文中，并將該輸出報文通過自身與CPU之間的收包通道Rx發(fā)送至CPU。 接收到來自網(wǎng)絡處理器的輸出報文后，CPU從輸出報文中解析出微碼執(zhí)行結(jié)果，并將該結(jié)果與自身預先設置的理想執(zhí)行結(jié)果比較，如果一致，確定微碼功能正確；否則，確定 微碼功能不正確。所述理想執(zhí)行結(jié)果可以保存于內(nèi)存中。 實際上，除了應用PCI總線以外，還可以應用CPU與網(wǎng)絡處理器之間的其它類型數(shù)
據(jù)總線實現(xiàn)上述的微碼測試，只要該數(shù)據(jù)總線能支持微碼測試過程正常進行即可。 由圖2可見，本發(fā)明裝置可以根據(jù)所測微碼功能隨意構(gòu)造測試報文，并且擺脫了
對于測試儀的依賴性；因而能有效提高微碼測試的易用性和便捷性，同時還能避免對測試
儀資源的無謂占用。 另外，由圖2還可知，圖2所示裝置能夠?qū)崿F(xiàn)如圖3所示的操作。參見圖3，圖3為 本發(fā)明實施例的微碼測試流程圖，該流程包括以下步驟
步驟301 :將微碼載入網(wǎng)絡處理器。 步驟302 :配置CPU與網(wǎng)絡處理器之間的報文收發(fā)通道。 步驟303 :CPU構(gòu)造測試報文，通過發(fā)包通道發(fā)送至網(wǎng)絡處理器。 步驟304 :測試報文觸發(fā)微碼執(zhí)行。 步驟305 :將執(zhí)行微碼后所得到的報文通過收包通道發(fā)送至CPU。
步驟306 :CPU根據(jù)收到的報文內(nèi)容判定微碼功能正確性。 圖3所示流程的總體思路可以表示如圖4所示，參見圖4，圖4為本發(fā)明的微碼測 試流程簡圖，該流程包括以下步驟 步驟410 :CPU構(gòu)造測試報文并應用該測試報文觸發(fā)微碼執(zhí)行。 步驟420 :CPU根據(jù)執(zhí)行微碼后所得到的結(jié)果判定微碼功能正確性。 綜上所述可見，無論是方法還是裝置，本發(fā)明技術(shù)均可根據(jù)所測微碼功能隨意構(gòu)
造測試報文，并且能夠基于CPU與網(wǎng)絡處理器之間的數(shù)據(jù)總線實現(xiàn)微碼測試，擺脫了對于
測試儀的依賴性；因而能有效提高微碼測試的易用性和便捷性，同時還能避免對測試儀資
源的無謂占用。 以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍，凡在 本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護 范圍之內(nèi)。
權(quán)利要求
一種微碼測試方法，其特征在于，該方法包括CPU構(gòu)造測試報文并應用該測試報文觸發(fā)微碼執(zhí)行，CPU根據(jù)執(zhí)行微碼后所得到的報文內(nèi)容判定微碼功能正確性。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述觸發(fā)微碼執(zhí)行的過程包括CPU將所述測試報文通過數(shù)據(jù)總線發(fā)送給網(wǎng)絡處理器，由網(wǎng)絡處理器根據(jù)收到的測試 報文觸發(fā)微碼執(zhí)行。
3. 根據(jù)權(quán)利要求2所述的方法，其特征在于，執(zhí)行微碼后所得到的所述報文內(nèi)容是由 網(wǎng)絡處理器經(jīng)由所述數(shù)據(jù)總線發(fā)送給CPU的。
4. 根據(jù)權(quán)利要求1至3任一項所述的方法，其特征在于，預先配置CPU用于實現(xiàn)微碼測 試的報文收發(fā)通道。
5. 根據(jù)權(quán)利要求2或3所述的方法，其特征在于，所述數(shù)據(jù)總線是PCI總線。
6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述判定微碼功能正確性的方法為 CPU將得到的所述報文內(nèi)容與自身預先設置的理想執(zhí)行結(jié)果比較，如果一致，確定微碼功能正確；否則，確定微碼功能不正確。
7. —種微碼測試裝置，其特征在于，該裝置包括相連的網(wǎng)絡處理器、CPU ;其中， 所述CPU，用于構(gòu)造測試報文并應用該測試報文觸發(fā)所述網(wǎng)絡處理器的微碼執(zhí)行；還根據(jù)執(zhí)行微碼后所得到的結(jié)果判定微碼功能正確性；所述網(wǎng)絡處理器，用于根據(jù)CPU所構(gòu)造的測試報文觸發(fā)微碼執(zhí)行，并將執(zhí)行微碼后所 得到的結(jié)果發(fā)送給CPU。
8. 根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述網(wǎng)絡處理器與CPU之間連接有數(shù)據(jù)總 線，用于支持網(wǎng)絡處理器與CPU之間的交互。
9. 根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述數(shù)據(jù)總線為PCI總線。
10. 根據(jù)權(quán)利要求7至9任一項所述的裝置，其特征在于，進一步包括內(nèi)存，用于保存涉 及微碼測試的報文內(nèi)容。
全文摘要
本發(fā)明公開了一種微碼測試方法，包括CPU構(gòu)造測試報文并應用該測試報文觸發(fā)微碼執(zhí)行，CPU根據(jù)執(zhí)行微碼后所得到的報文內(nèi)容判定微碼功能正確性。本發(fā)明還公開了一種微碼測試裝置，包括相連的網(wǎng)絡處理器、CPU；其中，所述CPU，用于構(gòu)造測試報文并應用該測試報文觸發(fā)所述網(wǎng)絡處理器的微碼執(zhí)行；還根據(jù)執(zhí)行微碼后所得到的結(jié)果判定微碼功能正確性；所述網(wǎng)絡處理器，用于根據(jù)CPU所構(gòu)造的測試報文觸發(fā)微碼執(zhí)行，并將執(zhí)行微碼后所得到的結(jié)果發(fā)送給CPU。涉及微碼測試的交互是通過數(shù)據(jù)總線實現(xiàn)的。本發(fā)明方法和裝置均可有效提高微碼測試的易用性和便捷性，同時還能避免對測試儀資源的無謂占用。
文檔編號H04L12/56GK101778015SQ20101000161
公開日2010年7月14日 申請日期2010年1月7日 優(yōu)先權(quán)日2010年1月7日
發(fā)明者姜海明, 孫蓓 申請人:中興通訊股份有限公司