專利名稱：攝像器件、其控制方法以及使用該攝像器件的照相機的制作方法
技術領域：
本發(fā)明涉及攝像器件(例如互補型金屬氧化物半導體(ComplementaryMetal Oxide Semiconductor,CMOS)圖像傳感器)、控制該攝像器件的方法以及使用該攝像器件的 照相機。
背景技術：
在CMOS圖像傳感器中，通過執(zhí)行復位，從光電轉換器中移除多余電荷，電子快門 使得該光電轉換器能夠存儲電荷，然后所存儲的電荷作為電壓信號輸出到垂直信號線。下 面參考圖13和圖14簡要說明傳統(tǒng)CMOS圖像傳感器的主要部分及其操作。圖13是表示傳統(tǒng)CMOS圖像傳感器的配置示例的主要部分的等效電路圖。
圖14是圖13所示的CMOS圖像傳感器的時序圖。圖14㈧顯示了驅動信號SDRN。 圖14⑶顯示了復位信號SRST。圖14(C)顯示了傳輸信號STRN。圖13所示的CMOS圖像傳感器3的像素電路30設于像素部311中。像素電路30 包括傳輸晶體管32、復位晶體管33和放大晶體管34，像素電路30由行驅動電路37驅動。 如圖13所示配置的像素電路30被稱為“三晶體管驅動像素電路”或“三晶體管驅動CMOS 圖像傳感器”等。行驅動電路37包括晶體管39，其用于將低電平電壓VL的驅動信號SDRN施加到 驅動信號線310上；和晶體管38，其用于將高電平電壓VH的驅動信號SDRN施加到驅動信 號線310上。高電平電壓VH例如是電源電壓VDD，低電平電壓VL是用于使放大晶體管34 保持在截止狀態(tài)的電壓。當像素電路30為三晶體管驅動像素電路時，行驅動電路37將低電平電壓VL或高 電平電壓VH的二進制電壓施加到驅動信號線310驅動該像素電路30。在時間tl到t4期間，行驅動電路37將柵極電壓VL施加到晶體管38的柵極，僅 使晶體管38保持在導通狀態(tài)，從而使高電平電壓VH的驅動信號SDRN(見圖14(A))施加到 驅動信號線310。在光電轉換器31開始讀取電荷(時間t2)之前，行驅動電路37將復位信號 SRST(見圖14(B))的脈沖施加到連接至復位晶體管33的柵極的復位信號線RSTL。上述操 作將浮動擴散部FD的電位復位到高電平電壓VH。在時間t3，行驅動電路37將傳輸信號STRN(見圖14(C))的脈沖施加到連接至傳 輸晶體管32的柵極的傳輸信號線TRNL。上述操作將由光電轉換器31存儲的電荷傳輸?shù)礁?動擴散部FD。此時，放大晶體管34的柵極具有浮動擴散部FD的電位，漏極具有高電平電壓VH。 從而，放大晶體管34根據(jù)源極和柵極之間的電壓來放大浮動擴散部FD的電位，然后將放大 的電位作為電壓信號輸出到垂直信號線35。從放大晶體管34輸出電壓信號被稱為“讀出 電荷”或“讀出像素”等，該輸出一直持續(xù)到時間t4。讀出電荷之后，在時間t4到時間t5期間，行驅動電路37僅使晶體管39保持在導通狀態(tài)，將低電平電壓VL的驅動信號SDRN(見圖14(A))施加到驅動信號線310，從而將復 位信號SRST(見圖14(B))的脈沖施加到復位信號線RSTL。在低電平電壓VL施加到放大晶體管34的柵極(浮動擴散部FD)之后，復位信號 SRST返回到低電平電壓VL。上述操作使放大晶體管34保持在截止狀態(tài)，使得像素電路30處于停止輸出電壓 信號的非選擇狀態(tài)，于是完成一個水平周期H內(nèi)CMOS圖像傳感器3的操作。如上所述，當讀出電荷時，來自像素電路30的電壓信號被施加到垂直信號線35， 使得垂直信號線35的電位改變。此時，當處于非選擇狀態(tài)的像素電路30向垂直信號線35輸出電壓信號時，即使處 于非選擇狀態(tài)的像素電路30很少，這些電壓信號也疊加到從讀出行的像素電路30輸出的 電壓信號上。因此，來自像素電路的輸出電壓會影響整個像素區(qū)域，從而產(chǎn)生例如陰影的各 種噪聲。這些現(xiàn)象與驅動信號SDRN在時間t4處如何下降密切相關。驅動信號SDRN下降 得越快(見圖14)，包含在像素電路30中的晶體管的P型阱的電位波動越劇烈，從而產(chǎn)生例 如陰影的現(xiàn)象。因此，在先技術揭示了一種通過使用具有不同的電壓電平且下降更緩慢的多值驅 動信號SDRN來減少例如陰影的現(xiàn)象的方法(見專利文獻1 :JP-A-2005-217704和專利文獻 2 JP-A-2005-311932)。

發(fā)明內(nèi)容
本發(fā)明所解決的問題根據(jù)專利文獻1和2，如圖13所示，在三晶體管驅動像素電路中，復位晶體管33的 漏極和放大晶體管34的漏極共同連接到驅動信號線310。這增加了驅動信號線310布線的負載電阻，導致了驅動信號SDRN的衰減和延遲， 于是難以高速驅動像素電路30。在專利文獻1和2中，多值驅動信號SDRN被施加到驅動信 號線310。但是，其目的是要減緩脈沖的下降，而這不適于高速讀出像素。本發(fā)明提供了 一種攝像器件，其不但能夠減少例如陰影等噪聲，還能高速讀出像 素；一種控制該攝像器件的方法；以及使用該攝像器件的照相機。解決問題的方法根據(jù)本發(fā)明的第一個方面，提供一種攝像器件，其包括以矩陣形式排列的多個像 素電路；選擇驅動線，排布在相同方向的所述多個像素電路共同連接到該選擇驅動線；以 及選擇驅動電路，其用于選擇性地將具有多個不同電壓電平的選擇驅動信號施加到所述選 擇驅動線，選擇并驅動所述像素電路，其中，每一所述像素電路包括光電轉換器，其用于將 入射光通過光電轉換而轉換為電荷；節(jié)點，電荷從所述光電轉換器傳輸?shù)皆摴?jié)點；輸出晶 體管，其具有連接到所述節(jié)點的控制終端、連接到預定電壓源的第一連接終端和連接到輸 出信號線的第二連接終端，其用于放大所述節(jié)點的電位，然后將經(jīng)放大的電壓作為輸出信 號輸出到所述輸出信號線；以及控制晶體管，其具有連接到所述節(jié)點的第三連接終端和連 接到被施加所述選擇驅動信號的所述選擇驅動線的第四連接終端，該控制晶體管將與所述 輸出晶體管的控制終端相連的節(jié)點的電位設置為基于所述電壓電平的電位，并控制所述節(jié)點電位的復位和所述輸出晶體管的輸出，其中，在所述輸出晶體管停止輸出的時間段內(nèi)，所 述選擇驅動電路將施加到所述選擇驅動線的所述選擇驅動信號的電壓電平從第一電壓電 平變換到第二電壓電平，并使所述選擇驅動信號的電壓電平從所述第二電壓電平逐漸返回 到所述第一電壓電平，其中所述第一電壓電平使所述輸出晶體管保持在導通狀態(tài)，所述第 二電壓電平超出使所述輸出晶體管保持在截止狀態(tài)的基準電壓電平。優(yōu)選地，所述多個電壓電平包括所述第一電壓電平；所述第二電壓電平；和第三 電壓電平，該第三電壓電平為將所述輸出晶體管保持在截止狀態(tài)的基準電壓電平，其中，所 述選擇驅動電路將施加到所述選擇驅動線的選擇驅動信號的電壓電平從所述第一電壓電 平變換到所述第二電壓電平，然后使所述選擇驅動信號的電壓電平經(jīng)過所述第三電壓電平 返回到所述第一電壓電平。優(yōu)選地，所述選擇驅動電路將所述第二電壓電平的選擇驅動信號施加到所述選擇 驅動線一段時間，該時間段比將所述第二電壓電平之外的電壓電平的選擇驅動信號施加到 所述選擇驅動線的時間短。優(yōu)選地，所述選擇驅動電路包括晶體管，其具有施加有所述第二電壓電平和所述 第三電壓電平之一的電壓的第五連接終端，該晶體管用于將施加到所述第五連接終端的電 壓電平的電壓輸出到所述選擇驅動線；以及反短路晶體管，該反短路晶體管具有與所述晶 體管相同的極性，用于防止所述選擇驅動電路短路，其中，所述反短路晶體管具有連接到所 述晶體管的第六連接終端的第七連接終端和連接到所述選擇驅動線的第八連接終端。優(yōu)選地，所述選擇驅動電路將所述選擇驅動信號施加到所述選擇驅動線的兩端。根據(jù)本發(fā)明的第二個方面，提供一種控制攝像器件的方法，其包括以下步驟第一 步，選擇性地將具有不同電壓電平的選擇驅動信號施加到排列在相同方向的多個像素電路 所共同連接的選擇驅動線，選擇并驅動所述多個像素電路，其中，被選擇的所述多個像素電 路將入射光通過光電轉換而轉換為電荷，然后將基于電荷量的電壓作為輸出信號輸出到輸 出信號線；以及第二步，在所述多個像素電路讀出電荷之后，停止從所述多個像素電路輸出 信號預定時間段，所述第一步包括將由光電轉換器光電轉換的電荷傳輸?shù)焦?jié)點，其中控制 晶體管具有連接到所述節(jié)點的第三連接終端和連接到被施加所述選擇驅動信號的所述選 擇驅動線的第四連接終端，該控制晶體管將連接到輸出晶體管的控制終端的所述節(jié)點的電 位設置為基于所述電壓電平的電位，并復位所述節(jié)點的電位，其中，所述輸出晶體管具有連 接到所述節(jié)點的控制終端、連接到預定電壓源的第一連接終端和連接到所述輸出信號線的 第二連接終端，在所述控制晶體管的控制下，該輸出晶體管放大所述節(jié)點的電位，然后將經(jīng) 放大的電壓作為輸出信號輸出到所述輸出線號線，所述第二步包括將施加到所述選擇驅 動線上的所述選擇驅動信號的電壓電平從第一電壓電平變換到第二電壓電平，然后使所述 選擇驅動信號的電壓電平從所述第二電壓電平逐漸返回到所述第一電壓電平，其中所述第 一電壓電平使所述輸出晶體管保持在導通狀態(tài)，所述第二電壓電平超過使所述輸出晶體管 保持在截止狀態(tài)的電壓電平。根據(jù)本發(fā)明的第三方面，提供一種照相機，其包括攝像器件；光學系統(tǒng)，其用于 將入射光導向所述攝像器件的像素區(qū)域；以及信號處理器，其用于處理所述攝像器件輸出 的輸出信號，所述攝像器件包括以矩陣形式排列的多個像素電路；選擇驅動線，排布在相 同方向的所述多個像素電路共同連接到該選擇驅動線；以及選擇驅動電路，其用于選擇性地將具有多個不同電壓電平的選擇驅動信號施加到所述選擇驅動線，選擇并驅動所述像素電路，其中，每一所述像素電路包括光電轉換器，其用于將入射光通過光電轉換而轉換為 電荷；節(jié)點，電荷從所述光電轉換器傳輸?shù)皆摴?jié)點；輸出晶體管，其具有連接到所述節(jié)點的 控制終端、連接到預定電壓源的第一連接終端和連接到輸出信號線的第二連接終端，其用 于放大所述節(jié)點的電位，然后將經(jīng)放大的電壓作為輸出信號輸出到所述輸出信號線；以及 控制晶體管，其具有連接到所述節(jié)點的第三連接終端和連接到被施加所述選擇驅動信號的 所述選擇驅動線的第四連接終端，該控制晶體管將與所述輸出晶體管的控制終端相連的節(jié) 點的電位設置為基于所述電壓電平的電位，并控制所述節(jié)點電位的復位和所述輸出晶體管 的輸出，其中，在所述輸出晶體管停止輸出的時間段內(nèi)，所述選擇驅動電路將施加到所述選 擇驅動線的所述選擇驅動信號的電壓電平從第一電壓電平變換到第二電壓電平，并使所述 選擇驅動信號的電壓電平從所述第二電壓電平逐漸返回到所述第一電壓電平，其中所述第 一電壓電平使所述輸出晶體管保持在導通狀態(tài)，所述第二電壓電平超出使所述輸出晶體管 保持在截止狀態(tài)的基準電壓電平。根據(jù)本發(fā)明，所述輸出晶體管具有連接到所述節(jié)點的控制終端、連接到預定電壓 源的第一連接終端和連接到所述輸出信號線的第二連接終端，所述輸出晶體管放大所述節(jié) 點的電位，然后將經(jīng)放大的電壓作為輸出信號輸出到所述輸出信號線。所述控制晶體管具有連接到所述節(jié)點的第三連接終端和連接到被施加選擇驅動 信號的所述選擇驅動線的第四連接終端，所述控制晶體管將所述節(jié)點的電位設置為基于所 述電壓電平的電位，并控制所述節(jié)點電位的復位和所述輸出晶體管的輸出。所述選擇驅動電路選擇性地將具有不同電壓電平的選擇驅動信號施加到排列在 相同方向的多個像素電路所共同連接的選擇驅動線，且在所述輸出晶體管停止輸出的時間 段內(nèi)，所述選擇驅動電路將施加到所述選擇驅動線的電壓電平從所述第一電壓電平變換到 所述第二電壓電平，然后使所述電壓電平從所述第二電壓電平逐漸返回到所述第一電壓電 平。本發(fā)明的效果本發(fā)明不僅能夠減少例如陰影等噪聲，還能高速讀出像素。


圖1是顯示了第一實施例的CMOS圖像傳感器的配置示例的示意性配置圖。圖2是顯示了第一實施例的像素電路和行驅動電路的配置示例的等效電路圖。圖3是顯示了第一實施例的行驅動電路的操作示例的時序圖。圖4是顯示了第一實施例的行驅動電路的變化例的等效電路圖。圖5是圖4所示的各電平晶體管(level transistor)的剖面示意圖。圖6是顯示了圖4所示的行驅動電路的操作示例的時序圖。圖7是顯示了第一實施例的CMOS圖像傳感器的操作示例的時序圖。圖8是顯示了第一實施例的像素部和行驅動電路的具體示例的等效電路圖。圖9顯示了第一實施例的CMOS圖像傳感器的模擬結果。圖10顯示了傳統(tǒng)CMOS圖像傳感器的模擬結果。圖11是顯示了第二實施例的像素部和行驅動電路的具體示例的等效電路圖。
圖12顯示了采用本發(fā)明實施例的CMOS圖像傳感器的照相機的配置示例。圖13是顯示了傳統(tǒng)CMOS圖像傳感器配置示例的主要部分的等效電路圖。圖14是圖13所示的CMOS圖像傳感器的時序圖。
具體實施例方式下面參考附圖來描述本發(fā)明的各實施例。第一實施例圖1是顯示了第一實施例的CMOS圖像傳感器的配置示例的示 意性配置圖。圖1 僅僅顯示了 CMOS圖像傳感器1的主要部分。如圖1所示，CMOS圖像傳感器(CMOS) 1包括多個像素部10、像素電路11、行驅動 電路(DRV) 12、水平傳輸電路13和時序發(fā)生器14。應注意的是，本發(fā)明中的攝像器件對應于CMOS圖像傳感器1，本發(fā)明中的像素區(qū) 域對應于像素部10，本發(fā)明中的選擇驅動電路對應于行驅動電路12。像素部10是用于接收入射光的像素區(qū)域，其包括以η行m列的矩陣形式布置的 ηXm個像素電路11，η和m是正整數(shù)，均可高達例如2048。每一像素電路11都是三晶體管驅動像素電路。每一像素電路11都覆蓋有R (紅)、 G(綠)或B(藍)的濾色器，且例如根據(jù)拜耳(Bayer)圖案來排布。驅動信號線DRNL (η)、 復位信號線RSTL(n)和傳輸信號線TRNL(n)共同連接到屬于同一行的像素電路11。每一像素電路11將入射光通過光電轉換而轉換為電荷(電子)，將基于電荷量的 電壓信號輸出到垂直信號線VSL (m)。應注意的是，本發(fā)明中的選擇驅動線對應于驅動信號線DRNL(n)，本發(fā)明中的輸出 信號線對應于垂直信號線VSL(m)，本發(fā)明中的輸出信號對應于數(shù)字信號。行驅動電路12選擇將被掃描的行，然后驅動屬于該行的像素電路11。具體地，行 驅動電路12將驅動信號SDRN施加到驅動信號線DRNL (η)，將復位信號SRST施加到復位信 號線RSTL (η)，將傳輸信號STRN施加到傳輸信號線TRNL (η)。水平傳輸電路13例如包括設置用于每列的列電路131 ；開關132，其用于選擇每 列的垂直信號線VSL (m)；和水平傳輸信號線HSCNL。 水平傳輸電路13通過接通/斷開每列的開關132依次選擇垂直信號線VSL (m)，然 后從所選列的像素電路11中讀出電荷(電壓信號)。此時，列電路131將施加到垂直信號 線VSL(m)的模擬電壓信號轉換為數(shù)字信號，對復位電平和信號電平執(zhí)行相關雙采樣(CDS) 處理，然后向水平傳輸信號線HSCNL輸出該數(shù)字信號。接著，水平傳輸電路13將經(jīng)過CDS 處理的數(shù)字信號作為輸出信號SIG輸出到CMOS圖像傳感器1外部的信號處理器。時序發(fā)生器14向行驅動電路12、水平傳輸電路13、包含在CMOS圖像傳感器1中 的其它電路等提供時鐘信號。接下來，參考圖2來描述像素電路11和行驅動電路12。圖2是顯示了第一實施例的像素電路和行驅動電路配置示例的等效電路圖。圖2 顯示了布置在像素部10的第η行第m列的一個像素電路11，僅僅顯示了行驅動電路12的 主要部分。首先，描述像素電路11的電路配置的一個例子。
如圖2所示，像素部10的像素電路11包括光電轉換器111、傳輸晶體管112、復位 晶體管113、放大晶體管114和浮動擴散部FD。像素電路11是三晶體管驅動像素電路。
應注意的是，本發(fā)明中的輸出晶體管對應于放大晶體管114，本發(fā)明中的控制晶體 管對應于復位晶體管113，本發(fā)明中的節(jié)點對應于浮動擴散部FD。本發(fā)明的預定電壓源對 應于連接到放大晶體管114的漏極的電壓源VDD。光電轉換器111例如是光電二極管。光電轉換器111的陽極連接到地線(GND)，陰 極連接到傳輸晶體管112的源極。光電轉換器111根據(jù)光的光量將入射光通過光電轉換而 轉換為電荷(在本實施例中為電子)并存儲該電荷。光電轉換器111存儲電荷的操作稱為 “像素電路存儲電荷”。光電轉換器111存儲電荷的時間段稱為電荷存儲時間段。作為示例，可使用η溝道金屬氧化物半導體場效應晶體管(metaloxide semiconductor field effect transistor，MOSFET)作為像素電路 11 的各晶體管。這些 晶體管按以下方式連接。傳輸晶體管112的源極連接到光電轉換器111的陰極，其漏極連接到浮動擴散部 FD，其柵極連接到傳輸信號線TRNL (η)。傳輸晶體管112的漏極、復位晶體管113的源極和放大晶體管114的柵極連接到 浮動擴散部FD。復位晶體管113的源極(第三連接終端)連接到浮動擴散部FD，其漏極(第四連 接終端)連接到驅動信號線DRNL (η)，其柵極連接到復位信號線RSTL (η)。放大晶體管114的源極(第二連接終端)連接到垂直信號線VSL(m)，其漏極(第 一連接終端)連接到電源電壓VDD，其柵極連接到浮動擴散部FD。放大晶體管114和恒流 源電路15形成源極跟隨電路。如上文所述，第一實施例的特征在于向復位晶體管113的漏極和放大晶體管114 的漏極施加來自不同電壓源的電壓。每一像素電路11執(zhí)行“復位”，使浮動擴散部FD的電位等于驅動信號線DRNL (η) (高電平電壓VH)的電位。接著，由光電轉換器111存儲的電荷被傳輸?shù)礁訑U散部FD，從而被讀出。下面描述行驅動電路12的主要部分的電路配置的示例。行驅動電路12包括用于每行的電平晶體管121、122和123。圖2僅僅顯示了包含 電平晶體管121、122和123的電路的第η行部分。作為例子，可使用η溝道MOSFET作為電平晶體管121和122，使用ρ溝道MOSFET 作為電平晶體管123。電平晶體管121的源極連接到最低電平電壓VLL的電壓源，其漏極連接到節(jié)點 NDl。電平晶體管122和123的漏極共同連接到節(jié)點ND2。電平晶體管122的源極連接 到低電平電壓VL的電壓源。電平晶體管123的源極連接到高電平電壓VH的電壓源。節(jié)點NDl和ND2共同連接到驅動信號線DRNL (η)。高電平電壓VH例如是電源電壓VDD。最低電平電壓VLL比低電平電壓VL低(VL > VLL)，該最低電平電壓VLL例如是接地電位GND。低電平電壓VL比高電平電壓VH低，比最低電平電壓VLL高(VH > VL > VLL)。具體地，低電平電壓VL是基準電壓(例如0. 6V)，在該基準電壓施加到放大晶體管114的柵極 時能夠使該放大晶體管114保持在截止狀態(tài)。應注意的是，本發(fā)明中的第一電壓電平對應于高電平電壓VH，本發(fā)明中的第二電 壓電平對應于最低電平電壓VLL，本發(fā)明中的第三電壓電平對應于低電平電壓VL。如上述配置的行驅動電路12選擇性地將三個電壓電平值的驅動信號SDRN施加到 驅動信號線DRNL (η)，這三個電壓電平值包括高電平電壓VHJS電平電壓VL和最低電平電 壓VLL。參考圖3，下面描述行驅動電路12的操作。圖3是顯示了第一實施例的行驅動電路的操作示例的時序圖。圖3㈧顯示了驅動信號SDRN。圖3 (B)顯示了施加到電平晶體管121柵極的柵極 電壓VGN1。圖3(C)顯示了施加到電平晶體管122柵極的柵極電壓VGN2。圖3(D)顯示了 施加到電平晶體管123柵極的柵極電壓VGP。
為了將圖3(A)所示的驅動信號SDRN施加到驅動信號線DRNL (η)，行驅動電路12 進行如下操作。在第η行像素電路11的選擇狀態(tài)時間段TS，為了激活復位晶體管113來控制放 大晶體管114的輸出，行驅動電路12將高電平電壓VH的驅動信號SDRN施加到驅動信號線 DRNL (η)上。應注意的是，選擇狀態(tài)時間段TS是像素電路11完成讀出電荷操作的時間段。這時，行驅動電路12僅將低電平電壓VL施加到電平晶體管123的柵極(見圖 3(D))。由于柵極電壓VGP是低電平電壓VL，所以電平晶體管123在選擇狀態(tài)期間TS保持 在導通狀態(tài)，且高電平電壓VH的驅動信號SDRN被施加到驅動信號線DRNL (η)。另一方面，在像素電路11的非選擇狀態(tài)設置時間段ΤΝ，為了停止放大晶體管114 的輸出，行驅動電路12將低電平電壓VL的驅動信號SDRN施加到驅動信號線DRNL (η)。但是，在非選擇狀態(tài)設置時間段TN開始時，行驅動電路12使驅動信號SDRN的電 壓電平從高電平電壓VH迅速降低到最低電平電壓VLL。應注意的是，非選擇狀態(tài)設置時間段TN是行驅動電路12將低電平電壓VL施加到 驅動信號線DRNL(η)、使得放大晶體管114停止向垂直信號線VSL(m)輸出電壓信號的時間 段。更具體地說，此時，行驅動電路12將高電平電壓VH施加到電平晶體管123的柵極 (見圖3⑶)。由于柵極電壓VGP是高電平電壓VH，所以電平晶體管123在非選擇狀態(tài)設置 時間段TN內(nèi)被保持在截止狀態(tài)。在非選擇狀態(tài)設置時間段TN開始時，行驅動電路12將脈沖寬度為Tl的高電平電 壓VH的短脈沖施加到電平晶體管121的柵極(見圖3(B))。應注意的是，在此脈沖期間，電 平晶體管122被保持在截止狀態(tài)。由于柵極電壓VGNl是高電平電壓VH，所以僅僅電平晶體管121被保持在導通狀 態(tài)，最低電平電壓VLL的驅動信號SDRN被施加到驅動信號線DRNL (η)。結果如圖3(A)所示，驅動信號SDRN從高電平電壓VH迅速下降到最低電平電壓 VLL。在下一選擇狀態(tài)時間段TS開始時，驅動信號SDRN需要從最低電平電壓VLL上升 到高電平電壓VH。此時，行驅動電路12使驅動信號SDRN從最低電平電壓VLL逐漸返回到高電平電壓VH。具體地，在將高電平電壓VH的短脈沖施加到電平晶體管121的柵極之后，行驅動 電路12在時間段T2將高電平電壓VH施加到電平晶體管122的柵極，直到非選擇狀態(tài)設置 時間段TN結束(見圖3(C))。當然，脈沖寬度Tl遠遠小于時間段T2(T2 >> Tl)。由于柵極電壓VGN2是高電平電壓VH，所以僅僅電平晶體管122被保持在導通狀 態(tài)，低電平電壓VL的驅動信號SDRN被施加到驅動信號線DRNL (η)。結果如圖3 (A)所示，驅動信號SDRN從最低電平電壓VLL上升到低電平電壓VL，從 而將放大晶體管114置于截止狀態(tài)，接著驅動信號SDRN緩慢地返回到高電平電壓VH。在非 選擇狀態(tài)設置時間段TN開始時驅動信號SDRN迅速降落到的電 壓(最低電平電壓VLL)可 以被認為是超過低電平電壓VL的負脈沖信號(下沖)。如上文所述，在非選擇狀態(tài)設置時間段ΤΝ，行驅動電路12使驅動信號SDRN從高電 平電壓VH迅速下降到最低電平電壓VLL，從最低電平電壓VLL上升到低電平電壓VL，然后 緩慢地返回到高電平電壓VH，上述操作縮短了非選擇狀態(tài)設置時間段ΤΝ，能夠高速驅動像 素電路11。變化的行驅動電路12在行驅動電路12中，當驅動信號SDRN降低時，電平晶體管121被保持在導通狀 態(tài)，而電平晶體管122被保持在截止狀態(tài)(圖3的時間段Tl)。此時，低電平電壓VL比最低電平電壓VLL高(VL > VLL)，由于電平晶體管122的 寄生二極管，低電平電壓VL和最低電平電壓VLL之間的電位差可能導致行驅動電路12內(nèi) 的短路。為了防止上述短路，圖4顯示了配置變化的行驅動電路12a。圖4是顯示了第一實施例的行驅動電路的變化例的等效電路圖。圖4僅僅顯示了 電路的第η行部分。如圖4所示，行驅動電路12a除了包括電平晶體管121、122和123，還包括電平晶 體管124。作為一個例子，可使用η溝道MOSFET作為電平晶體管124。電平晶體管124設于節(jié)點ND2和電平晶體管122之間。更具體地說，電平晶體管 124的源極連接到電平晶體管122的漏極，其漏極連接到節(jié)點ND2。應注意的是，本發(fā)明中的第一晶體管對應于電平晶體管122，本發(fā)明中的第二晶體 管對應于電平晶體管124。圖5是圖4所示的電平晶體管的剖面示意圖。但是圖5中并沒有顯示電平晶體管 123。在圖5中，S121、S122和S124分別表示電平晶體管121、122和124的源極電極。 D121、D122和D124分別表示電平晶體管121、122和124的漏極電極。G121、G122和G124 分別表示電平晶體管121、122和124的柵極布線。如圖5所示，電平晶體管121的襯底SB121連接到最低電平電壓VLL的電壓源。電 平晶體管122的襯底SB122連接到低電平電壓VL的電壓源。電平晶體管124的襯底SB124 連接到最低電平電壓VLOW的電壓源。最低電平電壓VLOW等于或低于最低電平電壓VLL (VLL彡VLOW)。VLOW可以是負 電壓(例如-IV)。在此變化的行驅動電路中，VLOff是等于最低電平電壓VLL的接地電位GND。如果電平晶體管124不是如圖5所示設置，則當驅動信號SDRN降低時，由于寄生 二極管的存在，可能產(chǎn)生電流(在電平晶體管122的ρ型阱層和漏極層之間的電流)，導致 電路中的短路。將電平晶體管124設置在節(jié)點ND2和電平晶體管122之間可以防止由于寄生二極 管而產(chǎn)生電流，從而防止電路中的短路。接下來描述在圖4中所示的行驅動電路12a的操作。圖6是顯示了圖4所示的行驅動電路操作的示例的時序圖。應注意的是，圖6(D)顯示了施加到電平晶體管124柵極的柵極電壓VGN3，圖6 (E) 顯示了施加到電平晶體管123柵極的柵極電壓VGP。圖6(A)、圖6(B)和圖6(C)中所示的驅動信號SDRN、施加到電平晶體管121柵極 的柵極電壓VGNl和施加到電平晶體管122柵極的柵極電壓VGN2分別與圖3 (A)、圖3⑶和 圖3(C)中所示的行驅動電路12的各信號相同。
如圖6(C)和圖6⑶所示，行驅動電路12a將柵極電壓VGN3施加到電平晶體管 124的柵極，其中柵極電壓VGN3以與柵極電壓VGN2相同的方式改變。也就是說，當柵極電 壓VGN2是高電平電壓VH時，柵極電壓VGN3也是高電平電壓VH。當柵極電壓VGN2是低電 平電壓VL時，柵極電壓VGN3也是低電平電壓VLOW (或低電平電壓VL)。在下面實施例的描述中，描述了包括具有圖4所示電路配置的行驅動電路12a的 CMOS圖像傳感器1。在下文中參考圖7描述了 CMOS圖像傳感器的操作，尤其是在第η行第m列的像素 電路11的操作。圖7是顯示了第一實施例的CMOS圖像傳感器操作的示例的時序圖。圖7 (A)顯示 了驅動信號SDRN。圖7(B)顯示了復位信號SRST。圖7 (C)顯示了傳輸信號STRN。在從時間tl到時間t4的選擇狀態(tài)時間段TS內(nèi)，行驅動電路12a將高電平電壓VH 的驅動信號SDRN施加到驅動信號線DRNL (η)(見圖7 (A))。在時間t2處，行驅動電路12a將復位信號SRST(高電平電壓VH)的脈沖施加到復 位晶體管113的復位信號線RSTL(η)(見圖7(B))。在此脈沖寬度期間，復位晶體管113被保持在導通狀態(tài)。此操作將浮動擴散部FD 的電位復位到高電平電壓VH。在時間t3，行驅動電路12a將傳輸信號STRN(高電平電壓VH)的脈沖施加到傳輸 晶體管112的傳輸信號線TRNL(η)(見圖7(C))。在此脈沖寬度期間，傳輸晶體管112被保持在導通狀態(tài)。此操作將光電轉換器111 在電荷存儲期間存儲的電荷傳輸?shù)礁訑U散部FD。當電荷從光電轉換器111被傳輸?shù)礁訑U散部FD時，浮動擴散部FD的電位根據(jù) 電荷量而改變，且該電位被施加到放大晶體管114的柵極。由于放大晶體管114的柵極施 加有電源電壓VDD，所以放大晶體管114根據(jù)柵極和源極之間的電壓放大浮動擴散部FD的 電位，然后將經(jīng)放大的電位輸出到垂直信號線VSL(m)。水平傳輸電路13通過接通/斷開第m列的開關132來選擇垂直信號線VSL (m)，然 后從所選列的像素電路11中讀出信號。此時，列電路131將施加到垂直信號線VSL(m)的模擬電壓信號轉換為數(shù)字信號，然后將該數(shù)字信號輸出到水平傳輸信號線HSCNL。接著，水平傳輸電路13將經(jīng)過⑶S處理的數(shù)字信號作為輸出信號SIG輸出到CMOS 圖像傳感器1外部的信號處理器。在讀出電荷之后，行驅動電路12a停止放大晶體管114的輸出，使得像素電路11 處于非選擇狀態(tài)。更具體地說，在從時間t4到時間t6的非選擇狀態(tài)設置時間段T N內(nèi)，行驅動電路 12a將復位信號SRST(高電平電壓VH)的脈沖施加到復位晶體管113的復位信號線RSTL(見 圖 7(B))。在非選擇狀態(tài)設置時間段TN開始時，在從時間t4到時間t5期間，行驅動電路12a 將脈沖寬度為Tl (圖3)的最低電平電壓VLL的驅動信號SDRN的短脈沖施加到驅動信號線 DRNL(η)。此操作將驅動信號SDRN的電壓電平從高電平電壓VH迅速降低到最低電平電壓 VLL。接下來，在時間t5到時間t6期間，行驅動電路12a將低電平電壓VL的驅動信號 SDRN施加到驅動信號線DRNL (η)。于是，浮動擴散部FD的電位被設置為低電平電壓VL。因此，低電平電壓VL被施加到放大晶體管114的柵極。在下一行的選擇狀態(tài)時間 段TS開始時，將電源電壓VDD施加到放大晶體管114的漏極，并通過從另一行的像素電路 11讀出電荷將電壓信號(比低電平電壓VL高)施加到垂直信號線VSL(m)。從而當選擇另 一行時，放大晶體管114被保持在截止狀態(tài)。如上文所述，復位晶體管113通過將浮動擴散部FD的電位設置為高電平電壓VH、 低電平電壓VL或最低電平電壓VLL來控制放大晶體管114的輸出。放大晶體管114放大浮動擴散部FD的電位，然后將經(jīng)放大的電位作為電壓信號輸 出給垂直信號線VSL (m)。這就完成了在一個水平周期H中CMOS圖像傳感器1的操作。根據(jù)第一實施例，在三晶體管驅動像素電路11中，復位晶體管113的漏極連接到 驅動信號線DRNL(η)，放大晶體管114的漏極連接到電源電壓VDD。在像素電路11的非選擇狀態(tài)設置時間段ΤΝ，行驅動電路12a將施加到驅動信號線 DRNL (η)的電壓電平從高電平電壓VH迅速降低到最低電平電壓VLL，然后從最低電平電壓 VLL增加到低電平電壓VL，接著逐漸返回到高電平電壓VH。因此，能夠高速驅動三晶體管驅動像素電路，以高幀速率讀出像素。下面參考圖 8 圖10說明這一點。圖8是顯示了第一實施例的像素部和行驅動電路的詳細例子的等效電路圖。但 是，圖8顯示了第η行的像素電路11，適當?shù)厥÷燥@示復位信號線RSTL等。在圖8中所示 的附圖標記12a(η)表示行驅動電路12a(見圖4)的第η行的部分。在第η行，距離行驅動電路12a(η)最遠的第一列的像素電路11 (L)和距離行驅動 電路12a(η)最近的最后一列的像素電路11 (R)共同連接到驅動信號線DRNL(η)，在驅動信 號線DRNL (η)中存在有布線電阻R和寄生電容C。因此，在從像素電路Il(R)到像素電路Il(L)的路徑上，驅動信號SDRN被布線電 阻R減弱，并被寄生電容C延遲。在下文中參考圖9描述了使用計算機模擬出的驅動信號SDRN如何進行傳播。圖9顯示了第一實施例的CMOS圖像傳感器的模擬結果。圖9 (A)顯示了當驅動信號SDRN (見圖7 (A))到達像素電路11 (L)(見圖8)時驅 動信號SDRN(L)的波形。圖9(B)顯示了當驅動信號SDRN到達像素電路11 (R)(見圖8)時 驅動信號SDRN(R)的波形。圖9(C)顯示了柵極電壓VGNl (見圖6(B))。圖9 (D)顯示了柵極電壓VGN2 (見 圖6 (C))。圖9(E)顯示了柵極電壓VGN3(見圖6(D)。圖9 (F)顯示了柵極電壓VGP (見圖 6(E))。應注意的是，在圖9中，水平軸代表時間(s)，垂直軸代表驅動信號SDRN的電壓 (V)。柵極電壓VGN2在略先于時間t5處從最低電平電壓VLL上升到高電平電壓VH。柵極 電壓VGN3以與VGN2相同的方式上升。在距離行驅動電路12a最近的像素電路Il(R)中，向復位晶體管113的漏極施加 圖9⑶所示波形的驅動信號SDRN(R)。該驅動信號SDRN(R)在時間t4處從高電平電壓VH 迅速下降到最低電壓電平VLL。在脈沖寬度為Tl的柵極電壓VGNl施加到電平晶體管121的柵極(見圖9(C))期 間，驅動信號SDRN (R)幾乎恒定保持在最低電平電壓VLL (見圖9 (B))。也就是說，驅動信號 SDRN(R)下沖到超過低電平電壓VL的最低電平電壓VLL。當驅動信號SDRN到達距離行驅動電路12a最遠的像素電路11 (L)時，向復位晶體 管113的漏極施加圖9(A)所示波形的驅動信號SDRN(L)。由于驅動信號SDRN被布線電阻R減弱，所以驅動信號SDRN并不下沖到最低電平 電壓VLL，驅動信號SDRN(L)比驅動信號SDRN(R)下降得更平滑。由于寄生電容C產(chǎn)生的延 遲，驅動信號SDRN(L)在時間t5處從高電平電壓VH到達低電平電壓VL。因此，在非選擇狀態(tài)設置時間段TN向第η行的像素電路11的放大晶體管114的 柵極施加低電平電壓VL可以使第η行處于非選擇狀態(tài)。以此方式，考慮到驅動信號線DRNL(n)的布線電阻R和寄生電容C，行驅動電路 12a將下沖的驅動信號SDRN施加到驅動信號線DRNL (η)，縮短驅動信號SDRN的下降時間。對于圖13所示的傳統(tǒng)CMOS圖像傳感器3，驅動信號SDRN的傳播方式如圖10所
7J\ ο圖10顯示了傳統(tǒng)CMOS圖像傳感器的模擬結果。圖10㈧顯示了當驅動信號SDRN(見圖14(A))到達像素電路30 (L)(見圖13)時 驅動信號SDRN(L)的波形。圖10(B)顯示了當驅動信號SDRN到達像素電路30 (R)時驅動 信號SDRN(R)的波形。圖10(C)顯示了施加到晶體管39柵極的柵極電壓VGN。圖10⑶顯示了施加到晶 體管38柵極的柵極電壓VGP。距離行驅動電路37最遠的第一列的像素電路30 (L)和距離行驅動電路37最近的 最后一列的像素電路30 (R)共同連接到驅動信號線DRNL310，在驅動信號線310中存在布線 電阻R和寄生電容C。對于傳統(tǒng)CMOS圖像傳感器3，為了使驅動信號SDRN(L)和SDRN(R)在非選擇狀態(tài) 設置時間段TN(見圖10㈧和10(B))會合于低電平電壓VL，非選擇狀態(tài)設置時間段TN需要比圖9中所示的驅動信號SDRN(L)和SDRN(R)的非選擇狀態(tài)設置時間段TN長大約0. 1 μ S。為了高速驅動三晶體管驅動像素電路，有必要縮短非選擇狀態(tài)設置期間ΤΝ。如上 文所述，與傳統(tǒng)CMOS圖像傳感器相比較，第一實施例的CMOS圖像傳感器可以大幅度縮短非 選擇狀態(tài)設置時間段TN，不但可以高速驅動像素電路，而且能夠以高幀速率讀出像素。如上文所述，盡管驅動信號SDRN急劇下降，但可降低構成像素電路11的晶體管的 P型阱電位的波動以防止陰影。在下文中參考圖13再次描述這一點。在傳統(tǒng)三晶體管驅動CMOS圖像傳感器3中，存在兩條從像素電路30到垂直信號 線35的電流通路。第一條電流通路Il通過復位晶體管33和浮動擴散部FD，從驅動信號線310到垂 直信號線35 (見圖13中的虛線箭頭)。第二條電流通路12通過放大晶體管34，從驅動信號線310到垂直信號線35 (見圖 13中的虛線箭頭)。這兩條電流通路是復位晶體管33的漏極和放大晶體管34的漏極共 同連接到驅動 信號線310的結果。此外，第二條電流通路12的阻抗低于第一條電流通路Il的阻抗，因此 驅動信號SDRN需要被有力地緩沖。該緩沖使得包含在像素電路30的晶體管的ρ型阱電位 劇烈波動。另一方面，在第一實施例中，復位晶體管113的漏極連接到驅動信號線DRNL(η)， 放大晶體管114的漏極連接到電源電壓VDD，因此不存在第二電流通路12，該連接可以減少 P型阱的電位的上述波動。因此，即使驅動信號SDRN急劇下降，陰影也會減少。應注意的是，施加在驅動信號線DRNL (η)的高電平電壓VH不需要等于連接到放大 晶體管114的漏極的電源電壓VDD。為了獲得低功耗，可將高電平電壓VH設置為低于電源 電壓VDD (VDD > VH > VL)。另一方面，可將電源電壓VDD設置為低于高電平電壓VH (VH > VDD > VL)。將高電平電壓VH設置為較高電壓可以使浮動擴散部FD被較高電壓復位，以增加 飽和信號量。同時，可使用四個以上的電壓電平值，使得驅動信號SDRN在非選擇狀態(tài)設置 時間段TN從最低電平電壓VLL逐漸返回到高電平電壓VH。例如，在使用四個值的電壓電平的情況下，可使第四電壓電平高于低電平電壓VL 并低于高電平電壓VH，使得驅動信號SDRN從最低電平電壓VLL經(jīng)過低電平電壓VL和第四 電壓電平返回到高電平電壓VH。第二實施例在第一實施例中，將驅動信號SDRN施加到驅動信號線DRNL(η)的一端(見圖8)。 另一方面，在第二實施例中，將驅動信號SDRN施加到驅動信號線DRNL(η)的兩端。圖11是顯示了第二實施例的像素部和行驅動電路的詳細例子的等效電路圖。但 是圖11顯示了第η行的像素電路11，適當?shù)厥÷燥@示復位信號線RSTL等。圖11中的附圖 標記12a-1 (η)和12a_2(n)表示行驅動電路12a_l和12a_2的第η行部分。如圖11所示，以類似于圖4所示的電路配置的行驅動電路12a_l和12a_2設置在 像素部10的兩端。行驅動電路12a-l(n)連接到驅動信號線DRNL(η)的一端。行驅動電路 12a-2(n)連接到驅動信號線DRNL(η)的另一端。
行驅動電路12a_l和12a_2按照圖6 (A)所示的時序同時將驅動信號SDRN施加到 驅動信號線DRNL (η)。在連接到驅動信號線DRNL(n)的像素電路11中，設置在中央的像素電路11接收 來自驅動信號線DRNL (η)兩端的驅動信號SDRN。因此，第二實施例的CMOS圖像傳感器能夠 以比第一實施例更快的速度驅動像素電路11。由于這種功能，CMOS圖像傳感器1可用作數(shù)碼相機、攝像機等的攝像器件。圖12顯示了采用本發(fā)明實施例的CMOS圖像傳感器的照相機的配置示例。如圖12所示，照相機2包括CM0S圖像傳感器1，其作為攝像器件；光學系統(tǒng)，其用于將入射光導向CMOS圖像傳感器1的像素區(qū)域(像素部10)(在像素區(qū)域形成物體圖像)； 以及信號處理器22 (DSP)，其用于處理CMOS圖像傳感器1的輸出信號SIG。例如，該光學系 統(tǒng)包括用于將入射光(圖像光)聚集在攝像表面的透鏡21。信號處理器22對來自CMOS圖像傳感器1的輸出信號SIG執(zhí)行圖像處理。由信號 處理器22處理過的圖像信號被記錄在記錄介質(zhì)(例如存儲器)中。記錄在記錄介質(zhì)中的 圖像信息由打印機等以硬拷貝形式輸出。還可將信號處理器22處理過的圖像信號顯示為 監(jiān)視器上的動態(tài)圖像，該監(jiān)視器包括液晶顯示器。如上所述，包括本發(fā)明CMOS圖像傳感器的照相機等可以使照相機減少例如陰影 的噪聲，還可以高速讀出像素。附圖標記1CM0S圖像傳感器2照相機3 CMOS圖像傳感器10像素部11像素電路12行驅動電路13水平傳輸電路14時序發(fā)生器15恒流源電路21 透鏡22信號處理器111光電轉換器112傳輸晶體管113復位晶體管114放大晶體管121 124電平晶體管131列電路132 開關DRNL驅動信號線FD浮動擴散部RSTL復位信號線
TRNL傳輸信號線
權利要求
一種攝像器件，其包括以矩陣形式排列的多個像素電路；選擇驅動線，排布在相同方向的所述多個像素電路共同連接到該選擇驅動線；以及選擇驅動電路，其選擇性地將具有多個不同電壓電平的選擇驅動信號施加到所述選擇驅動線，選擇并驅動所述像素電路，其中每一所述像素電路包括光電轉換器，其將入射光通過光電轉換而轉換為電荷；節(jié)點，所述電荷從所述光電轉換器傳輸?shù)剿龉?jié)點；輸出晶體管，其具有連接到所述節(jié)點的控制終端、連接到預定電壓源的第一連接終端和連接到輸出信號線的第二連接終端，該輸出晶體管用于放大所述節(jié)點的電位，然后將經(jīng)放大的電壓作為輸出信號輸出到所述輸出信號線；以及控制晶體管，其具有連接到所述節(jié)點的第三連接終端和通過所述選擇驅動線施加有所述選擇驅動信號的第四連接終端，該控制晶體管將與所述輸出晶體管的所述控制終端相連的所述節(jié)點的電位設置為基于所述電壓電平的電位，并控制所述節(jié)點電位的復位和所述輸出晶體管的輸出；其中，所述選擇驅動電路將通過所述選擇驅動線施加的所述選擇驅動信號的所述電壓電平從第一電壓電平變換到第二電壓電平，然后使所述選擇驅動信號的所述電壓電平從所述第二電壓電平逐漸返回到所述第一電壓電平，所述第一電壓電平使所述輸出晶體管保持在導通狀態(tài)，所述第二電壓電平使所述輸出晶體管保持在截止狀態(tài)。
2.根據(jù)權利要求1所述的攝像器件，其中， 所述多個電壓電平包括 所述第一電壓電平； 所述第二電壓電平；和第三電壓電平，該第三電壓電平是使所述輸出晶體管保持在截止狀態(tài)的基準電壓電平，其中，所述選擇驅動電路將施加到所述選擇驅動線的所述選擇驅動信號的所述電壓電 平從所述第一電壓電平變換到所述第二電壓電平，然后使所述選擇驅動信號的所述電壓電 平經(jīng)過所述第三電壓電平返回到所述第一電壓電平。
3.根據(jù)權利要求2所述的攝像器件，其中，所述選擇驅動電路將所述第二電壓電平的 所述選擇驅動信號施加到所述選擇驅動線上一段時間，該時間段比將所述第二電壓電平之 外的電壓電平的選擇驅動信號施加到所述選擇驅動線的時間短。
4.根據(jù)權利要求1-3中任一項所述的攝像器件，其中， 所述選擇驅動電路包括第一晶體管，其具有施加有所述第二電壓電平和所述第三電壓電平之一的電壓的第五 連接終端，且所述第一晶體管將施加到所述第五連接終端的所述電壓電平的所述電壓輸出 到所述選擇驅動線；以及第二晶體管，其具有與所述第一晶體管相同的極性，其中，所 二晶體管具有連接到所述第一晶體管的第六連接終端的第七連接終端和連接到所述選擇驅動線的第八連接終端。
5.根據(jù)權利要求1-4中任一項所述的攝像器件，其中，所述選擇驅動電路在所述選擇 驅動線的兩端施加了所述選擇驅動信號。
6.一種控制攝像器件的方法，所述方法包括以下步驟第一步，選擇性地將多個具有不同電壓電平的選擇驅動信號施加到排列在相同方向的 多個像素電路所共同連接的選擇驅動線，選擇并驅動所述多個像素電路，其中，被選擇的所 述多個像素電路將入射光通過光電轉換而轉換為電荷，然后將基于電荷量的電壓作為輸出 信號輸出到輸出信號線；以及第二步，在所述多個像素電路讀出電荷之后，停止從所述多個像素電路輸出信號預定 時間段，其中，所述第一步包括將由光電轉換器光電轉換的所述電荷傳輸?shù)焦?jié)點，其中，控制晶體管具有連接到所述節(jié)點的第三連接終端和通過所述選擇驅動線施加有 所述選擇驅動信號的第四連接終端，所述控制晶體管將連接到輸出晶體管的控制終端的所 述節(jié)點的電位設置為基于所述電壓電平的電位，并復位所述節(jié)點的電位，其中，所述輸出晶體管具有連接到所述節(jié)點的所述控制終端、連接到預定電壓源的第 一連接終端和連接到所述輸出信號線的第二連接終端，在所述控制晶體管的控制下，所述 輸出晶體管放大所述節(jié)點的所述電位，然后將經(jīng)放大的電壓作為所述輸出信號輸出到所述 輸出信號線，其中，所述第二步包括將通過所述選擇驅動線施加的所述選擇驅動信號的所述電壓電平從第一電壓電平變 換到第二電壓電平，然后使所述選擇驅動信號的所述電壓電平從所述第二電壓電平逐漸返 回到所述第一電壓電平，其中所述第一電壓電平使所述輸出晶體管保持在導通狀態(tài)，所述 第二電壓電平使所述輸出晶體管保持在截止狀態(tài)。
7.一種照相機，其包括 攝像器件；光學系統(tǒng)，其將入射光導向所述攝像器件的像素區(qū)域；以及 信號處理器，其處理來自所述攝像器件的輸出信號， 其中，所述攝像器件包括 以矩陣形式排列的多個像素電路；選擇驅動線，排布在相同方向的所述多個像素電路共同連接到該選擇驅動線；以及 選擇驅動電路，其選擇性地將具有多個不同電壓電平的選擇驅動信號施加到所述選擇 驅動線，選擇并驅動所述像素電路， 其中每一所述像素電路包括 光電轉換器，其將入射光通過光電轉換而轉換為電荷； 節(jié)點，所述電荷從所述光電轉換器傳輸?shù)剿龉?jié)點；輸出晶體管，其具有連接到所述節(jié)點的控制終端、連接到預定電壓源的第一連接終端 和連接到輸出信號線的第二連接終端，該輸出晶體管用于放大所述節(jié)點的電位，然后將經(jīng) 放大的電壓作為輸出信號輸出到所述輸出信號線；以及控制晶體管，其具有連接到所述節(jié)點的第三連接終端和通過所述選擇驅動線施加有所 述選擇驅動信號的第四連接終端，該控制晶體管將與所述輸出晶體管的所述控制終端相連 的所述節(jié)點的電位設置為基于所述電壓電平的電位，并控制所述節(jié)點電位的復位和所述輸 出晶體管的輸出；其中，所述選擇驅動電路將通過所述選擇驅動線施加的所述選擇驅動信號的所述電壓 電平從第一電壓電平變換到第二電壓電平，然后使所述選擇驅動信號的所述電壓電平從所 述第二電壓電平逐漸返回到所述第一電壓電平，所述第一電壓電平使所述輸出晶體管保持 在導通狀態(tài)，所述第二電壓電平使所述輸出晶體管保持在截止狀態(tài)。
全文摘要
本申請?zhí)峁┮环N不僅能減少例如陰影的噪聲還能高速讀出像素的攝像器件、用于控制所述攝像器件的方法和使用所述攝像器件的照相機。在三晶體管驅動像素電路(11)中，復位晶體管(113)的漏極連接到驅動信號線(DRNL(n))，放大晶體管(114)的漏極連接到電源電壓(VDD)。行驅動電路(12a)將施加在驅動信號線(DRNL(n))上的電壓電平從高電平電壓(VH)迅速降低到最低電平電壓(VLL)，接著將其從最低電平電壓(VLL)增加到低電平電壓(VL)，然后使其逐漸返回到高電平電壓(VH)。
文檔編號H04N5/335GK101836433SQ200980100812
公開日2010年9月15日 申請日期2009年9月16日 優(yōu)先權日2008年9月25日
發(fā)明者若林準人 申請人:索尼公司