亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)的制作方法

文檔序號(hào):7729791閱讀:207來(lái)源:國(guó)知局
專利名稱:雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域
本實(shí)用新型涉及一種雙路視場(chǎng)數(shù)字圖像采集系統(tǒng),特別是一種具有基于現(xiàn)場(chǎng)可編 程邏輯陣列FPGA芯片、雙路圖像采集輸入設(shè)備和標(biāo)準(zhǔn)圖像輸出設(shè)備接口的嵌入式數(shù)字圖 像采集系統(tǒng)。
背景技術(shù)
在現(xiàn)有的圖像采集系統(tǒng)中都有對(duì)雙路數(shù)字圖像采集的要求。而目前采用的解決方 案一般是使用通用計(jì)算機(jī)配合專用圖像采集卡配合圖像處理軟件進(jìn)行圖像采集及處理。這 種圖像采集系統(tǒng)體積大、價(jià)格昂貴、不宜攜帶。同時(shí),構(gòu)建這樣的圖像采集系統(tǒng)耗費(fèi)大量的 時(shí)間,延長(zhǎng)工作周期。

發(fā)明內(nèi)容為了解決現(xiàn)有技術(shù)中存在的上述缺陷,本實(shí)用新型的目的是提供一種體積小、價(jià) 格低、便于攜帶的雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)。
為了實(shí)現(xiàn)上述目的,本實(shí)用新型采用如下技術(shù)方案一種雙路視場(chǎng)數(shù)字圖像采集 系統(tǒng),其特點(diǎn)為它包括一帶有電源插座的電路板,在該電路板上固裝有一可編程門陣列 FPGA芯片,與該FPGA芯片不同引腳分別相接并固裝在電路板上的還有一組電源模塊、一 個(gè)為系統(tǒng)提供1位二值數(shù)據(jù)的撥動(dòng)開(kāi)關(guān)、一組為系統(tǒng)提供控制信號(hào)的3位按鍵開(kāi)關(guān)、一組可 與LCD或CRT顯示器相接的VGA顯示模塊、兩個(gè)為系統(tǒng)提供圖像數(shù)據(jù)的CMOS圖像采集模塊、 二組為系統(tǒng)存儲(chǔ)圖像的SDRAM存儲(chǔ)模塊和一連接有下載模塊的主動(dòng)串行EPCS配置模塊;其 中,下載模塊由一26針插座與一下載電路芯片組成;所述主動(dòng)串行EPCS配置模塊的輸入端 與下載模塊輸出端連接,下載電路芯片的輸入端與所述26針插座輸出端連接。 該雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)通過(guò)所述VGA顯示模塊與通用的外部設(shè)備連接;所 述26針插座的輸入接口與外設(shè)的微型計(jì)算機(jī)主機(jī)的并行接口 LPT連接。 上述的1位撥動(dòng)開(kāi)關(guān)的輸入端分別與所述FPGA芯片的撥動(dòng)開(kāi)關(guān)端口 23連接。 上述的3位按鍵開(kāi)關(guān)的輸入端分別與所述FPGA芯片的按鍵開(kāi)關(guān)端口 24連接。 上述的2個(gè)CMOS圖像采集模塊;其中,1個(gè)CMOS圖像采集模塊分別與FPGA芯片的 第一采集端口 22連接,用以采集第一路圖像數(shù)據(jù);另一個(gè)CM0S圖像采集模塊分別與FPGA 芯片的第二采集端口 22'連接,用以采集第二路圖像數(shù)據(jù)。 上述的二組SDRAM存儲(chǔ)模塊由4個(gè)存儲(chǔ)芯片組成,每?jī)蓚€(gè)一組。其中一組SDRAM 存儲(chǔ)模塊與FPGA芯片的第一存儲(chǔ)端口 25和第二存儲(chǔ)端口 26連接,用于存儲(chǔ)第一路圖像信 息的信息;另一組SDRAM存儲(chǔ)模塊與FPGA芯片的第三存儲(chǔ)端口 25'和第四存儲(chǔ)端口 26'連 接,用于存儲(chǔ)第二路圖像信息的信息。 該雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)所用的FPGA芯片為Cyclone系列的EP1C6Q240C6 心片。 通過(guò)該電路板上的VGA輸出接口與通用的 部設(shè)備連接,用于系統(tǒng)軟核下載,系統(tǒng)軟核下載包含JTAG 口和AS 口下載,并支持.sof和.pof兩種文件的下載方式。與下載 模塊連接的26針插座通過(guò)26芯扁平電纜與外設(shè)的微型計(jì)算機(jī)主機(jī)的并行接口 LPT連接, 可為用戶提供數(shù)據(jù)下載的通訊接口。 本實(shí)用新型采用如上技術(shù)方案,其有益效果如下 1、采用FPGA芯片作為系統(tǒng)設(shè)計(jì)的核心芯片,將撥動(dòng)開(kāi)關(guān)、按鍵開(kāi)關(guān)、CM0S傳感器、 SDRAM存儲(chǔ)器、VGA輸出接口以及電源模塊與FPGA芯片分別連接,并整合于一塊電路板上; 使用方便,體積小,便于攜帶。 2、通過(guò)VGA輸出接口與26針插座可將本實(shí)用新型的圖像采集系統(tǒng)與多種通用外 部設(shè)備和微型計(jì)算機(jī)連接;可為用戶提供數(shù)據(jù)下載的通訊接口 ;可實(shí)現(xiàn)JTAG 口和AS 口的 系統(tǒng)軟核下載;并支持.sof和.pof兩種文件的下載。 3、所用的系統(tǒng)可編程邏輯陣列FPGA芯片及連接的各個(gè)部件整合成的雙路視場(chǎng)數(shù) 字圖像采集系統(tǒng),可用于空間探測(cè)、海底勘測(cè)、醫(yī)學(xué)、氣象、地質(zhì)勘測(cè)、軍事偵察等應(yīng)用領(lǐng)域。

圖1為本實(shí)用新型圖像采集系統(tǒng)的總體連接架構(gòu)框圖。 圖2為圖1的圖像采集系統(tǒng)中電路板的實(shí)際布局圖。 1、電源模塊2、FPGA芯片21、配置端口 22、第一采集端口 22'、第二采集端口 23、撥動(dòng)開(kāi)關(guān)接口 24、按鍵開(kāi)關(guān)端口 25、第一存儲(chǔ)端口 25'第三存儲(chǔ)端口 26、第二存儲(chǔ) 端口26'、第四存儲(chǔ)端口 3、撥動(dòng)開(kāi)關(guān) 4、按鍵開(kāi)關(guān)51、51'、52、52' SDRAM存儲(chǔ)模塊 6、 6' CMOS圖像采集模塊7、下載模塊 8、 EPCS配置模塊 81 、下載端口 9、9' VGA顯示模塊 91、第一顯示端口 91'、第二顯示端口
具體實(shí)施方式
以下結(jié)合附圖詳細(xì)說(shuō)明本實(shí)用新型的具體技術(shù)方案。 如圖1、圖2所示,本實(shí)用新型的雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)設(shè)置為一塊設(shè)有電源 插座的印刷電路板。該電路板上固裝有系統(tǒng)可編程邏輯陣列FPGA芯片2,與FPGA芯片2的 不同引腳分別連接且固裝于該電路板上的還有電源模塊1,撥動(dòng)開(kāi)關(guān)3,按鍵開(kāi)關(guān)4, SDRAM 存儲(chǔ)模塊51 、51, 、52、52, , CMOS圖像采集模塊6、6, , VGA輸出顯示模塊9、9,和一主動(dòng)串行 配置EPCS模塊8 ;其中,主動(dòng)串行配置EPCS模塊8的輸入端通過(guò)一下載模塊7與一 26針 插座(圖中未示)連接。 上述電路板上各部件的連接關(guān)系參見(jiàn)圖3。具體詳述如下由電源插座接入的+5V 直流電源經(jīng)電源模塊1轉(zhuǎn)換為+1. 5V和+3. 3V輸出的直流電源端口,直接為FPGA芯片2、 EPCS配置模塊8和下載模塊7供電;1位撥動(dòng)開(kāi)關(guān)3直接與FPGA芯片2的撥動(dòng)開(kāi)關(guān)端口 23連接,可為系統(tǒng)提供1位二值輸入數(shù)據(jù);按鍵開(kāi)關(guān)4與FPGA芯片2的按鍵開(kāi)關(guān)端口 24 連接,可為系統(tǒng)提供3位控制信號(hào)輸入;兩個(gè)CM0S圖像采集模塊6、6',其中一個(gè)采集模塊 與FPGA芯片2的第一采集端口 22連接,可為用戶采集第一路的圖像數(shù)據(jù);另一個(gè)采集模塊 與FPGA芯片2的第二采集端口 22'連接,可為用戶采集第二路圖像數(shù)據(jù);兩組SDRAM存儲(chǔ) 模塊分別與FPGA芯片2連接,其中,一組存儲(chǔ)模塊51、52與FPGA芯片的第一存儲(chǔ)端口 25、 第二存儲(chǔ)端口 26連接,可以存儲(chǔ)第一路圖像數(shù)據(jù);另一組存儲(chǔ)模塊51'、52'與FPGA芯片的第三存儲(chǔ)端口 25'、第四存儲(chǔ)端口 26'連接,可以存儲(chǔ)第二路圖像數(shù)據(jù);兩個(gè)VGA輸出顯示 模塊9、9'與FPGA芯片2的第一顯示端口 91和第二顯示端口 91'連接,可為系統(tǒng)提供標(biāo)準(zhǔn) LCD或CRT顯示器的連接;26針插座選用雙排插座,其內(nèi)端與一下載芯片輸入端連接構(gòu)成一 下載模塊7,該下載模塊的輸出端與主動(dòng)串行EPCS配置模塊8輸入端連接,主動(dòng)串行EPCS 配置模塊8的輸出端與FPGA芯片2的配置端口 21連接。 其中,系統(tǒng)可編程邏輯陣列FPGA芯片2采用Altera公司Cyclone系列的 EP1C6Q240C6芯片,支持50MHz、27MHz兩種時(shí)鐘頻率,以供設(shè)計(jì)選用;該FPGA芯片通過(guò)配置 端口 21與主動(dòng)串行EPCS配置模塊8連接,下載模塊7通過(guò)下載端口 81與下載模塊7連接。 電源模塊1選用兩片型號(hào)為L(zhǎng)M317T的電源模塊,分別為FPGA芯片2提供內(nèi)核電壓(+1. 5V) 和I/O接口電壓(+3. 3V);下載模塊7型號(hào)為74HC244,下載模塊7通過(guò)26針插座與外設(shè)的 微型計(jì)算機(jī)主機(jī)的并行接口 LPT連接,可為用戶提供數(shù)據(jù)下載的通訊接口 ,實(shí)現(xiàn)系統(tǒng)軟核 設(shè)計(jì)的下載驗(yàn)證;CMOS圖像采集模塊6、6'型號(hào)為THDB_D5M,為用戶采集一路視場(chǎng)圖像數(shù) 據(jù);SDRAM存儲(chǔ)模塊51、51'、52、52'型號(hào)為IS42S1610B,為用戶提供兩路圖形數(shù)據(jù)存儲(chǔ);VGA 輸出顯示模塊9和9'型號(hào)為ADV7123,為用戶提供兩路圖像顯示接口。其它部件如撥動(dòng) 開(kāi)關(guān)3、按鍵開(kāi)關(guān)4與26針插座等器件均為市售通用產(chǎn)品。 圖2為本實(shí)用新型所用的印刷電路板上所有部件的實(shí)際安裝布局圖。即將如圖1 所示的部件與兩種時(shí)鐘頻率、撥動(dòng)開(kāi)關(guān)等部件整合于一塊電路板上,其體積小,便于攜帶, 可與多種通用外部設(shè)備和微型計(jì)算機(jī)主機(jī)連接,進(jìn)行雙路視場(chǎng)圖像采集工作。 圖3為本實(shí)用新型的電路原理圖,其工作原理如下 本雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)的電路板上裝有一個(gè)電源插座,用于連接+5V直流 電源,經(jīng)過(guò)電路板上電源開(kāi)關(guān)的控制,將外部+5V電源接入電源模塊1,電源模塊1即可為 系統(tǒng)提供+1. 5V和+3. 3V的直流工作電壓,給系統(tǒng)FPGA芯片2、主動(dòng)串行EPC S配置模塊8 和下載模塊7供電;將系統(tǒng)上的26針插座(圖中未示)通過(guò)一 26芯扁平電纜與外設(shè)的微 型計(jì)算機(jī)的并行接口連接,即可以完成數(shù)據(jù)的下載;電路板上設(shè)置的50MHz、27MHz兩種時(shí) 鐘頻率可供設(shè)計(jì)選用。
權(quán)利要求一種雙路視場(chǎng)數(shù)字圖像采集系統(tǒng),其特征在于它包括一帶有電源插座的電路板,在該電路板上固裝有一可編程門陣列FPGA芯片(2),與該FPGA芯片不同引腳分別連接并固裝在電路板上的還有一組電源模塊(1)、一個(gè)為系統(tǒng)提供二值數(shù)據(jù)的撥動(dòng)開(kāi)關(guān)(3)、一組為系統(tǒng)提供控制信號(hào)的按鍵開(kāi)關(guān)(4)、一組VGA顯示模塊(9、9’)、兩個(gè)為系統(tǒng)提供圖像數(shù)據(jù)的CMOS圖像采集模塊(6、6’)、二組為系統(tǒng)存儲(chǔ)圖像的SDRAM存儲(chǔ)模塊(51、52、51’、52’)和一連接有下載模塊(7)的主動(dòng)串行EPCS配置模塊(8);其中,所述下載模塊(7)由一26針插座與一下載電路芯片組成;該雙路視場(chǎng)數(shù)字圖像采集系統(tǒng)通過(guò)所述VGA輸出顯示模塊(9、9’)與通用的外部設(shè)備連接;所述26針插座的輸入接口與外設(shè)的微型計(jì)算機(jī)主機(jī)的并行接口LPT連接。
2. 根據(jù)權(quán)利要求1所述的雙路視場(chǎng)數(shù)字圖像采集系統(tǒng),其特征在于所述FPGA芯片 (2)為Cyclone系列的EP1C6Q240C6芯片。
專利摘要本實(shí)用新型公開(kāi)了一種雙路視場(chǎng)數(shù)字圖像采集系統(tǒng),其特征為它包括一電路板,在該電路板上固裝有可編程門列陣FPGA芯片2,固裝在電路板上并與該FPGA芯片2不同引腳分別相接的還有電源模塊1、撥動(dòng)開(kāi)關(guān)3、按鍵開(kāi)關(guān)4、SDRAM存儲(chǔ)模塊51、51’、52、52’、CMOS圖像采集模塊6、6’、VGA輸出顯示模塊9、9’、主動(dòng)串行配置EPCS模塊8與下載模塊7。該數(shù)字圖像采集系統(tǒng)體積小、便于攜帶、使用方便,可實(shí)現(xiàn)隨時(shí)進(jìn)行雙路視場(chǎng)數(shù)字圖像采集任務(wù),克服了傳統(tǒng)采集系統(tǒng)體積大、價(jià)格高且依賴通用計(jì)算機(jī)配合專用圖像采集卡配合圖像處理軟件工作的缺陷。
文檔編號(hào)H04N7/18GK201499258SQ20092022273
公開(kāi)日2010年6月2日 申請(qǐng)日期2009年9月14日 優(yōu)先權(quán)日2009年9月14日
發(fā)明者關(guān)永, 尚媛園, 張偉功, 徐達(dá)維, 楊新華, 牛惠卓, 葛慶平, 趙曉旭, 馬森 申請(qǐng)人:首都師范大學(xué)
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1