專利名稱：基于xupv2p平臺的視頻解碼裝置的制作方法
技術領域：
本實用新型涉及一種視頻解碼設備，具體涉及一種基于XUPV2P平臺的視頻解碼 裝置。
背景技術：
在目前圖像信號存在數(shù)字和模擬兩大類，因此在涉及到圖像信號處理和傳輸?shù)南?統(tǒng)中，經(jīng)常要使用圖像捕獲技術和模擬和數(shù)字圖像信號的轉換。然而在對于碼率控制上，實 際的通信信道對于每秒鐘它們可以處理的能力有限度；在很多種情形下，碼率是一個定值， 編碼器的基礎是對于每個編碼的幀生成一個變的碼值，如果運動估計/補償過程工作正常 的話，那么就有更少的非0系數(shù)被用來編碼。由于使用基于Xilinx的S0PC實現(xiàn)圖像信號 的轉換和捕獲，比傳統(tǒng)上的實現(xiàn)方法更加靈活，系統(tǒng)體積更加緊湊，系統(tǒng)功能更加強大。因 此本實用新型為一種基于XUPV2P平臺的視頻解碼裝置，更好的實現(xiàn)數(shù)字和模擬視頻信號 進行轉換，使其帶來更好的效果。

實用新型內(nèi)容本實用新型所要解決的技術問題是如何提供一種基于XUPV2P平臺的視頻解碼裝
置，使其實現(xiàn)一個完整的視頻轉換的應用，所有的視頻速率的處理在視頻捕獲模塊中完成。 本實用新型所提出的技術問題是這樣解決的構造一種基于XUPV2P平臺的視頻 解碼裝置，包括微處理器、PLB高速總線、PLB20PB總線、低速0PB總線、塊存儲器，其特征在 于所述微處理器通過PLB高速總線外擴兩塊塊存儲器控制器，所述的兩塊塊存儲器控制 器再接上兩塊塊存儲器；兩塊塊存儲器分別為程序存儲器或者數(shù)據(jù)存儲器；所述微處理器 通過PLB高速總線與PLB20PB總線橋相連，PLB20PB總線橋外接到低速OPB總線，低速OPB 總線再分別外擴上UART通訊接口、 GPIO通用輸入輸出接口、 MY IP用戶定制IP、 TMER定 時器和INTC中斷控制器。 按照本實用新型所提供的基于XUPV2P平臺的視頻解碼裝置，其特征在于，所述微 處理器為PowerPC硬核處理器。 本實用新型的有益效果為本實用新型是基于Xilinx的XPS軟件和XUPV2P硬件 平臺，實現(xiàn)一個完整的視頻轉換的應用，處理NTSC和S視頻輸入信號，將其轉換為720*480 的VGA的模擬輸出，通過XUPV2P開發(fā)板的SVGA端口輸出。所有的視頻速率的處理在視頻 捕獲模塊中完成。

圖1是本實用新型所提供的結構框圖。
具體實施方式
以下結合附圖對本實用新型做進一步的說明[0009] 如圖1所示，一種基于XUPV2P平臺的視頻解碼裝置，包括微處理器、PLB高速總線、 PLB20PB總線、低速0PB總線、塊存儲器，其特征在于所述微處理器通過PLB高速總線外擴 兩塊塊存儲器控制器，所述的兩塊塊存儲器控制器再接上兩塊塊存儲器；兩塊塊存儲器分 別為程序存儲器或者數(shù)據(jù)存儲器；所述微處理器通過PLB高速總線與PLB20PB總線橋相連， PLB20PB總線橋外接到低速0PB總線，低速0PB總線再分別外擴上UART通訊接口 、 GPIO通 用輸入輸出接口、MYIP用戶定制IP、TMER定時器和INTC中斷控制器。 本實用新型是在Xilinx Virtex-II Pro開發(fā)平臺上實現(xiàn)，外擴VDEC1專用視頻子 卡，兩者通過I2C總線外接，視頻信號經(jīng)VDEC1編碼后將視頻信號輸入到FPGA芯片，對數(shù)據(jù) 使用4:2:2到4:4:4壓縮后進行相應處理，然后采用YCrCb至RGB編碼轉換，然后輸出給通 用顯示器。本實用新型是基于Xilinx的XPS軟件和XUPV2P硬件平臺，實現(xiàn)一個完整的視 頻轉換的應用，處理NTSC和S視頻輸入信號，將其轉換為720*480的VGA的模擬輸出，通過 XUPV2P開發(fā)板的SVGA端口輸出。所有的視頻速率的處理在視頻捕獲模塊中完成。 該裝置的實現(xiàn)是基于Xilinx的VIRTEX-II PRO的PowerPC硬核處理器，也就是片 上可編程系統(tǒng)。并使用Xilinx的EDK軟件平臺實現(xiàn)基于S0PC的視頻捕獲，并實現(xiàn)數(shù)字和模 擬視頻信號的轉換。處理器、總線、RAM和1IC總線接口提供接口，該接口用于對ADV7183B 的模式寄存器進行控制，使其支持三種視頻信號源。S0PC芯片有如下的特點1)至少包含 一個嵌入式處理器內(nèi)核。2)具有一定容量的片內(nèi)高速RAM。 3)具有足夠的片上可編程邏輯 資源。4)具有處理器調(diào)試接口和編程接口。
權利要求一種基于XUPV2P平臺的視頻解碼裝置，包括微處理器、PLB高速總線、PLB2OPB總線、低速OPB總線、塊存儲器，其特征在于所述微處理器通過PLB高速總線外擴兩塊塊存儲器控制器，所述的兩塊塊存儲器控制器再接上兩塊塊存儲器；兩塊塊存儲器分別為程序存儲器或者數(shù)據(jù)存儲器；所述微處理器通過PLB高速總線與PLB2OPB總線橋相連，PLB2OPB總線橋外接到低速OPB總線，低速OPB總線再分別外擴上UART通訊接口、GPIO通用輸入輸出接口、MY IP用戶定制IP、TIMER定時器和INTC中斷控制器。
2. 根據(jù)權利要求1所述的基于XUPV2P平臺的視頻解碼裝置，其特征在于所述微處理 器為PowerPC硬核處理器。
專利摘要本實用新型公開了一種基于XUPV2P平臺的視頻解碼裝置，包括微處理器、PLB高速總線、PLB2OPB總線、低速OPB總線、塊存儲器，其特征在于所述微處理器通過PLB高速總線外擴兩塊塊存儲器控制器，所述的兩塊塊存儲器控制器再接上兩塊塊存儲器；兩塊塊存儲器分別為程序存儲器或者數(shù)據(jù)存儲器；所述微處理器通過PLB高速總線與PLB2OPB總線橋相連，PLB2OPB總線橋外接到低速OPB總線，低速OPB總線再分別外擴上UART通訊接口、GPIO通用輸入輸出接口、MY IP用戶定制IP、TIMER定時器和INTC中斷控制器。本實用新型實現(xiàn)一個完整的視頻轉換，處理NTSC和S視頻輸入信號，將其轉換為模擬輸出，通過XUPV2P開發(fā)板的SVGA端口輸出。所有的視頻速率的處理在視頻捕獲模塊中完成。
文檔編號H04N7/26GK201479316SQ20092017652
公開日2010年5月19日 申請日期2009年9月3日 優(yōu)先權日2009年9月3日
發(fā)明者何炯, 周聞達 申請人:成都智暢信息科技發(fā)展有限公司