專利名稱：監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及監(jiān)控終端的技術(shù)領(lǐng)域，具體說(shuō)是一種采用異步雙時(shí)鐘解碼模塊，同時(shí) 利用本地時(shí)鐘和本地延遲180度時(shí)鐘對(duì)數(shù)據(jù)進(jìn)行解碼，從而有效減少時(shí)鐘翻轉(zhuǎn)時(shí)產(chǎn)生誤碼 的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法。
背景技術(shù)：
目前，隨著監(jiān)控行業(yè)的發(fā)展，現(xiàn)在的監(jiān)控已經(jīng)不僅僅是視頻傳輸和前端監(jiān)控終端 的云臺(tái)控制這些簡(jiǎn)單的系統(tǒng)搭建，而是囊括了智能交通、公安聯(lián)網(wǎng)等應(yīng)用的整個(gè)平安城市 系統(tǒng)。具備遠(yuǎn)距離傳輸能力的點(diǎn)對(duì)點(diǎn)光纖傳輸設(shè)備成為監(jiān)控系統(tǒng)重要的組成部分，此時(shí)需 要傳輸?shù)目刂茢?shù)據(jù)不僅包括控制云臺(tái)信號(hào)，還要控制現(xiàn)場(chǎng)車檢器、紅燈檢測(cè)器信號(hào)等等。由 于現(xiàn)場(chǎng)控制設(shè)備相互之間存在區(qū)別，需要傳輸?shù)目刂菩盘?hào)的速率也從DC到100KBPS各不相 同，而傳輸信號(hào)線路只有1芯光纖，這就要求設(shè)計(jì)將多路控制信號(hào)經(jīng)過(guò)傳輸設(shè)備的復(fù)用和 解復(fù)用來(lái)解決這樣的問(wèn)題?，F(xiàn)有數(shù)據(jù)復(fù)用和解復(fù)用技術(shù)，需要鎖相環(huán)、FPGA配合來(lái)完成點(diǎn) 對(duì)點(diǎn)光纖異步通訊信號(hào)的傳輸；或者通過(guò)專用SEDES方案來(lái)完成此項(xiàng)工作。但是，如上所述的已有技術(shù)中存在如下的不足點(diǎn)一方面，現(xiàn)有技術(shù)雖然可以支持高達(dá)50M的數(shù)據(jù)速率，但是設(shè)計(jì)成本方面存在巨 大的劣勢(shì)，不適用于低速的通訊應(yīng)用場(chǎng)合，這樣無(wú)疑增加了產(chǎn)品的成本，難以在激烈的監(jiān)控 行業(yè)點(diǎn)對(duì)點(diǎn)光傳輸市場(chǎng)競(jìng)爭(zhēng)中占據(jù)優(yōu)勢(shì)；另一方面，現(xiàn)有技術(shù)的傳輸設(shè)備在使用中受到處 理器的限制往往受制于死機(jī)等故障，設(shè)備的穩(wěn)定性不好。同時(shí)，現(xiàn)有技術(shù)的監(jiān)控終端數(shù)據(jù)傳 輸系統(tǒng)中，數(shù)據(jù)的解碼普遍采用單時(shí)鐘或同步時(shí)鐘的解碼模塊，在數(shù)據(jù)傳輸過(guò)程中時(shí)鐘翻 轉(zhuǎn)會(huì)引發(fā)大范圍的誤碼，從而導(dǎo)致數(shù)據(jù)傳輸失真。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種采用異步雙時(shí)鐘解碼模塊，同時(shí)利用本地時(shí) 鐘和本地延遲180度時(shí)鐘對(duì)數(shù)據(jù)進(jìn)行解碼，從而有效減少時(shí)鐘翻轉(zhuǎn)時(shí)產(chǎn)生誤碼的監(jiān)控終端 數(shù)據(jù)的零誤碼傳輸方法。本發(fā)明為解決公知技術(shù)中存在的技術(shù)問(wèn)題所采取的技術(shù)方案是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其中涉及的監(jiān)控終端控制數(shù)據(jù)傳輸系 統(tǒng)，包括用來(lái)接收主控設(shè)備控制數(shù)據(jù)的數(shù)據(jù)發(fā)送處理模塊、光纖發(fā)送模塊、光纖傳輸通道、 光纖接收模塊和用于將接收到數(shù)據(jù)處理之后提供給被控設(shè)備的數(shù)據(jù)接收處理模塊；數(shù)據(jù)發(fā) 送處理模塊包括數(shù)據(jù)接口轉(zhuǎn)換模塊、并串轉(zhuǎn)換模塊；數(shù)據(jù)接收處理模塊包括數(shù)據(jù)解碼模塊、 串并轉(zhuǎn)換模塊、解碼自適應(yīng)模塊、接口轉(zhuǎn)換模塊，其中解碼自適應(yīng)模塊用于自動(dòng)控制解碼模 塊校正誤碼；主控設(shè)備的多路控制數(shù)據(jù)順序通過(guò)數(shù)據(jù)接口轉(zhuǎn)換模塊、并串轉(zhuǎn)換模塊、光纖發(fā) 送模塊、光纖傳輸通道、光纖接收模塊、數(shù)據(jù)解碼模塊、串并轉(zhuǎn)換模塊、接口轉(zhuǎn)換模塊，傳輸 到被控設(shè)備端，其特征在于包括以下步驟在數(shù)據(jù)發(fā)送端
A、上電，數(shù)據(jù)發(fā)送處理模塊初始化；B、數(shù)據(jù)接口轉(zhuǎn)換模塊將主控設(shè)備的控制數(shù)據(jù)轉(zhuǎn)換為TTL數(shù)據(jù)送給數(shù)據(jù)發(fā)送處理 模塊；C、數(shù)據(jù)發(fā)送處理模塊將多通道數(shù)據(jù)串行化，并增加幀頭和校驗(yàn)；D、發(fā)送端數(shù)據(jù)處理模塊將串行化的數(shù)據(jù)發(fā)送至光纖傳輸通道；E、純邏輯運(yùn)行，保證數(shù)據(jù)發(fā)送處理模塊將數(shù)據(jù)無(wú)延時(shí)不間斷發(fā)送至光纖傳輸通 道；在數(shù)據(jù)接收端A、上電，數(shù)據(jù)接收處理模塊處于初始化狀態(tài)；B、本地時(shí)鐘發(fā)生系統(tǒng)提供給雙時(shí)鐘解碼電路和解碼輸出選擇模塊工作的時(shí)鐘系 統(tǒng)，其中雙時(shí)鐘解碼的時(shí)鐘分別為主時(shí)鐘的0度角和180度腳延時(shí)，提供給解碼輸出選擇模 塊的時(shí)鐘為主時(shí)鐘的270度腳延時(shí)；C、數(shù)據(jù)接收處理模塊接收來(lái)自發(fā)送端的異步串行數(shù)據(jù)并使用本地雙時(shí)鐘進(jìn)行串 行數(shù)據(jù)幀頭和校驗(yàn)檢測(cè)；D、完成幀頭和校驗(yàn)檢測(cè)后將解碼模塊輸出的控制數(shù)據(jù)暫時(shí)存放在2個(gè)數(shù)據(jù)寄存 器中，并置解碼狀態(tài)標(biāo)志位；E、解碼輸出選擇模塊根據(jù)異步雙時(shí)鐘解碼模塊的解碼輸出和解碼狀態(tài)標(biāo)志位選 擇正確的解碼輸出數(shù)據(jù)到接口轉(zhuǎn)換模塊；F、純邏輯運(yùn)行，保證數(shù)據(jù)接收處理模塊實(shí)時(shí)無(wú)間斷處理收到的數(shù)據(jù)并發(fā)送到受控 設(shè)備。本發(fā)明還可以采用如下技術(shù)措施異步雙時(shí)鐘解碼模塊采用兩塊解碼電路同步運(yùn)行，其中一塊采用本地時(shí)鐘進(jìn)行解 碼，另外一塊采用本地時(shí)鐘的180度相位延時(shí)時(shí)鐘進(jìn)行解碼，具體步驟如下I、接收解碼電路以異步雙時(shí)鐘解碼電路和解碼輸出選擇模塊為核心，完成串行數(shù) 據(jù)的并行化；II、解碼電路分別按照發(fā)射端設(shè)定好的插入幀頭的數(shù)據(jù)格式來(lái)檢驗(yàn)串行數(shù)據(jù)中是 否存在有效幀頭；III、如果幀頭有效，則解碼電路輸出保存到對(duì)應(yīng)的寄存器1和2，同時(shí)解碼狀態(tài)標(biāo) 志1和2位做相應(yīng)置成功標(biāo)志位，因?yàn)槭请p時(shí)鐘解碼電路因此解碼結(jié)果為2個(gè)；IV、如果幀頭無(wú)效，則解碼電路的解碼輸出無(wú)效，將對(duì)應(yīng)的解碼電路輸出寄存器清 空，同時(shí)將對(duì)應(yīng)的解碼狀態(tài)標(biāo)志位置失敗標(biāo)志位；V、解碼輸出選擇模塊根據(jù)解碼狀態(tài)標(biāo)志位1和2的狀態(tài)，選擇對(duì)應(yīng)的解碼結(jié)果輸 出到接口轉(zhuǎn)換電路。所述的數(shù)據(jù)發(fā)送處理模塊與數(shù)據(jù)接收處理模塊分別采用單片CPLD純邏輯器件實(shí) 現(xiàn)。所述的數(shù)據(jù)發(fā)送處理模塊與光纖發(fā)送模塊之間以TTL 口連接；數(shù)據(jù)接收處理模塊 與光纖接收模塊之間以TTL 口連接。所述的數(shù)據(jù)發(fā)送處理模塊與主控系統(tǒng)之間以異步串行通信接口連接，數(shù)據(jù)接收處 理模塊與被控系統(tǒng)之間以異步串行通信接口連接。
所述的光纖發(fā)送模塊與光纖接收模塊之間的光纖傳輸通道以點(diǎn)對(duì)點(diǎn)光纖相連。本發(fā)明具有的優(yōu)點(diǎn)和積極效果是本發(fā)明采用自行設(shè)計(jì)的數(shù)據(jù)復(fù)用協(xié)議、解碼協(xié)議、解碼自適應(yīng)模塊由一片可編程 邏輯器件CPLD實(shí)現(xiàn)，系統(tǒng)成本低，實(shí)用性強(qiáng)。本發(fā)明支持的數(shù)據(jù)通道數(shù)量和數(shù)據(jù)通道速率 可以根據(jù)需要隨意調(diào)整，而且不會(huì)增加設(shè)計(jì)成本。本發(fā)明基于點(diǎn)對(duì)點(diǎn)的光纖系統(tǒng)，采用純邏 輯器件實(shí)現(xiàn)，信號(hào)傳輸實(shí)時(shí)性強(qiáng)，特別適合對(duì)實(shí)時(shí)性要求很高的點(diǎn)對(duì)點(diǎn)光纖監(jiān)控系統(tǒng)。本發(fā) 明基于可編程邏輯器件實(shí)現(xiàn)，純邏輯運(yùn)行，不存在CPU等系統(tǒng)存在的死機(jī)風(fēng)險(xiǎn)，系統(tǒng)穩(wěn)定性 高。本地時(shí)鐘發(fā)生系統(tǒng)提供給雙時(shí)鐘解碼電路和解碼輸出選擇模塊工作的時(shí)鐘系統(tǒng)，其中 雙時(shí)鐘解碼的時(shí)鐘分別為主時(shí)鐘的0度角和180度腳延時(shí)，提供給解碼輸出選擇模塊的時(shí) 鐘為主時(shí)鐘的270度腳延時(shí)，完成幀頭和校驗(yàn)檢測(cè)后將解碼模塊輸出的控制數(shù)據(jù)暫時(shí)存放 在2個(gè)數(shù)據(jù)寄存器中，并置解碼狀態(tài)標(biāo)志位；解碼輸出選擇模塊根據(jù)異步雙時(shí)鐘解碼模塊 的解碼輸出和解碼狀態(tài)標(biāo)志位選擇正確的解碼輸出數(shù)據(jù)到接口轉(zhuǎn)換模塊因?yàn)椴捎秒p解碼 電路同時(shí)運(yùn)行，因此系統(tǒng)不存在解碼時(shí)鐘翻轉(zhuǎn)時(shí)候的誤碼問(wèn)題，因此本系統(tǒng)可以有效時(shí)限 實(shí)時(shí)解碼和無(wú)誤碼解碼。


圖1是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中監(jiān)控終端數(shù)據(jù)傳輸系統(tǒng)的示 意圖；圖2是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中數(shù)據(jù)發(fā)送處理模塊的結(jié)構(gòu)數(shù) 據(jù)框圖；圖3是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中數(shù)據(jù)接收處理模塊的結(jié)構(gòu)數(shù) 據(jù)框圖；圖4是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中零誤碼率異步串行解碼的工 作流程圖。
具體實(shí)施例方式以下參照附圖及實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)的說(shuō)明。圖1是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中監(jiān)控終端數(shù)據(jù)傳輸系統(tǒng)的示 意圖；圖2是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中數(shù)據(jù)發(fā)送處理模塊的結(jié)構(gòu)數(shù)據(jù)框 圖；圖3是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中數(shù)據(jù)接收處理模塊的結(jié)構(gòu)數(shù)據(jù)框 圖；圖4是本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法中零誤碼率異步串行解碼的工作流程 圖。如圖1所示，本發(fā)明中的監(jiān)控終端控制數(shù)據(jù)傳輸系統(tǒng)，包括用來(lái)接收主控設(shè)備控 制數(shù)據(jù)的數(shù)據(jù)發(fā)送處理模塊、光纖發(fā)送模塊、光纖傳輸通道、光纖接收模塊和用于將接收到 數(shù)據(jù)處理之后提供給被控設(shè)備的數(shù)據(jù)接收處理模塊，數(shù)據(jù)發(fā)送處理模塊包括數(shù)據(jù)接口轉(zhuǎn)換 模塊、并串轉(zhuǎn)換模塊；數(shù)據(jù)接收處理模塊包括數(shù)據(jù)解碼模塊、串并轉(zhuǎn)換模塊、解碼自適應(yīng)模 塊、接口轉(zhuǎn)換模塊，其中解碼自適應(yīng)模塊用于自動(dòng)控制解碼模塊校正誤碼；主控設(shè)備的多路 控制數(shù)據(jù)順序通過(guò)數(shù)據(jù)接口轉(zhuǎn)換模塊、并串轉(zhuǎn)換模塊、光纖發(fā)送模塊、光纖傳輸通道、光纖 接收模塊、數(shù)據(jù)解碼模塊、串并轉(zhuǎn)換模塊、接口轉(zhuǎn)換模塊，傳輸?shù)奖豢卦O(shè)備端。
其中，數(shù)據(jù)發(fā)送處理模塊與數(shù)據(jù)接收處理模塊分別采用單片CPLD純邏輯器件實(shí) 現(xiàn)。數(shù)據(jù)發(fā)送處理模塊與光纖發(fā)送模塊之間以TTL 口連接；數(shù)據(jù)接收處理模塊與光纖接收 模塊之間以TTL 口連接。數(shù)據(jù)發(fā)送處理模塊與主控系統(tǒng)之間以異步串行通信接口連接，數(shù) 據(jù)接收處理模塊與被控系統(tǒng)之間以異步串行通信接口如RS485、RS422、RS232連接。光纖發(fā) 送模塊與光纖接收模塊之間的光纖傳輸通道以點(diǎn)對(duì)點(diǎn)光纖相連。本發(fā)明的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，數(shù)據(jù)傳輸?shù)牟襟E如下在數(shù)據(jù)發(fā)送端A、上電，數(shù)據(jù)發(fā)送處理模塊初始化；B、數(shù)據(jù)接口轉(zhuǎn)換模塊將主控設(shè)備的控制數(shù)據(jù)轉(zhuǎn)換為TTL數(shù)據(jù)送給數(shù)據(jù)發(fā)送處理 模塊；C、數(shù)據(jù)發(fā)送處理模塊將多通道數(shù)據(jù)串行化，并增加幀頭和校驗(yàn)；D、發(fā)送端數(shù)據(jù)處理模塊將串行化的數(shù)據(jù)發(fā)送至光纖傳輸通道；E、純邏輯運(yùn)行，保證數(shù)據(jù)發(fā)送處理模塊將數(shù)據(jù)無(wú)延時(shí)不間斷發(fā)送至光纖傳輸通 道；在數(shù)據(jù)接收端A、上電，數(shù)據(jù)接收處理模塊處于初始化狀態(tài)；B、本地時(shí)鐘發(fā)生系統(tǒng)提供給雙時(shí)鐘解碼電路和解碼輸出選擇模塊工作的時(shí)鐘系 統(tǒng)，其中雙時(shí)鐘解碼的時(shí)鐘分別為主時(shí)鐘的0度角和180度腳延時(shí)，提供給解碼輸出選擇模 塊的時(shí)鐘為主時(shí)鐘的270度腳延時(shí)；C、數(shù)據(jù)接收處理模塊接收來(lái)自發(fā)送端的異步串行數(shù)據(jù)并使用本地雙時(shí)鐘進(jìn)行串 行數(shù)據(jù)幀頭和校驗(yàn)檢測(cè)；D、完成幀頭和校驗(yàn)檢測(cè)后將解碼模塊輸出的控制數(shù)據(jù)暫時(shí)存放在2個(gè)數(shù)據(jù)寄存 器中，并置解碼狀態(tài)標(biāo)志位；E、解碼輸出選擇模塊根據(jù)異步雙時(shí)鐘解碼模塊的解碼輸出和解碼狀態(tài)標(biāo)志位選 擇正確的解碼輸出數(shù)據(jù)到接口轉(zhuǎn)換模塊；F、純邏輯運(yùn)行，保證數(shù)據(jù)接收處理模塊實(shí)時(shí)無(wú)間斷處理收到的數(shù)據(jù)并發(fā)送到受控 設(shè)備。如圖2所示，數(shù)據(jù)發(fā)送模塊包括接口轉(zhuǎn)換模塊、幀頭碼發(fā)生器、時(shí)鐘發(fā)生器和并串 轉(zhuǎn)換模塊。數(shù)據(jù)發(fā)送模塊實(shí)現(xiàn)將主控設(shè)備的多路并行控制數(shù)據(jù)進(jìn)行編碼的功能，具體實(shí)現(xiàn) 步驟如下a、接口轉(zhuǎn)換模塊將主控設(shè)備數(shù)據(jù)類型轉(zhuǎn)換為TTL類型，方便后續(xù)電路處理；b、幀頭碼發(fā)生器根據(jù)所需要傳輸?shù)男盘?hào)通道數(shù)量和類型，發(fā)生并串轉(zhuǎn)換的幀頭 碼，并將此信號(hào)傳輸給并串轉(zhuǎn)換模塊；C、時(shí)鐘信號(hào)發(fā)生器根據(jù)所需要傳輸數(shù)據(jù)通道的數(shù)量為并串轉(zhuǎn)換模塊提供對(duì)應(yīng)的 時(shí)鐘系統(tǒng)；d、控制信號(hào)產(chǎn)生器根據(jù)數(shù)據(jù)通道的數(shù)量和幀頭碼的類型，產(chǎn)生控制信號(hào)提供給并 串轉(zhuǎn)換模塊實(shí)現(xiàn)控制信號(hào)的串行化；e、串行信號(hào)輸出模塊接收并串轉(zhuǎn)換的信號(hào)并將信號(hào)提供給光纖發(fā)送模塊。如圖3所示，數(shù)據(jù)接收模塊包括異步串行信號(hào)輸入模塊、本地時(shí)鐘發(fā)生系統(tǒng)、時(shí)鐘一解碼電路、時(shí)鐘二解碼電路、兩個(gè)幀頭檢測(cè)電路、解碼輸出控制電路和并行信號(hào)輸出到接 口轉(zhuǎn)換模塊，數(shù)據(jù)接收模塊從光纖異步串行數(shù)據(jù)中將多路控制數(shù)據(jù)提取出來(lái)，具體步驟如 下A、異步串行信號(hào)輸入模塊接收光纖接收模塊收到信號(hào)提供給系統(tǒng)處理；B、本地時(shí)鐘發(fā)生系統(tǒng)根據(jù)異步串行數(shù)據(jù)頻率輸出時(shí)鐘給到兩個(gè)解碼電路的時(shí)鐘 和解碼輸出控制電路的時(shí)鐘；其中這個(gè)時(shí)鐘是異步串行數(shù)據(jù)時(shí)鐘的4倍頻，控制信號(hào)是基 于本地時(shí)鐘的從0到3計(jì)數(shù)輸出，用來(lái)控制解碼系統(tǒng)的工作相位和解碼輸出電路的時(shí)鐘相 位；其中各模塊工作時(shí)候解碼電路一采用主時(shí)鐘的0度相位角工作，解碼電路二采用主時(shí) 鐘的180度相位角工作，解碼輸出電路采用主時(shí)鐘的270度相位角工作；C、幀頭檢測(cè)單元用來(lái)監(jiān)測(cè)接收數(shù)據(jù)中的幀頭和校驗(yàn)，確定是否和發(fā)送端建立同步 鎖定，并將監(jiān)測(cè)結(jié)果提供給對(duì)應(yīng)的解碼模塊，解碼模塊根據(jù)幀頭檢測(cè)結(jié)果完成解碼輸出和 解碼成功標(biāo)志輸出給解碼輸出控制電路；D、解碼輸出控制電路根據(jù)兩個(gè)解碼電路的解碼成功標(biāo)志位的狀態(tài)，選擇對(duì)應(yīng)的解 碼輸出到并行信號(hào)輸出接口轉(zhuǎn)換模塊，完成解碼輸出。如圖4所示，接收端零誤碼率異步串行解碼模塊接收來(lái)自發(fā)送端的串行數(shù)據(jù)并實(shí) 時(shí)進(jìn)行解碼分析，具體步驟如下I、接收解碼電路以雙本地時(shí)鐘解碼電路即以本地時(shí)鐘0度相位角解碼電路和本 地時(shí)鐘延時(shí)180度相位角解碼電路為核心，完成串行數(shù)據(jù)的并行化解碼；II、接收端按照發(fā)射端設(shè)定好的插入幀頭的數(shù)據(jù)格式來(lái)檢驗(yàn)串行數(shù)據(jù)中是否存在 有效幀頭；III、如果幀頭有效，則解碼電路輸出有效，可以將解碼輸出存放到對(duì)應(yīng)的解碼輸 出寄存器中，并將解碼狀態(tài)標(biāo)志位置正確標(biāo)志位；在本地時(shí)鐘0度相位角解碼電路中，如果 找到幀頭，將幀頭后4位數(shù)據(jù)存放到Dl內(nèi)，置標(biāo)志位Sl為1 ；如果幀頭無(wú)效，則將解碼成功 標(biāo)志位置錯(cuò)誤標(biāo)志位，置標(biāo)志位Sl為0 ； IV、如果0度角時(shí)鐘解碼電路解碼成功，本地時(shí)鐘延時(shí)270度相位角將解碼數(shù)據(jù)Dl 輸出到接口完成解碼；否則判斷180度角時(shí)鐘解碼是否成功，在本地時(shí)鐘180度相位角解 碼電路中，如果找到幀頭，將幀頭后4位數(shù)據(jù)存放到D2內(nèi)，置標(biāo)志位S2為1，本地時(shí)鐘延時(shí) 270度將D2輸出到接口完成解碼，如果幀頭無(wú)效，則將解碼成功標(biāo)志位置錯(cuò)誤標(biāo)志位，置標(biāo) 志位S2為0 ；不管是那個(gè)解碼電路成功，解碼數(shù)據(jù)輸出的相位都是固定的，以保證解碼輸出 的正確性。因?yàn)楫惒酵ㄓ崈啥藭r(shí)鐘頻率精度誤差在50ppm以內(nèi)，因此解碼0度角和180度角 雙解碼電路至少有一個(gè)可以保證解碼成功，因此可以保證從接收解碼上的零誤碼率。系統(tǒng)內(nèi)部是雙解碼電路同時(shí)運(yùn)行，計(jì)算晶振精度和幀長(zhǎng)度關(guān)系可以確認(rèn)至少有一 個(gè)解碼可以獲得成功，延時(shí)輸出Dl或者D2，完成無(wú)丟碼的異步解碼功能；相比較原來(lái)的專 利技術(shù)，有效解決在解碼時(shí)鐘翻轉(zhuǎn)的時(shí)候?qū)е碌恼`碼情況。
權(quán)利要求
1.一種監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其中涉及的監(jiān)控終端控制數(shù)據(jù)傳輸系統(tǒng)，包 括用來(lái)接收主控設(shè)備控制數(shù)據(jù)的數(shù)據(jù)發(fā)送處理模塊、光纖發(fā)送模塊、光纖傳輸通道、光纖 接收模塊和用于將接收到數(shù)據(jù)處理之后提供給被控設(shè)備的數(shù)據(jù)接收處理模塊；數(shù)據(jù)發(fā)送處 理模塊包括數(shù)據(jù)接口轉(zhuǎn)換模塊、并串轉(zhuǎn)換模塊；數(shù)據(jù)接收處理模塊包括數(shù)據(jù)解碼模塊、串并 轉(zhuǎn)換模塊、解碼自適應(yīng)模塊、接口轉(zhuǎn)換模塊，其中解碼自適應(yīng)模塊用于自動(dòng)控制解碼模塊校 正誤碼；主控設(shè)備的多路控制數(shù)據(jù)順序通過(guò)數(shù)據(jù)接口轉(zhuǎn)換模塊、并串轉(zhuǎn)換模塊、光纖發(fā)送模 塊、光纖傳輸通道、光纖接收模塊、數(shù)據(jù)解碼模塊、串并轉(zhuǎn)換模塊、接口轉(zhuǎn)換模塊，傳輸?shù)奖?控設(shè)備端，其特征在于包括以下步驟在數(shù)據(jù)發(fā)送端A、上電，數(shù)據(jù)發(fā)送處理模塊初始化；B、數(shù)據(jù)接口轉(zhuǎn)換模塊將主控設(shè)備的控制數(shù)據(jù)轉(zhuǎn)換為TTL數(shù)據(jù)送給數(shù)據(jù)發(fā)送處理模塊；C、數(shù)據(jù)發(fā)送處理模塊將多通道數(shù)據(jù)串行化，并增加幀頭和校驗(yàn)；D、發(fā)送端數(shù)據(jù)處理模塊將串行化的數(shù)據(jù)發(fā)送至光纖傳輸通道；E、純邏輯運(yùn)行，保證數(shù)據(jù)發(fā)送處理模塊將數(shù)據(jù)無(wú)延時(shí)不間斷發(fā)送至光纖傳輸通道；在數(shù)據(jù)接收端A、上電，數(shù)據(jù)接收處理模塊處于初始化狀態(tài)；B、本地時(shí)鐘發(fā)生系統(tǒng)提供給雙時(shí)鐘解碼電路和解碼輸出選擇模塊工作的時(shí)鐘系統(tǒng)，其 中雙時(shí)鐘解碼的時(shí)鐘分別為主時(shí)鐘的0度角和180度腳延時(shí)，提供給解碼輸出選擇模塊的 時(shí)鐘為主時(shí)鐘的270度腳延時(shí)；C、數(shù)據(jù)接收處理模塊接收來(lái)自發(fā)送端的異步串行數(shù)據(jù)并使用本地雙時(shí)鐘進(jìn)行串行數(shù) 據(jù)幀頭和校驗(yàn)檢測(cè)；D、完成幀頭和校驗(yàn)檢測(cè)后將解碼模塊輸出的控制數(shù)據(jù)暫時(shí)存放在2個(gè)數(shù)據(jù)寄存器中， 并置解碼狀態(tài)標(biāo)志位；E、解碼輸出選擇模塊根據(jù)異步雙時(shí)鐘解碼模塊的解碼輸出和解碼狀態(tài)標(biāo)志位選擇正 確的解碼輸出數(shù)據(jù)到接口轉(zhuǎn)換模塊；F、純邏輯運(yùn)行，保證數(shù)據(jù)接收處理模塊實(shí)時(shí)無(wú)間斷處理收到的數(shù)據(jù)并發(fā)送到受控設(shè)備。
2.根據(jù)權(quán)利1所述的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其特征在于異步雙時(shí)鐘解碼 模塊采用兩塊解碼電路同步運(yùn)行，其中一塊采用本地時(shí)鐘進(jìn)行解碼，另外一塊采用本地時(shí) 鐘的180度相位延時(shí)時(shí)鐘進(jìn)行解碼，具體步驟如下I、接收解碼電路以異步雙時(shí)鐘解碼電路和解碼輸出選擇模塊為核心，完成串行數(shù)據(jù)的 并行化；II、解碼電路分別按照發(fā)射端設(shè)定好的插入幀頭的數(shù)據(jù)格式來(lái)檢驗(yàn)串行數(shù)據(jù)中是否存 在有效幀頭；III、如果幀頭有效，則解碼電路輸出保存到對(duì)應(yīng)的寄存器1和2，同時(shí)解碼狀態(tài)標(biāo)志位 1和2做相應(yīng)置成功標(biāo)志位，由于采用雙時(shí)鐘解碼電路，解碼結(jié)果為2個(gè)；IV、如果幀頭無(wú)效，則解碼電路的解碼輸出無(wú)效，將對(duì)應(yīng)的解碼電路輸出寄存器清空， 同時(shí)將對(duì)應(yīng)的解碼狀態(tài)標(biāo)志位置失敗標(biāo)志位；V、解碼輸出選擇模塊根據(jù)解碼狀態(tài)標(biāo)志位1和2的狀態(tài)，選擇對(duì)應(yīng)的解碼結(jié)果輸出到接口轉(zhuǎn)換電路。
3.根據(jù)權(quán)利1所述的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其特征在于數(shù)據(jù)發(fā)送處理模 塊與數(shù)據(jù)接收處理模塊分別采用單片CPLD純邏輯器件實(shí)現(xiàn)。
4.根據(jù)權(quán)利1所述的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其特征在于數(shù)據(jù)發(fā)送處理模 塊與光纖發(fā)送模塊之間以TTL 口連接；數(shù)據(jù)接收處理模塊與光纖接收模塊之間以TTL 口連接。
5.根據(jù)權(quán)利1所述的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其特征在于數(shù)據(jù)發(fā)送處理模 塊與主控系統(tǒng)之間以異步串行通信接口連接，數(shù)據(jù)接收處理模塊與被控系統(tǒng)之間以異步串 行通信接口連接。
6.根據(jù)權(quán)利1所述的監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其特征在于光纖發(fā)送模塊與 光纖接收模塊之間的光纖傳輸通道以點(diǎn)對(duì)點(diǎn)光纖相連。
全文摘要
一種監(jiān)控終端數(shù)據(jù)的零誤碼傳輸方法，其中時(shí)鐘發(fā)生系統(tǒng)提供雙時(shí)鐘解碼電路和解碼輸出選擇模塊工作的時(shí)鐘系統(tǒng)，其中雙時(shí)鐘解碼的時(shí)鐘分別為主時(shí)鐘的0度角和180度腳延時(shí)，提供給解碼輸出選擇模塊的時(shí)鐘為主時(shí)鐘的270度腳延時(shí)，完成幀頭和校驗(yàn)檢測(cè)后將解碼模塊輸出的控制數(shù)據(jù)暫時(shí)存放在2個(gè)數(shù)據(jù)寄存器中，并置解碼狀態(tài)標(biāo)志位；解碼輸出選擇模塊根據(jù)異步雙時(shí)鐘解碼模塊的解碼輸出和解碼狀態(tài)標(biāo)志位選擇正確的解碼輸出數(shù)據(jù)到接口轉(zhuǎn)換模塊。因?yàn)椴捎秒p解碼電路同時(shí)運(yùn)行，因此系統(tǒng)不存在解碼時(shí)鐘翻轉(zhuǎn)時(shí)候的誤碼問(wèn)題，因此本系統(tǒng)可以有效時(shí)限實(shí)時(shí)解碼和無(wú)誤碼解碼。
文檔編號(hào)H04N7/64GK102098490SQ20091022904
公開日2011年6月15日 申請(qǐng)日期2009年12月9日 優(yōu)先權(quán)日2009年12月9日
發(fā)明者戴林, 薛超 申請(qǐng)人:天津天地偉業(yè)數(shù)碼科技有限公司