專利名稱：設(shè)備保護方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電信領(lǐng)域并且更具體地涉及一種用于保護切換矩陣以防失效 (failure)的設(shè)備保護方法和有關(guān)網(wǎng)絡(luò)節(jié)點。
背景技術(shù)：
在傳送網(wǎng)絡(luò)中，針對網(wǎng)絡(luò)設(shè)備的可靠性要求非常嚴格，因為單個失效可能影響大 量網(wǎng)絡(luò)業(yè)務(wù)并且因此影響大量連接用戶。通常通過設(shè)備保護來實現(xiàn)增加的可靠性，其中網(wǎng) 元內(nèi)的關(guān)鍵部件由可以在失效情況下接管操作的備用部件保護。特別關(guān)鍵的部件是比如數(shù) 字交叉連接這樣的大型切換節(jié)點的切換矩陣。 用于交叉連接系統(tǒng)中的切換矩陣的一種設(shè)備保護可能性是1 + 1保護。該系統(tǒng)具有 兩個完整和獨立的切換矩陣，一個充當工作或者"有效(live)"切換矩陣而第二個充當待命 (standby)切換矩陣。這具有的優(yōu)點在于兩個矩陣可以配置為相同并且并行工作，從而在失 效情況下，可以簡單地選擇待命矩陣以接管操作而無需在先的耗時矩陣配置步驟。這一保 護方案因此稱為熱待命保護。然而，它需要100%的未用資源開銷并且因此具有高成本。
在大型切換節(jié)點中，矩陣設(shè)計通常是模塊化的，從而切換矩陣包括多個矩陣板。在 這樣的布置中，有可能實施N+l保護方案，其中提供一個備用矩陣板，以便如果N個工作板 之一失效則接管操作。然而，在失效的情況下，切換矩陣必須被重新配置為包括備用矩陣 板，這是耗時的。這樣的保護方案因此稱為冷待命保護。 即使熱待命方法可以比冷待命方法明顯更快，二者通常也不是無中斷的 (hitless)，這意味著將出現(xiàn)至少一些幀的短暫業(yè)務(wù)中斷。然而重要的是設(shè)備保護切換 (EPS)比網(wǎng)絡(luò)級保護方案(諸如線路保護或者路徑保護)更快。在切換矩陣失效情況下，設(shè) 備保護方法應(yīng)當在有準備的線路保護可以反應(yīng)之前、即在明顯少于50ms內(nèi)切換。
另外，通常用來確定失效狀況并且啟動保護切換的相關(guān)機制相當緩慢而且并不很 準確。EPS機制不能發(fā)現(xiàn)和糾正矩陣芯片中的隨機故障如"單事件擾動"或者錯誤。

發(fā)明內(nèi)容
因此本發(fā)明的目的在于提供一種用于保護切換矩陣以防失效的改進方法和有關(guān) 網(wǎng)絡(luò)節(jié)點。 通過以下步驟來實現(xiàn)網(wǎng)絡(luò)節(jié)點中包含多個矩陣模塊的切換矩陣的設(shè)備保護將輸 入信號分片成k個并行信號分片，其中k > 2 ;使用糾錯碼將k個信號分片編碼成n個編碼 信號分片以向所述輸入信號添加冗余，其中n > k+1 ;經(jīng)由n個相異矩陣模塊通過切換矩陣 切換所述n個編碼信號分片；并且將n個編碼信號分片解碼成k個解碼信號分片以糾正在 通過所述切換矩陣和通過底板鏈路之時引入的錯誤。 優(yōu)選地，切換矩陣包含第一數(shù)目的矩陣板，各矩陣板攜帶第二數(shù)目的矩陣模塊。經(jīng) 由n個相異矩陣板上的矩陣模塊切換n個編碼信號分片。 提出的設(shè)備保護方法完全無中斷并且也覆蓋非系統(tǒng)故障和隨機錯誤。因此它是完全無錯的。


現(xiàn)在將參照以下附圖描述本發(fā)明的優(yōu)選實施例
圖1示出了具有冗余矩陣板的網(wǎng)元的框圖；
圖2示出了經(jīng)過切換矩陣的冗余信號傳送；
圖3示出了第一實施例中在切換之前的信號編碼；
圖4示出了信號編碼的第二實施例； 圖5示出了使用三個替代求解器在切換之后進行的信號解碼；
并且 圖6示出了線路卡的框圖。
具體實施例方式
在圖1中示出了具有設(shè)備保護切換矩陣的網(wǎng)元的第一實施例。該網(wǎng)元具有64個 輸入端口 11-164和64個輸出端口 01-064。切換矩陣SM在矩陣控制器(未示出)的控 制之下按照需要在任何輸入與輸出端口之間建立交叉連接。切換矩陣SM包含6個矩陣板 MB1-MB4、EB5、EB6。這些矩陣板各自攜帶四個矩陣模塊Ml. 1-M4. 4 ;El. 5_E4. 6。矩陣SM因 此具有共計24個矩陣模塊。各切換模塊具有位速率為3. 5吉比特/秒的64X64個鏈路的 容量。每個這樣的信號攜帶256個時隙。矩陣板EB5、EB6提供額外切換容量以保護四個矩 陣板MB1-MB4。 矩陣模塊可以是基于輸出驅(qū)動存儲器的切換設(shè)備，如通過引用在此并入的本申請 人的專利EP1699257中所述的適合于T匿和分組應(yīng)用的切換設(shè)備。 輸入端口 11-164和輸出端口 01-064布置于輸入/輸出線路卡上，各線路卡具有 輸入端口和對應(yīng)輸出端口 。各線路卡具有40吉比特/秒的容量(這就STS-1能力而言對 應(yīng)于768個時隙)并且通過3. 5吉比特/秒的四個鏈路( 一個鏈路針對一個矩陣模塊)來 連接到各矩陣板。在圖1中僅示例地示出相互連接。另外，為了簡化表示而示出了輸入和 對應(yīng)輸出不相交，盡管這些實際上布置于相同線路卡上。因此，圖1中的信號流從左到右。
網(wǎng)元的設(shè)計是基于申請人的通過引用結(jié)合于此的專利EP1585358中所述類型的 分片式架構(gòu)。本質(zhì)上，在分片式架構(gòu)中，各數(shù)據(jù)路徑分布于單級中的多個并聯(lián)切換元件。
具體而言，來自特定線路卡的某一數(shù)據(jù)字節(jié)塊散布于四個數(shù)據(jù)鏈路，從而第一鏈 路攜帶各數(shù)據(jù)字節(jié)的第1位和第2位，第二鏈路攜帶第3位和第4位，并且以此類推。隨后， 來自后續(xù)時隙的字節(jié)類似地分布。然后四個矩陣模塊中的各矩陣模塊一次切換兩個數(shù)據(jù) 位，以便在輸出線路卡處重組。在優(yōu)選實施例中，數(shù)據(jù)信號的八個字節(jié)分片成四個信號進行 切換。這在各內(nèi)部鏈路上獲得16位的數(shù)據(jù)字。這樣的數(shù)據(jù)字稱為"分片"。然而應(yīng)當清楚， 信號分片未必需要構(gòu)造成固定長度的字或者位組，但是也可以例如在每字節(jié)的基礎(chǔ)上將信 號分片。 通常，分片式架構(gòu)中的矩陣板被設(shè)計成并行處理所有信號分片、即待切換的信號 的所有四個并行分片將去往單個矩陣板進行切換。矩陣模塊的數(shù)目因此對應(yīng)于并行信號分 片的數(shù)目。
5
該實施例引入不同的概念，根據(jù)該概念，四個并行分片由四個不同矩陣板處理，例 如由矩陣板MB1-MB4的矩陣模塊Ml. 1、M1. 2、M1. 3和Ml. 4處理?；舅枷朐谟诰哂衅渌?四個矩陣模塊的矩陣板可能發(fā)生失效、但是不同矩陣板上的兩個矩陣模塊同時失效的可能 性很低。因此在切換矩陣失效情況下將僅影響各字節(jié)的兩位。 為了保護通過切換矩陣的信號以防矩陣失效，在另一方面中，該實施例引入基于 冗余信號編碼的保護概念。換而言之，通過在切換之前對信號進行編碼以向信號添加冗余 來保護經(jīng)過切換矩陣的信號路徑。在該第一實施例中，通過將兩個冗余字添加到6個編碼 分片中來對四個信號分片進行編碼。在圖1中，在輸入端口 11-164與切換矩陣SM之間提 供編碼器EC1-EC64，而在切換矩陣與輸出端口 01-064之間提供對應(yīng)解碼器DC1_DC64。
六個編碼分片傳遞到將它們并行切換到相同輸出的六個矩陣板MB1-MB4、 EB5、 EB6。特定信號路徑因此使用各矩陣板的一個矩陣模塊，例如第一矩陣模塊。因此從邏輯觀 點來看，可以通過四個邏輯切換平面LP1-LP4的設(shè)計來代表切換矩陣SM，其中經(jīng)由一個邏 輯切換平面將信號從輸入切換到輸出。 圖2具體示出了去往和來自切換矩陣SM的信號分發(fā)。待切換的信號(x)具有四個 信號分片x(O)到x(3)。信號編碼器ECl將這四個信號編碼成六個信號分片x(O)到x(5)。 這六個信號分片并行傳遞到分別駐留于物理矩陣板MB1-MB4、 EB5、 EB6之一上的六個矩陣 模塊Ml. 1、M1. 2、 Ml. 3、 Ml. 4、 El. 5和El. 6。這些切換模塊形成切換矩陣SM的邏輯切換平 面LP1。在圖2中未示出信號x切換到哪個輸出端口。 還示出了經(jīng)由邏輯切換平面LP4切換到信號輸出064的編碼成六個分片 y (0) -y (5)的另一信號(y) 。 LP4包括矩陣模塊M4. 1、 M4. 2、 M4. 3、 M4. 4、 E4. 5和E4. 6。圖 2未示出輸入信號y來自哪個輸入。信號y從邏輯切換平面LP4傳遞到信號解碼器DC64， 該信號解碼器將六個信號分片y(0)-y(5)解碼成原始的四個信號分片y(0)-(3)。
在所選例子中，編碼器和解碼器位于線路卡上。例如，編碼器EC1位于線路卡LCl 上。對應(yīng)信號解碼器DCl位于相同線路卡上，但是該線路卡被示出為表示為LCl'的邏輯 相異塊，因為它涉及線路卡LC1的輸出功能。實際上，LC和LC1'為相同物理線路卡。為 求簡化，圖2未示出輸入11-164和輸出01-064，但是這些輸入和輸出也布置于對應(yīng)線路卡 LC1-LC64上。 與上文參照圖1所述一樣，圖2也未示出輸入線路卡與矩陣板之間的所有相互連 接。實際上，存在從各線路卡到各矩陣模塊的相互連接。具體而言，編碼器的代表六個信號 分片的六個輸出中的每一個去往特定邏輯平面LPi的所有四個矩陣設(shè)備。這同樣適用于連 接到矩陣模塊的輸出側(cè)的解碼器。在所示的具有4個矩陣板加上2個冗余矩陣板(各自攜 帶4個矩陣模塊)的架構(gòu)中，在各輸入與切換結(jié)構(gòu)之間以及從切換結(jié)構(gòu)到各輸出之間存在 各自位速率為3. 5Gb/s的(4+2) *4個鏈路。 在一個簡化實施例中，可以簡單地將信號復制("分叉")到矩陣模塊、然后在切換 結(jié)構(gòu)輸入處選擇信號("分叉和選擇")。在更復雜的優(yōu)選實施例中，在編碼器前面和在解 碼器后面在線路卡上提供結(jié)構(gòu)接入設(shè)備。這樣的結(jié)構(gòu)接入設(shè)備可以視為矩陣輸入級和輸出 級，從而切換結(jié)構(gòu)是多級切換。 如上所述，各線路卡具有768個STS-1等效的容量(40Gb/s)。這些768個時隙由 結(jié)構(gòu)接入設(shè)備劃分成分別具有192個時隙(10Gb/s)的4組。192個時隙將發(fā)送到各板上的第一矩陣模塊，第二組192個時隙將發(fā)送到各板上的第二矩陣模塊，并且以此類推。換而 言之，第一組192個時隙去往第一邏輯切換平面LP1，第二組192個時隙去往第二邏輯平面 LP2，并且以此類推。并不要求分別具有192個時隙的各組連續(xù)；可以用任何任意方式、例如 經(jīng)由時隙互換(TSI)來選擇它們。 分別具有192個時隙的各組將在進入切換結(jié)構(gòu)SM之前被編碼以添加冗余，并且在 切換結(jié)構(gòu)之后被解碼。在輸出處，類似結(jié)構(gòu)接入功能重組接收的分別具有192個時隙的4 組以形成40Gb/s輸出信號。 圖6示出了線路卡LC的例子。它在接收方向上包含將0/E轉(zhuǎn)換電信號輸出到分 片器SL的光學接收器RX。分片器SL的輸出去往將時隙分發(fā)到四個邏輯矩陣平面的結(jié)構(gòu)接 入模塊FA。結(jié)構(gòu)接入模塊包括通過添加冗余來生成編碼的6個信號分片的編碼器EC。結(jié) 構(gòu)接入模塊FA具有六個并行信號分片的四個輸出，各輸出導向切換矩陣的四個邏輯平面。
在發(fā)送方向上，線路卡LC從切換矩陣接收分別攜帶六個信號分片的四組六個連 接。這些去往類似結(jié)構(gòu)接入模塊FA'，該模塊將4X192個時隙重組成輸出信號。結(jié)構(gòu)接入 模塊FA'也包括通過糾錯并且去除冗余來將六個分片解碼成原始的四個分片的信號解碼 器。這些饋送到解分片器DSL，解分片信號從該DSL去往光學發(fā)送器TX。
如上所述，內(nèi)部信號鏈路在3. 5Gb/s操作并且因此可以攜帶共計256個時隙。對 于SDH或者SONET應(yīng)用，理論上將僅需其中的192個。然而，例如考慮網(wǎng)絡(luò)保護，這些192 個時隙在實踐中并不足夠，因為矩陣也將需要支持多播連接。另外，其它T匿模式如OTN也 將使用更大數(shù)目的時隙。此外，網(wǎng)元也可以支持其中將分組數(shù)據(jù)映射成內(nèi)部分片格式的數(shù) 據(jù)模式，該模式于是將使用更大數(shù)目的時隙，例如204個時隙，并且對于邊帶信息可能需要 更多時隙。 在下文中將具體描述編碼和解碼的不同實施例。圖3示出了第一實施例中的信號 編碼方案。將信號x劃分成4個分片x (0) 、 x (1) 、 x (2)和x (3)。編碼器塊EC執(zhí)行編碼功 能以向信號添加冗余。編碼是基于塊糾錯碼，其中一般而言k個信息符號加上n-k個冗余 符號代表碼字。在優(yōu)選實施例中，使用包括容許n-k個已知失效或者(n-k)/2個未知失效 的公知Reed-Solomon碼。已知失效是值未知、但是位置已知的失效，而未知失效是值和位 置均未知的失效。 因而，編碼器EC向信號分片x(0)-x(3)添加兩個冗余信號分片x (4)和x(5)。如 前所述，針對8個字節(jié)的字W進行對輸入信號的分片。各信號分片攜帶各字節(jié)的兩位，這構(gòu) 成每個字W的共計16位。無論如何，其它長度的字也是適當?shù)牟⑶也粫淖冊摳拍??？梢?針對任何數(shù)目的位、例如針對半字節(jié)(1個半字節(jié)=4位)、字節(jié)或者整個16位的字計算碼。
在第一實施例中，針對半字節(jié)計算碼。將8字節(jié)的輸入字W分片成4個分片，各分 片包含16位的塊。將四個16位的塊x(0)-x(3)組織成4個半字節(jié)<formula>formula see original document page 7</formula> 根據(jù)這些信號將兩個冗余符號計算為信息符號的線性組合，即
<formula>formula see original document page 8</formula> 在圖3中示出了所得到的6個符號。這6個符號現(xiàn)在經(jīng)過切換矩陣SM行進并且 都到達相同輸出端口線路卡。情況之所以如此是因為所有符號屬于相同時隙。錯誤可能破 壞符號?？梢酝ㄟ^添加符號e(i)來表示錯誤
y(i) = x(i)+e(i)i G 0， 5. 對于以下計算，在可以用四位代表元素的公知伽羅瓦域(Galiois Field)GF(16) 內(nèi)攜帶所有數(shù)學表達式(求和、相乘、求冪)。 生成器多項式是g(x) = (x_aQ) (x-a1)。在輸出側(cè)的解碼器DC對接收的6個 符號計算稱為出錯位(syndrome)的兩個線性組合S。和S工
& = Z a'_y(>')= Za0'O(/) + e(0)=
,=0,,..5 ,=0,...5 ,=0， .,5S = _y(/) = (x(/) + = '
,=0, ..5 '=0, ..5 '=0,. 5 其中a是域GF(16)的素元。如果e(i) = 0， V/e 0,...,5 ,則2個出錯位均等于零。 現(xiàn)在可以針對兩個不同情形應(yīng)用和求解兩個方程的方程組A)針對兩個故障處 于已知位置的情況，或者B)針對單個故障處于未知位置、即隨機錯誤的情況。 解A 令i0和il為失效板的索引。需要通過其它手段來找到失效板的位置。 S。 = e(iO)+e(il) Si = a i0 e(iO) + a " e(il) 然后針對e(i0)和e(il)求解線性方程組。由于已經(jīng)使用生成器多項式g(x)的 兩個素元(x(4)、x(5))，所以可以找到兩個未知數(shù)。因此，對應(yīng)恢復符號如下 x(iO) = y(iO)-e(iO) x(il) = y(il)-e(il) 胞 在這一情況下，不再為線性的方程組簡化成 S0 = e (ix) Si = a ixe(ix) 參照未知數(shù)ix和e (ix)來求解該方程組得到結(jié)果如下 e(ix) = S0
& 、 !'x = loga i 利用所示方法(解A和解B)，不同的故障糾正可能性是可能的。 1)安裝所有6個矩陣板:可以恢復其中值和位置均未知的隨機錯誤。 2)僅安裝5個矩陣板切換矩陣完全工作，不能恢復錯誤,但是可以揭示一個錯誤。 3)僅安裝4個矩陣板:切換矩陣工作，不能恢復錯誤或者擦除。
這意味著在操作期間可以去除矩陣板中的任意一個進行維護，甚至不失去單個
位。當位置預先已知時，甚至可以去除第二矩陣板，而切換矩陣仍然正確地操作。 現(xiàn)在參照圖4描述用于信號編碼的第二實施例。如圖3中那樣，存在構(gòu)造成8字節(jié)
寬的字W的輸入信號x，該信號分片成各自為16位寬的四個分片x (0) 、x (1) 、x (2)和x (3)。
如第一實施例中那樣，各分片的16位由四個半字節(jié)代表。然而，與第一實施例不同，現(xiàn)在將
針對兩組半字節(jié)生成代碼。出于這一目的，將符號表示(notification)改變?yōu)槿鐖D4的下
部分中所示。出于這一目的，在第一組半字節(jié)以下寫第二組半字節(jié)而在第三半字節(jié)以下寫
第四組半字節(jié)。將冗余符號x(4)和x(5)記為各列中的最后兩個元素9和10。此后不再考
慮第三組和第四組半字節(jié)。它們的處理與第一組和第二組半字節(jié)的處理相同。 在下一步驟中，在第一組半字節(jié)的冗余符號以下寫第二組的冗余符號。這產(chǎn)生具
有8個信號半字節(jié)和4個冗余半字節(jié)的列。不再需要考慮第二列-它與第一列相同。最后，
將12個半字節(jié)重命名為信號半字節(jié)z(0)到z(7)和冗余半字節(jié)z(8)到z(ll)。為了計算
冗余符號z (8)到z (11)，使用以下類型的生成器多項式 g(x) = (x-a0) (x-a1) (x-a 2) (x-a 3) 冗余半字節(jié)計算如下 z(8)=》(0,^0.)
z(9)=》(,)W)
/=0,.. 7 2(10)二》0.)'W)
/=0,. 7 Z(U)=》。'W)
/=0"..7 當出現(xiàn)錯誤時，輸出信號y可以記為
y(i) = x(i)+e(i) ， i = 0， ， 11
在切換矩陣的輸出側(cè)，解碼器計算出錯位Si如下


3 如果對于所有i都有e (i) = 0，則全部等于0。 利用這一組方程，出現(xiàn)不同故障糾正選項。具體而言，由于已經(jīng)使用發(fā)生器多項式 g(x)的所有四個素元，所以可以找到四個未知數(shù)。這得到如下解
9
=乙a。
(x(/) + </))=乙W "0
. = . (x(/) +柳='力〕
— ^11 —'^'9
=0,.
1)安裝全部6個矩陣板:可以恢復值和位置均未知的2個隨機錯誤。
2)僅安裝5個矩陣板:可以恢復值和位置均未知的一個隨機錯誤。
3)僅安裝4個矩陣板:切換矩陣工作，不能恢復錯誤或者擦除。 為了得到來自這三個選項的全部益處，有利的是不同求解器在解碼器可用。在圖 5中示出了利用不同求解器的信號解碼例子。解碼器包含用于前述方程組的三個獨立求解 器Sl、 S2、 S3。輸入信號、即16位寬的信號分片x并行發(fā)送到所有三個求解器Sl、 S2、 S3。 各求解器的輸出連接到一個選擇器SEL，該選擇器SEL選擇一個適當?shù)那蠼馄鱽磔敵?。選擇 器由判決適當求解器并且配置選擇器SEL的控制器CT控制。 第一求解器Sl用于安裝6個工作矩陣板的情況。第二求解器S2用于當六個矩 陣板之一有缺陷或者為維護目的而被去除時的情況。需要第三求解器S3以在為維護目的 而斷開或者提取兩個矩陣板時從輸出信號(y(0)、y(l)、y(2)、y(3))恢復輸入信號(x(O)、 x (1) 、x (2) 、x (3))。這一功能在斷開/提取的板為EB5和EB6的情況下無足輕重，但是它對 于任何其它矩陣板組合如MB1/MB4或者MB2/EB6并非如此。 如上所述，第一求解器Sl可以在使用第一實施例的4+2編碼時檢測在任意卡位置 的一個隨機錯誤而在使用第二實施例的8+4編碼時檢測在任意位置的2個隨機錯誤。用 于兩種編碼的求解器Sl不僅能夠檢測隨機失效而且能夠按失效的位置識別有缺陷的矩陣 板。求解器S1因此配備有與控制器CT的接口 P0S，以在錯誤情況下將相應(yīng)位置信息傳送到 控制器CT。當錯誤在一個矩陣板上持續(xù)時或者當用于數(shù)個分片的解碼器通知在相同位置的 錯誤時，控制器CT判決矩陣板有缺陷并且經(jīng)由選擇器SEL選擇第二求解器進行輸出。
控制器還具有來自高級管理系統(tǒng)MGMT的兩個輸入。管理系統(tǒng)MGMT例如經(jīng)由評估 報警消息、經(jīng)由其它管理接口或者由操作者人工輸入的信息的來了解硬件缺陷或者去除的 板，并且如果矩陣板之一有缺陷則經(jīng)由信號MIS1通知選擇器其相應(yīng)位置、或者在兩個矩陣 板有缺陷的情況下經(jīng)由信號MIS2通知選擇器其相應(yīng)位置。控制器CT因此可以相應(yīng)地配置 選擇器SEL以切換到適當求解器。另外，控制器CT向求解器配置哪些矩陣板和信號位置有 錯誤。 由于經(jīng)由網(wǎng)絡(luò)管理接口的配置相當緩慢，所以又一改進在于除了冗余符號之外還 按分片使用錯誤碼如校驗和或者CRC，以檢測失效的位置。在將分片構(gòu)造成16位寬的字的 上述實施例中，例如CRC16碼可以用于這一目的。應(yīng)當清楚，用于確定誤碼率(bit error rate)的其它機制將同樣適合。 因此，經(jīng)由后續(xù)信號處理器中的簡單校驗和或者CRC計算，可以向控制器通知失 效位的位置，并且控制器因此可以相應(yīng)地配置選擇器和求解器。 考慮到上述實施例，應(yīng)當清楚各種修改是可能的。顯然沒有必要的是切換矩陣由 矩陣板組成，但是如果針對不同矩陣模塊切換編碼的信號分片，由此防范這些模塊的失效， 則也將獲得益處。另外，可以在單級切換矩陣中以及在多級切換矩陣中實施上述保護機制。
10
權(quán)利要求
一種保護網(wǎng)絡(luò)節(jié)點中的切換矩陣(SM)的方法，所述切換矩陣(SM)包括多個矩陣模塊(M1.1-M4.4，E1.5-E4.6)；所述方法包括以下步驟-將輸入信號分片成k個并行信號分片(x(0)-x(3))，其中k＞2；-使用糾錯碼將所述k個信號分片(x(0)-x(3))編碼成n個編碼信號分片(x(0)-x(5))以向所述輸入信號添加冗余，其中n＞k+1；-經(jīng)由n個相異矩陣模塊(M1.1-M1.4，E1.5，E1.6)通過所述切換矩陣(SM)切換所述n個編碼信號分片(x(0)-x(5))；并且-將所述n個編碼信號分片解碼成k個解碼信號分片以糾正在所述切換步驟期間引入的錯誤。
2. 根據(jù)權(quán)利要求l所述的方法，其中所述切換矩陣包括第一數(shù)目的矩陣板(MB1-MB4， EB5， EB6)，每個矩陣板包括第二數(shù)目的矩陣模塊，并且其中經(jīng)由n個相異矩陣板上的矩陣 模塊切換所述n個編碼信號分片。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述矩陣板(MB1-MB4，EB5，EB6)的數(shù)目等于n，并 且其中每個板的矩陣模塊(Ml. 1-M4. 4， El. 5-E4. 6)的數(shù)目等于k。
4. 根據(jù)權(quán)利要求l所述的方法，其中針對來自所述k個信號分片中每個信號分片的一 個固定長度的位組計算所述糾錯碼。
5. 根據(jù)權(quán)利要求1所述的方法，其中針對來自所述k個信號分片中每個信號分片的兩 個或者更多固定長度的位組計算所述糾錯碼。
6. 根據(jù)權(quán)利要求1所述的方法，其中所述對所述n個信號分片進行解碼的步驟包括根 據(jù)關(guān)于有缺陷的矩陣模塊的附加信息來選擇兩個或者更多方程求解器(Sl， S2， S3)之一。
7. 根據(jù)權(quán)利要求6所述的方法，其中所述附加信息是由所述方程求解器(P0S)之一所 獲得的信息、由外部管理系統(tǒng)(MGMT)所獲得的信息、或者從每個信號分片的錯誤碼計算所 獲得的信息。
8. 根據(jù)權(quán)利要求6所述的方法，其中所述方程求解器包含第一方程求解器(Sl)和第二 方程求解器(S2)，其中第一方程求解器(Sl)用于糾正未知的位的位置中的錯誤，第二方程 求解器(S2)用于檢測和/或糾正具有已知的位的位置的第一錯誤以及第二錯誤。
9. 一種網(wǎng)元，包括多個線路卡(LC1-LC64)和可控地相互連接所述線路卡(LC1-LC64) 的切換矩陣(SM);所述切換矩陣(SM)包括多個矩陣模塊(Ml. 1-M4.4，E1.5-E4.6);所述網(wǎng) 元還包括-分片器，用于將從第一線路卡切換到第二線路卡的信號分片成k個并行信號分片 (x(0)-x(3))，其中k > 2 ;-信號編碼器(EC1-EC64)，連接于所述切換矩陣(SM)前面，用于使用糾錯碼將所述k 個信號分片(x(0)-x(3))編碼成n個編碼信號分片(x(0)-x(5))以向所述輸入信號添加冗 余，其中n > k+l ;-信號檢測器(DC1-DC64)，連接于所述切換矩陣(SM)后面，用于將所述n個編碼信號 分片解碼成k個解碼信號分片，以糾正在通過所述切換矩陣之時引入的錯誤，其中所述信號編碼器(EC1-EC64)連接到所述切換矩陣(SM)，從而所述n個編碼信號分 片(x(0)-x(5))經(jīng)由n個相異矩陣模塊通過所述切換矩陣(SM)。
10. 根據(jù)權(quán)利要求9所述的網(wǎng)元，其中所述切換矩陣包括第一數(shù)目的矩陣板(MB1-MB4，EB5， EB6)，每個矩陣板包括第二數(shù)目的矩陣模塊(Ml. 1_M4. 4， El. 5_E4. 6)，并且其中所述n 個編碼信號分片(x(0)-x(5))連接到n個相異矩陣板上的矩陣模塊。
11. 根據(jù)權(quán)利要求10所述的網(wǎng)元，其中所述矩陣板(MB1-MB4，EB5，EB6)的數(shù)目等于n， 并且其中每個板的矩陣模塊(Ml. 1-M4. 4， El. 5-E4. 6)的數(shù)目等于k。
12. 根據(jù)權(quán)利要求10所述的網(wǎng)元，其中每個線路卡(LC1-LC64)包括結(jié)構(gòu)接入模塊 (FA)，所述結(jié)構(gòu)接入模塊用于有選擇地將連續(xù)信號分片連接到相同矩陣板上的不同矩陣模 塊。
13. 根據(jù)權(quán)利要求12所述的網(wǎng)元，其中信號編碼器(EC1-EC64)與所述結(jié)構(gòu)接入模塊 (FA)集成。
14. 根據(jù)權(quán)利要求9所述的網(wǎng)元，其中分片器布置于所述線路卡(LC1-LC64)的每一個上。
15. 根據(jù)權(quán)利要求9所述的網(wǎng)元，其中所述信號解碼器包括兩個或者更多方程求解器 (S1，S2，S3)、用于選擇所述方程求解器之一的選擇器(SEL)、和用于根據(jù)關(guān)于有缺陷的矩陣 模塊的附加信息(MIS1，MIS2，P0S，CRC)來配置所述選擇器(SEL)的控制器(CT)。
全文摘要
公開了一種設(shè)備保護方法和裝置。通過以下步驟來實現(xiàn)網(wǎng)絡(luò)節(jié)點中的包含多個矩陣模塊(M1.1-M4.4，E1.5-E4.6)的切換矩陣(SM)的設(shè)備保護將輸入信號分片成k個并行信號分片(x(0)-x(3))，其中k＞2；使用糾錯碼將k個信號分片編碼成n個編碼信號分片(x(0)-x(5))以向所述輸入信號添加冗余，其中n＞k+1；經(jīng)由n個相異矩陣模塊通過切換矩陣(SM)切換所述n個編碼信號分片；并且將n個編碼信號分片解碼成k個解碼信號分片以糾正在通過所述切換矩陣之時引入的錯誤。優(yōu)選地，切換矩陣(SM)包含第一數(shù)目的矩陣板(MB 1-MB4，EB5，EB6)，每個矩陣板攜帶第二數(shù)目的矩陣模塊(M1.1-M4.4，E1.5-E4.6)。經(jīng)由n個相異矩陣板上的矩陣模塊切換n個編碼信號分片。
文檔編號H04Q11/04GK101754062SQ20091022487
公開日2010年6月23日 申請日期2009年11月27日 優(yōu)先權(quán)日2008年11月28日
發(fā)明者C·科斯坦蒂尼, G·巴達盧可, L·羅恩徹蒂, R·格梅利, S·酷西 申請人:阿爾卡特朗訊