專(zhuān)利名稱(chēng)：航空電子全雙工交換式以太網(wǎng)網(wǎng)卡及其集成化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種航空電子通信及其他實(shí)時(shí)網(wǎng)絡(luò)領(lǐng)域中使用的以太網(wǎng)網(wǎng)卡，以及這 種網(wǎng)卡的集成化實(shí)現(xiàn)方法。
背景技術(shù)：
我國(guó)航空電子系統(tǒng)數(shù)據(jù)通信主要使用MIL-STD-1553和ARINC429協(xié)議，這兩種協(xié) 議具有高可靠、穩(wěn)定性強(qiáng)等特點(diǎn)，因此在當(dāng)代航空電子系統(tǒng)中得到廣泛的應(yīng)用。但這兩個(gè) 協(xié)議在網(wǎng)絡(luò)吞吐量、速率及延遲上已經(jīng)不能滿足航空電子高速數(shù)據(jù)通信的要求，為此業(yè)界 提一種新型高速的總線技術(shù)協(xié)議-航空電子全雙工交換式以太網(wǎng)(AFDX Avionics Full Duplex Switched Ethernet)，并制定了協(xié)議規(guī)范 ARINC644。根據(jù)ARINC644的定義AFDX是一種通過(guò)虛擬鏈路通信的，具有最大延時(shí)的確保帶 寬、最大的抖動(dòng)和已定義的丟失概率的確定性網(wǎng)絡(luò)。它是建立在IEEE802. 3協(xié)議基礎(chǔ)上并 利用以太網(wǎng)技術(shù)的同時(shí)增加了數(shù)據(jù)傳輸實(shí)時(shí)性和確定性的要求，使其滿足航空電子領(lǐng)域數(shù) 據(jù)庫(kù)的要求，AFDX網(wǎng)絡(luò)主要由終端系統(tǒng)、傳輸鏈路和AFDX交換機(jī)組成。目前市場(chǎng)上的AFDX終端系統(tǒng)中網(wǎng)卡部分實(shí)現(xiàn)1、2層，而將3 7層交由上層軟件 實(shí)現(xiàn)。這和傳統(tǒng)的以太網(wǎng)卡基本上是一樣?，F(xiàn)有的航空電子系統(tǒng)通過(guò)AFDX進(jìn)行通訊的模 式如附圖1所示。這種實(shí)現(xiàn)方式主要存在以下幾個(gè)問(wèn)題1、上層軟件實(shí)現(xiàn)變得相對(duì)復(fù)雜，應(yīng)用層的開(kāi)發(fā)者工作量會(huì)比較大。2、與航空計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)關(guān)系比較密切，針對(duì)每個(gè)操作系統(tǒng)都必須提供相 對(duì)應(yīng)的應(yīng)用驅(qū)動(dòng)。對(duì)于網(wǎng)卡的廣泛應(yīng)用會(huì)所有限制。3、無(wú)法根據(jù)某些航空電子設(shè)備的特點(diǎn)及應(yīng)用場(chǎng)合進(jìn)行二次開(kāi)發(fā)，不便于某些設(shè)備 使用直接AFDX網(wǎng)卡。

發(fā)明內(nèi)容
本發(fā)明提供一種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡及其集成化方法，要解決 ARINC644協(xié)議所定義的AFDX終端系統(tǒng)各個(gè)協(xié)議層無(wú)具體產(chǎn)品實(shí)現(xiàn)方式的技術(shù)問(wèn)題。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是這種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡，包括以下連接在板卡上的功能模塊及接 Π 用于各硬件邏輯運(yùn)算的FPGA芯片，采用Virtex 5，F(xiàn)PGA芯片與其他各功能模塊及 接口連接，通過(guò)邏輯編程實(shí)現(xiàn)傳輸層UDP、網(wǎng)絡(luò)層IP及鏈路層Virtual Link三層協(xié)議；用于控制與連接物理層PHY物理介質(zhì)的MAC控制器；用于連接網(wǎng)絡(luò)接口和FPGA芯片的PHY芯片，以實(shí)現(xiàn)物理層協(xié)議；用于接收和發(fā)送數(shù)據(jù)緩存的DRAM存儲(chǔ)器；用于存儲(chǔ)邏輯編程代碼的EEPROM存儲(chǔ)器；用于對(duì)網(wǎng)卡進(jìn)行調(diào)試的JTAG接口 ；
用于與計(jì)算機(jī)主機(jī)系統(tǒng)連接的PCI\CPCI\PMC接口和PCIe接口 ；用于與AFDX網(wǎng)絡(luò)連接的網(wǎng)絡(luò)接口；用于對(duì)網(wǎng)卡各部件供電的電源電路。所述MAC控制器設(shè)于FPGA芯片內(nèi)部。 所述FPGA芯片分別由MDIO接口、PHY_rst_n接口，以及兩個(gè)RGMII接口與PHY芯 片連接。所述DRAM存儲(chǔ)器可采用兩個(gè)16bit/512Mb/DDR2內(nèi)存。所述網(wǎng)絡(luò)接口為雙冗余或兩個(gè)獨(dú)立的lO/lOOBase-T端口，S卩RJ45端口，并且有兩 個(gè)PHY芯片分別連接于FPGA芯片與兩個(gè)RJ45端口之間。一種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡的集成化方法，將終端系統(tǒng)需要的各層及 通信接口的配置信息下載到FPGA芯片內(nèi)的RAM內(nèi)存中，并通過(guò)各功能模塊和接口的電路連 接，實(shí)現(xiàn)在板卡上集成傳輸層UPD、網(wǎng)絡(luò)層IP、鏈路層Virtual Link,及物理層PHY四層協(xié) 議。所述終端系統(tǒng)需要的各層及通信接口的配置信息包括a、鏈路層配置目的地址、源地址、虛擬鏈路；b、IP層配置源IP/單播目的IP、組播目的；c、UDP層配置源端口、目的端口；d、通信接口配置端口范圍。本發(fā)明的有益效果如下本發(fā)明將1 4層協(xié)議，即物理層、鏈路層(VL)、網(wǎng)絡(luò)層(IP)、傳輸層(UDP)4層全 部集成在網(wǎng)卡上實(shí)現(xiàn)。AFDX網(wǎng)卡系統(tǒng)完成了整個(gè)AFDX的大部分功能，軟件部分只需要簡(jiǎn)單 將數(shù)據(jù)及端口寫(xiě)入網(wǎng)卡的發(fā)送共享內(nèi)存，已經(jīng)從接收共享內(nèi)存讀取數(shù)據(jù)及端口即可，基本 上與通信協(xié)議關(guān)系不是很大，并且操作非常簡(jiǎn)單。本發(fā)明具有的優(yōu)點(diǎn)如下1、可以大大簡(jiǎn)化應(yīng)用層的開(kāi)發(fā)，減輕開(kāi)發(fā)人員的工作量。2、非常便于在各個(gè)操作系統(tǒng)(如windowiALinuxWxWork等)中移植，因?yàn)檐浖?驅(qū)動(dòng)程序功能簡(jiǎn)單，程序代碼量很小。3、硬件實(shí)現(xiàn)可以提高系統(tǒng)的運(yùn)行效率，大大降低對(duì)計(jì)算機(jī)系統(tǒng)CPU的資源消耗， 也能更好保證系統(tǒng)的實(shí)時(shí)性。4、在某些應(yīng)用中，經(jīng)過(guò)二次開(kāi)發(fā)，可以將航空電子設(shè)備直接與AFDX網(wǎng)卡進(jìn)行連 接。例如，某傳感器只是將起采集到的數(shù)據(jù)發(fā)送給主機(jī)系統(tǒng)，這時(shí)我們可以在傳感器和AFDX 網(wǎng)卡直接做一個(gè)簡(jiǎn)單的接口，完成將傳感器的數(shù)據(jù)寫(xiě)入AFDX網(wǎng)卡的發(fā)送內(nèi)存中這一個(gè)簡(jiǎn) 單的動(dòng)作，即可實(shí)現(xiàn)數(shù)據(jù)的傳輸。這就可以不需要一個(gè)獨(dú)立的計(jì)算機(jī)系統(tǒng)也完成使用AFDX 網(wǎng)絡(luò)進(jìn)行數(shù)據(jù)通信。AFDX終端網(wǎng)卡向上提供三種類(lèi)型的通信接口sampling，queuing以及SAP。應(yīng)用 軟件通過(guò)接口(包括PCI、PCIe、PMC、CPCI等)下載硬件的配置以及發(fā)送和接收通信數(shù)據(jù)。本發(fā)明的技術(shù)參數(shù)指標(biāo)如下1.雙冗余或兩個(gè)獨(dú)立的 10/100Base-TAFDX 端口(RJ45)。2.在板卡上實(shí)現(xiàn)到UDP層，板卡上集成了傳輸層(UPD)、網(wǎng)絡(luò)層(IP)、鏈路層
4(Virtual Link)及物理層(PHY) 4層協(xié)議。3.通過(guò)硬件實(shí)現(xiàn)的快速傳輸調(diào)度和虛擬鏈接過(guò)濾。4.高性能的基于DMA的與主機(jī)應(yīng)用程序間的數(shù)據(jù)傳輸。5.支持 PCI、PCIe 接 口，板卡緩存高達(dá) IGb (DDR2)。6.支持取樣(Sampling)，列隊(duì)(Queuing)和服務(wù)訪問(wèn)端口(SAP)配置。7.處理器采用 Xilinx 的 Virtex 5。8.支持一次最大發(fā)送或接收8K字節(jié)的信息。航空電子全雙工交換式以太網(wǎng)(AFDX)可主要應(yīng)用在航空電子數(shù)據(jù)系統(tǒng)通信及其 他實(shí)時(shí)網(wǎng)絡(luò)領(lǐng)域。本發(fā)明的AFDX網(wǎng)卡AECAFDX-ES01可以直接應(yīng)用于AFDX總線的數(shù)據(jù)裝 載系統(tǒng)、AFDX仿真系統(tǒng)、AFDX集成系統(tǒng)等應(yīng)用系統(tǒng)中。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。圖1是現(xiàn)有的航空電子系統(tǒng)通過(guò)AFDX進(jìn)行通訊的模式示意圖。圖2是本發(fā)明的電路連接圖。圖3是本發(fā)明的數(shù)據(jù)發(fā)送流程框圖。圖4是本發(fā)明的數(shù)據(jù)接收流程框圖。
具體實(shí)施例方式實(shí)施例參見(jiàn)圖2示，這種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡AECAFDX-ES01，包括 以下連接在板卡上的功能模塊及接口用于各硬件邏輯運(yùn)算的FPGA芯片，采用Virtex 5，F(xiàn)PGA芯片與其他各功能模塊及 接口連接，通過(guò)邏輯編程實(shí)現(xiàn)傳輸層UDP、網(wǎng)絡(luò)層IP及鏈路層Virtual Link三層協(xié)議；用于控制與連接物理層PHY物理介質(zhì)的MAC控制器，MAC控制器設(shè)于FPGA芯片內(nèi) 部；用于連接RJ45端口和FPGA芯片的PHY芯片，以實(shí)現(xiàn)物理層協(xié)議，有兩個(gè)PHY芯片 分別連接于FPGA芯片與兩個(gè)RJ45端口之間；用于接收和發(fā)送數(shù)據(jù)緩存的DRAM存儲(chǔ)器，采用兩個(gè)16bit/512Mb/DDR2內(nèi)存；用于存儲(chǔ)邏輯編程代碼的EEPROM存儲(chǔ)器；用于對(duì)網(wǎng)卡進(jìn)行調(diào)試的JTAG接口 ；用于與計(jì)算機(jī)主機(jī)系統(tǒng)連接的PCI\CPCI\PMC接口和PCIe接口 ；用于與AFDX網(wǎng)絡(luò)連接的網(wǎng)絡(luò)接口，可采用雙冗余或兩個(gè)獨(dú)立的lO/lOOBase-T端 口，即 RJ45 端 口 ；用于對(duì)網(wǎng)卡各部件供電的電源電路。所述FPGA芯片分別由MDIO接口、PHY_rst_n接口，以及兩個(gè)RGMII接口與PHY芯 片連接。這種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡AECAFDX-ES01的集成化方法，將終端系 統(tǒng)需要的各層及通信接口的配置信息下載到FPGA芯片內(nèi)的RAM內(nèi)存中，包括a、鏈路層配置目的地址(DST MAC)、源地址(SRC MAC)、虛擬鏈路(BAG，Max_
5frame_size)；b、IP 層配置源 IP/ 單播目的 IP (Src IP/Unicast Dst IP)、組播目的 (MulticastDst IP)c、UDP 層配置源端口(Src Port number)、目的端口(dst port number)；d、通信接口配置端口范圍，(1)取樣/列隊(duì)接口配置列表端口范圍 1024-65535 ； (2) SAP 接口配置列表0 65535。通過(guò)各功能模塊和接口的電路連接，實(shí)現(xiàn)在板卡上集成傳輸層UPD、網(wǎng)絡(luò)層IP、鏈 路層Virtual Link，及物理層PHY四層協(xié)議。參見(jiàn)圖3所示，本發(fā)明的數(shù)據(jù)發(fā)送流程用戶程序?qū)⑿枰l(fā)送的數(shù)據(jù)塊(最大 8KB)及端口號(hào)寫(xiě)到發(fā)送共享內(nèi)存(16K TX share memory)中，其余工作由硬件部分完成。參見(jiàn)圖4所示，本發(fā)明的數(shù)據(jù)接收流程網(wǎng)卡將接收的數(shù)據(jù)塊(最大8KB)及端口 號(hào)寫(xiě)到接收共享內(nèi)存(16K RX share memory)中，用戶程序從接收共享內(nèi)存(16K RX share memory)讀取數(shù)據(jù)及端口即可完成接收流程。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專(zhuān)利范圍，凡是利用 本發(fā)明說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān) 的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專(zhuān)利保護(hù)范圍內(nèi)。
權(quán)利要求
一種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡，其特征在于包括以下連接在板卡上的功能模塊及接口用于各硬件邏輯運(yùn)算的FPGA芯片，采用Virtex 5，F(xiàn)PGA芯片與其他各功能模塊及接口連接，通過(guò)邏輯編程實(shí)現(xiàn)傳輸層UDP、網(wǎng)絡(luò)層IP及鏈路層Virtual Link三層協(xié)議；用于控制與連接物理層PHY物理介質(zhì)的MAC控制器；用于連接網(wǎng)絡(luò)接口和FPGA芯片的PHY芯片，以實(shí)現(xiàn)物理層協(xié)議；用于接收和發(fā)送數(shù)據(jù)緩存的DRAM存儲(chǔ)器；用于存儲(chǔ)邏輯編程代碼的EEPROM存儲(chǔ)器；用于對(duì)網(wǎng)卡進(jìn)行調(diào)試的JTAG接口；用于與計(jì)算機(jī)主機(jī)系統(tǒng)連接的PCI\CPCI\PMC接口和PCIe接口；用于與AFDX網(wǎng)絡(luò)連接的網(wǎng)絡(luò)接口；用于對(duì)網(wǎng)卡各部件供電的電源電路。
2.根據(jù)權(quán)利要求1所述的航空電子全雙工交換式以太網(wǎng)網(wǎng)卡，其特征在于所述MAC 控制器設(shè)于FPGA芯片內(nèi)部。
3.根據(jù)權(quán)利要求1所述的航空電子全雙工交換式以太網(wǎng)網(wǎng)卡，其特征在于所述FPGA 芯片分別由MDIO接口、PHY_rst_n接口，以及兩個(gè)RGMII接口與PHY芯片連接。
4.根據(jù)權(quán)利要求1所述的航空電子全雙工交換式以太網(wǎng)網(wǎng)卡，其特征在于所述DRAM 存儲(chǔ)器采用兩個(gè)16bit/512Mb/DDR2內(nèi)存。
5.根據(jù)權(quán)利要求1所述的航空電子全雙工交換式以太網(wǎng)網(wǎng)卡，其特征在于所述網(wǎng)絡(luò) 接口為雙冗余或兩個(gè)獨(dú)立的lO/lOOBase-T端口，即RJ45端口，并且有兩個(gè)PHY芯片分別連 接于FPGA芯片與兩個(gè)RJ45端口之間。
6.一種應(yīng)用權(quán)利要求1-5任意一項(xiàng)所述的航空電子全雙工交換式以太網(wǎng)網(wǎng)卡的集成 化方法，其特征在于將終端系統(tǒng)需要的各層及通信接口的配置信息下載到FPGA芯片內(nèi)的 RAM內(nèi)存中，并通過(guò)各功能模塊和接口的電路連接，實(shí)現(xiàn)在板卡上集成傳輸層UPD、網(wǎng)絡(luò)層 IP、鏈路層Virtual Link，及物理層PHY四層協(xié)議。
7.根據(jù)權(quán)利要求6所述的航空電子全雙工交換式以太網(wǎng)網(wǎng)卡的集成化方法，其特征在 于所述終端系統(tǒng)需要的各層及通信接口的配置信息包括a、鏈路層配置目的地址、源地址、虛擬鏈路；b、IP層配置源IP/單播目的IP、組播目的；c、UDP層配置源端口、目的端口；d、通信接口配置端口范圍。
全文摘要
一種航空電子全雙工交換式以太網(wǎng)網(wǎng)卡及其集成化方法。終端系統(tǒng)需要的各層及通信接口的配置信息下載到FPGA芯片內(nèi)的RAM內(nèi)存中，并通過(guò)各功能模塊和接口的電路連接，實(shí)現(xiàn)在板卡上集成傳輸層UPD、網(wǎng)絡(luò)層IP、鏈路層Virtual Link，及物理層PHY四層協(xié)議。本發(fā)明完成了整個(gè)AFDX的大部分功能，軟件部分只需要簡(jiǎn)單將數(shù)據(jù)及端口寫(xiě)入網(wǎng)卡的發(fā)送共享內(nèi)存，已經(jīng)從接收共享內(nèi)存讀取數(shù)據(jù)及端口即可，基本上與通信協(xié)議關(guān)系不是很大，并且操作非常簡(jiǎn)單，可以直接應(yīng)用于AFDX總線的數(shù)據(jù)裝載系統(tǒng)、AFDX仿真系統(tǒng)、AFDX集成系統(tǒng)等應(yīng)用系統(tǒng)中。
文檔編號(hào)H04L29/10GK101902504SQ20091008490
公開(kāi)日2010年12月1日 申請(qǐng)日期2009年5月27日 優(yōu)先權(quán)日2009年5月27日
發(fā)明者司衍光, 李海菊, 李進(jìn)軍 申請(qǐng)人:北京神州飛航科技有限責(zé)任公司