專利名稱：一種數(shù)據(jù)處理裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字通信領(lǐng)域，具體而言，本發(fā)明涉及一種數(shù)據(jù)處理裝置及其方法。

背景技術(shù)：
數(shù)字信號(hào)在傳輸過(guò)程中由于受到噪聲和干擾的影響會(huì)出現(xiàn)差錯(cuò)，在通信系統(tǒng)中一般采用糾錯(cuò)編碼技術(shù)來(lái)保證可靠的傳輸。Turbo碼是C.Berrou等人于1993年提出的一種編碼方案，由于其在低信噪比的應(yīng)用環(huán)境下比其它編碼性能好，因而在多種移動(dòng)通信系統(tǒng)中，將Turbo碼作為無(wú)線信道的編碼標(biāo)準(zhǔn)之一。一般地，Turbo編碼器由兩個(gè)系統(tǒng)遞歸卷積(RSC)編碼器、交織器和刪除器組成。
隨著移動(dòng)通信的不斷發(fā)展，Turbo碼編譯碼技術(shù)不斷得到發(fā)展和完善，并廣泛應(yīng)用于各種系統(tǒng)中，但在不同移動(dòng)通信系統(tǒng)中所采用的具體編碼方法和交織器有所不同。例如，在3GPP(3rd Generation Partnership Project，第三代合作伙伴項(xiàng)目)中，包括Release 6和LTE的系統(tǒng)，Turbo碼都使用2個(gè)相同分量編碼器并行級(jí)聯(lián)的編碼方法，并且2個(gè)相同分量碼使用尾比特結(jié)尾方式(Tail Bits Termination)。對(duì)于每個(gè)輸入信息序列，首先是第一分量編碼器對(duì)輸入信息序列進(jìn)行編碼，輸出對(duì)應(yīng)于輸入信息序列的校驗(yàn)序列。輸入信息序列經(jīng)過(guò)交織器的交織處理后，輸出給第二分量編碼器。然后第二分量編碼器對(duì)輸入信息序列經(jīng)過(guò)交織處理后的數(shù)據(jù)序列進(jìn)行編碼，輸出對(duì)應(yīng)于這個(gè)經(jīng)過(guò)交織處理后的數(shù)據(jù)序列的校驗(yàn)序列。每個(gè)分量編碼器在編碼開始時(shí)需要初始化分量編碼器的寄存器，進(jìn)行清“0”處理，在編碼的最后階段需要使用尾比特進(jìn)行結(jié)尾操作，并輸出2m個(gè)尾比特。其中m是每個(gè)分量編碼器的寄存器個(gè)數(shù)。最后，3GPP Turbo編碼器將輸入信息序列、2個(gè)分量編碼器輸出的校驗(yàn)序列、以及2個(gè)分量編碼器輸出的4m個(gè)尾比特，作為一個(gè)完整的編碼結(jié)果并輸出。這樣，3GPP Turbo編碼器在每次編碼時(shí)需要2次分量碼的編碼過(guò)程、2次初始化操作、2次尾比特結(jié)尾操作、12個(gè)尾比特開銷，總的編碼復(fù)雜度和處理延遲較大。
由于無(wú)線傳輸資源非常有限，無(wú)線通信系統(tǒng)需要合理有效地為每個(gè)用戶分配無(wú)線傳輸資源。為此，3GPP LTE根據(jù)每個(gè)用戶所分配到的無(wú)線傳輸資源，采用CBRM(Circular Buffer Rate Matching，循環(huán)緩沖速率匹配)速率匹配方法，對(duì)Turbo編碼器輸出的比特流進(jìn)行交織處理、收集處理、選擇處理、修剪處理，其中選擇處理是對(duì)編碼比特流進(jìn)行打孔、刪除處理，使得每個(gè)用戶需要傳輸?shù)木幋a比特的數(shù)目與該用戶所分配到的無(wú)線傳輸資源的數(shù)量相互一致，實(shí)現(xiàn)用戶的無(wú)線傳輸資源的充分使用。然而，3GPPTurbo編碼器使用了12個(gè)尾比特，導(dǎo)致3GPP LTE CBRM速率匹配方法也需要對(duì)這12個(gè)尾比特做相應(yīng)的處理。此外，還需要使用2種不同的子塊交織器的交織函數(shù)進(jìn)行交織。這樣必然增加CBRM速率匹配方法的處理復(fù)雜度和處理延遲，降低CBRM速率匹配方法的處理速度。此外，這些尾比特經(jīng)無(wú)線傳輸資源傳輸，還直接導(dǎo)致傳輸效率的下降，使得頻譜效率較低。
綜上所述，目前3GPP Turbo碼的編碼方法的復(fù)雜度高以及處理延遲較大，而且3GPP LTE CBRM速率匹配方法復(fù)雜度高、處理延遲較大以及頻譜效率較低。
因此，有必要提出一種高效的數(shù)據(jù)處理的技術(shù)方案，以解決現(xiàn)有系統(tǒng)中編碼復(fù)雜度高、處理延遲較大以及頻譜效率較低的問題，使得改進(jìn)后的數(shù)據(jù)處理方案能適應(yīng)LTE-Advanced系統(tǒng)或者IMT-Advanced系統(tǒng)等具有更高速度需求的系統(tǒng)。


發(fā)明內(nèi)容
本發(fā)明要解決的問題是提出一種數(shù)據(jù)處理裝置及其方法，解決現(xiàn)有系統(tǒng)編碼、速率匹配中復(fù)雜度高、處理延遲較大以及頻譜效率較低的問題。
為了達(dá)到上述目的，本發(fā)明公開了一種數(shù)據(jù)處理裝置，包括 二次置換多項(xiàng)式QPP交織器，所述QPP交織器通過(guò)交織函數(shù) ∏(i)＝(f0+f1·i+f2·i2)mod(K)將輸入信息序列A＝{a0，a1，…，aK-1}進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中，f0、f1、f2為整數(shù)，K表示輸入信息序列的長(zhǎng)度； 分量編碼器，所述分量編碼器將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個(gè)信息的校驗(yàn)比特

其后，所述分量編碼器對(duì)所述分量編碼器反饋回的m個(gè)比特Qm＝{q2K，q2K+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗(yàn)序列

得到信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

并輸出，其中m為所述分量編碼器的寄存器的長(zhǎng)度。
根據(jù)本發(fā)明的實(shí)施例，還包括復(fù)用器，所述復(fù)用器將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為

其后輸入到所述分量編碼器。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器為遞歸卷積編碼器。
根據(jù)本發(fā)明的實(shí)施例，所述遞歸卷積編碼器的生成多項(xiàng)式為 根據(jù)本發(fā)明的實(shí)施例，還包括速率匹配器，所述速率匹配器包括 比特分配器，所述信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

分成d(0)、d(1)、d(2)三路輸出，分配準(zhǔn)則為



其中，k＝0，...，K-1，其后將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后，不足部分以空余符號(hào)填充； 子交織器，所述子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出； 比特收集處理器，所述比特收集處理器接收所述子交織器輸出的比特流后輸出； 比特選擇和修剪器；所述比特選擇和修剪器接收所述比特收集處理器輸出的比特流，對(duì)空余符號(hào)進(jìn)行丟棄，形成待傳輸?shù)谋忍亓鳌?br> 根據(jù)本發(fā)明的實(shí)施例，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括 將剩余比特形成序列T，
所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)，分配方法為將所述序列T的比特依次分配至d(0)的第K個(gè)至第K+Δ-1個(gè)之間的Δ個(gè)比特位置上，然后依次交替地分配至另外兩路的相應(yīng)位置上，當(dāng)所述序列T的所有比特被分配完畢時(shí)，則將空余符號(hào)分配至尚未分配到的相應(yīng)的位置上，其中Δ≤M≤3Δ。
根據(jù)本發(fā)明的實(shí)施例，所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)為

其中i＝0，...，Δ-1，


其中[N]為空余符號(hào)。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

Δ＝2時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特 或者所述比特分配器采用以下準(zhǔn)則分配尾比特 或者所述比特分配器采用以下準(zhǔn)則分配尾比特 根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

Δ＝3時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

Δ＝4時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)；或者所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

Δ＝5時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

Δ＝6時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特 其中[N]為空余符號(hào)。
根據(jù)本發(fā)明的實(shí)施例，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括



其中[N]為空余符號(hào)，K≤k≤K+m-1。
本發(fā)明還公開了一種數(shù)據(jù)處理方法，包括以下步驟 輸入信息序列A＝{a0，a1，…，aK-1}經(jīng)過(guò)QPP交織器通過(guò)交織函數(shù)∏(i)＝(f0+f1·i+f2·i2)mod(K)進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中，f0、f1、f2為整數(shù)，K表示輸入信息序列的長(zhǎng)度； 將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個(gè)信息的校驗(yàn)比特

其后，所述分量編碼器對(duì)所述分量編碼器反饋回的m個(gè)比特Qm＝{q2K，q2K+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗(yàn)序列

其中m為所述分量編碼器的寄存器的長(zhǎng)度； 由輸入信息序列、交織后序列、所述分量編碼器反饋回的m個(gè)比特以及其校驗(yàn)比特，得到信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

并輸出。
根據(jù)本發(fā)明的實(shí)施例，還包括以下步驟 將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為

其后輸入到所述分量編碼器。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器為遞歸卷積編碼器。
根據(jù)本發(fā)明的實(shí)施例，所述遞歸卷積編碼器的生成多項(xiàng)式為 根據(jù)本發(fā)明的實(shí)施例，還包括以下步驟 將所述信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

分成d(0)、d(1)、d(2)三路輸出，分配準(zhǔn)則為



其中，k＝0，...，K-1，其后將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后，不足部分以空余符號(hào)填充； 子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出； 比特收集處理器接收所述子交織器輸出的比特流后輸出； 比特選擇和修剪器接收所述比特收集處理器輸出的比特流，對(duì)空余符號(hào)進(jìn)行丟棄，形成待傳輸?shù)谋忍亓鳌?br> 根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

時(shí)，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括 將剩余比特形成序列T，
所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)，分配方法為將所述序列T的比特依次分配至d(0)的第K個(gè)至第K+Δ-1個(gè)之間的Δ個(gè)比特位置上，然后依次交替地分配至另外兩路的相應(yīng)位置上，當(dāng)所述序列T的所有比特被分配完畢時(shí)，則將空余符號(hào)分配至尚未分配到的相應(yīng)的位置上，其中Δ≤M≤3Δ。
根據(jù)本發(fā)明的實(shí)施例，所述分量編碼器的生成多項(xiàng)式為

時(shí)，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括



其中[N]為空余符號(hào)，K≤k≤K+m-1。
相對(duì)于現(xiàn)有系統(tǒng)編碼、速率匹配中復(fù)雜度高、處理延遲較大以及頻譜效率較低的問題，本發(fā)明減少分量編碼器的個(gè)數(shù)，減少尾比特的數(shù)量，采用更加簡(jiǎn)單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延遲，簡(jiǎn)化編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜效率。



圖1為本發(fā)明數(shù)據(jù)處理裝置實(shí)施例的結(jié)構(gòu)示意圖； 圖2為本發(fā)明數(shù)據(jù)處理裝置另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖； 圖3為本發(fā)明分量編碼器實(shí)施例的示意圖； 圖4為本發(fā)明速率匹配器實(shí)施例的結(jié)構(gòu)示意圖； 圖5為本發(fā)明數(shù)據(jù)處理方法的流程圖； 圖6為實(shí)現(xiàn)本發(fā)明數(shù)據(jù)處理方法的電子設(shè)備的結(jié)構(gòu)示意圖。

具體實(shí)施例方式 下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述 如圖1所示，為本發(fā)明數(shù)據(jù)處理裝置實(shí)施例的結(jié)構(gòu)示意圖。
本發(fā)明公開的數(shù)據(jù)處理裝置，包括QPP(Quadratic PermutationPolynomial，二次置換多項(xiàng)式)交織器和分量編碼器。
其中，QPP交織器通過(guò)交織函數(shù)∏(i)＝(f0+f1·i+f2·i2)mod(K)將輸入信息序列A＝{a0，a1，…，aK-1}進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中，f0、f1、f2為整數(shù)，K表示輸入信息序列的長(zhǎng)度。
上述交織器為具有偏移量f0的QPP交織器。f0可以為奇數(shù)，例如f0＝1，f0的絕對(duì)值還可以是偶數(shù)，其中一種情況為f0＝0。
分量編碼器將輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個(gè)信息的校驗(yàn)比特

其后，所述分量編碼器對(duì)所述分量編碼器反饋回的m個(gè)比特Qm＝{q2K，q2K+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗(yàn)序列

得到信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

并輸出，其中m為所述分量編碼器的寄存器的長(zhǎng)度。
此外，本發(fā)明公開的數(shù)據(jù)處理裝置，還包括速率匹配器。
其中，如圖4所示，速率匹配器包括比特分配器、子交織器、比特收集處理器以及比特選擇和修剪器。
比特分配器將信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

分成d(0)、d(1)、d(2)三路輸，分配準(zhǔn)則為



其中，k＝0，...，K-1，其后將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后，不足部分以空余符號(hào)填充。在此以[N]表示空余符號(hào)，其它地方出現(xiàn)表示同一意義。
子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出。
比特收集處理器接收所述子交織器輸出的比特流后輸出。
比特選擇和修剪器接收所述比特收集處理器輸出的比特流，對(duì)空余符號(hào)進(jìn)行丟棄，形成待傳輸?shù)谋忍亓鳌?br> 其中，比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括 將剩余比特形成序列T，
所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)，分配方法為將所述序列T的比特依次分配至d(0)的第K個(gè)至第K+Δ-1個(gè)之間的Δ個(gè)比特位置上，然后依次交替地分配至另外兩路的相應(yīng)位置上，當(dāng)所述序列T的所有比特被分配完畢時(shí)，則將空余符號(hào)分配至尚未分配到的相應(yīng)的位置上，其中Δ≤M≤3Δ。
作為本發(fā)明的一個(gè)實(shí)施例，具體分配完成后可以用以下公式表示

其中i＝0，...，Δ-1，

此外，本發(fā)明的比特分配器還可以將編碼器輸出的所有比特，包括信息位比特和校驗(yàn)位比特，按如下方式分配至上述3路信號(hào)序列，每路信號(hào)序列的長(zhǎng)度是Ld＝K+m比特



其中k＝0，...，K+m-1。
如圖2所示，為本發(fā)明的數(shù)據(jù)處理裝置另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。該數(shù)據(jù)處理裝置還包括復(fù)用器，復(fù)用器將所述輸入信息序列A＝{a0，a1，…，aK-1}以及經(jīng)QPP交織器交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為

其后輸入到所述分量編碼器。
在上述實(shí)施例中，分量編碼器可以采用遞歸卷積編碼器。優(yōu)選地，所述分量編碼器為遞歸卷積編碼器。具體而言，如圖3所示，所述遞歸卷積編碼器的生成多項(xiàng)式為
優(yōu)選地，所述遞歸卷積編碼器的生成多項(xiàng)式還可以為 顯然，分量編碼器也可以采用其它編碼器，例如非遞歸的卷積編碼器、分組碼編碼器等。
優(yōu)選地，所述分量編碼器的生成多項(xiàng)式為

時(shí)，對(duì)尾比特存在多種分配方式 在Δ＝2時(shí)，本發(fā)明的比特分配器將編碼器輸出的6個(gè)尾比特按如下方式分配至3路，此時(shí)每路信號(hào)序列的總長(zhǎng)度為L(zhǎng)d＝K+2 在Δ＝2時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝2時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，比特分配器將編碼器輸出的6個(gè)尾比特按如下方式分配至3路，此時(shí)每路信號(hào)序列的總長(zhǎng)度為L(zhǎng)d＝K+3 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝3時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝4時(shí)，本發(fā)明的比特分配器將編碼器輸出的6個(gè)尾比特按如下方式分配至3路，此時(shí)每路信號(hào)序列的總長(zhǎng)度為L(zhǎng)d＝K+4 在Δ＝4時(shí)，還可以將6個(gè)尾比特按如下方式分配至3路 在Δ＝5時(shí)，本發(fā)明的比特分配器將編碼器輸出的6個(gè)尾比特按如下方式分配至3路，此時(shí)每路信號(hào)序列的總長(zhǎng)度為L(zhǎng)d＝K+5 在Δ＝6時(shí)，本發(fā)明的比特分配器將編碼器輸出的6個(gè)尾比特按如下方式分配至3路，此時(shí)每路信號(hào)序列的總長(zhǎng)度為L(zhǎng)d＝K+6 下面結(jié)合圖2、圖3和圖4，對(duì)本發(fā)明公開的數(shù)據(jù)處理裝置的具體工作流程進(jìn)行詳細(xì)描述 (1)使用QPP交織器對(duì)輸入信息序列A＝{a0，a1，…，aK-1}進(jìn)行交織處理，獲得經(jīng)過(guò)交織后的數(shù)據(jù)序列A∏＝{a∏(0)，a∏(1)，…，a∏{K-1)}。其中，輸入信息序列A包含了K個(gè)信息比特。ai(0≤i＜K)是序列A的第i個(gè)元素，代表第i個(gè)信息比特。數(shù)據(jù)序列A∏也包含了K個(gè)信息比特。a∏(i)(0≤i＜K)是序列A∏中的第i個(gè)元素，對(duì)應(yīng)于輸入信息序列A的第∏(i)個(gè)元素、或第∏(i)個(gè)信息比特，本實(shí)施例中的交織器使用的是QPP交織器，QPP交織器的函數(shù)表達(dá)式為∏(i)＝(f0+f1·i+f2·i2)mod K。f0的絕對(duì)值可以為奇數(shù)，例如f0＝1，此外，f0的絕對(duì)值還可以是偶數(shù)，例如f0＝0； (2)初始化分量編碼器的寄存器，將寄存器設(shè)置為全“0”； (3)在時(shí)刻0到K-1，將開關(guān)T1連接至通路“1”，分量編碼器開始對(duì)輸入信息序列A＝{a0，a1，…，aK-1}進(jìn)行編碼，得到校驗(yàn)序列
(4)在時(shí)刻K到2K-1，將開關(guān)T1從通路“1”斷開，并連接至通路“2”，分量編碼器接著對(duì)序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}進(jìn)行編碼，得到校驗(yàn)序列
(5)在時(shí)刻2K到2K+2，將開關(guān)從通路“2”斷開，并連接至通路“3”，分量編碼器接著對(duì)分量編碼器反饋回路Xq中的第2K、2K+1和2K+2個(gè)反饋比特

進(jìn)行編碼，得到校驗(yàn)序列
(6)本發(fā)明在分量編碼器完成編碼時(shí)，得到編碼的系統(tǒng)信息比特

3個(gè)尾比特

和校驗(yàn)比特

3個(gè)尾比特的校驗(yàn)比特
(7)將信息位比特Xs、校驗(yàn)位比特Xp以及尾比特Xq輸入到速率匹配器，采用本發(fā)明提出的上述方案形成待傳輸?shù)谋忍亓鳌?br> 在上述實(shí)施例中，只采用一個(gè)分量編碼器，同時(shí)減少尾比特的數(shù)量，通過(guò)采用更加簡(jiǎn)單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延遲，簡(jiǎn)化編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜效率。
如圖5所示，本發(fā)明還公開了一種數(shù)據(jù)處理方法。本發(fā)明公開的方法包括以下步驟 S501輸入信息序列進(jìn)行交織處理。
在步驟S501中，輸入信息序列A＝{a0，a1，…，aK-1}經(jīng)過(guò)QPP交織器通過(guò)交織函數(shù)∏(i)＝(f0+f1·i+f2·i2)mod(K)進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中，f0、f1、f2為整數(shù)，K表示輸入信息序列的長(zhǎng)度。
S502將輸入信息序列以及交織處理后的序列送入分量編碼器進(jìn)行編碼，得到校驗(yàn)比特，其后，對(duì)分量編碼器反饋回的m個(gè)比特進(jìn)行編碼，得到這m個(gè)比特的校驗(yàn)序列。
在步驟S502中，將輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個(gè)信息的校驗(yàn)比特

其后，所述分量編碼器對(duì)所述分量編碼器反饋回的m個(gè)比特Qm＝{q2K，q2K+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗(yàn)序列

其中m為所述分量編碼器的寄存器的長(zhǎng)度。
此外，在上述步驟中，還可以將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為

其后輸入到所述分量編碼器。
在上述步驟中，分量編碼器可以采用遞歸卷積編碼器。優(yōu)選地，所述分量編碼器為遞歸卷積編碼器。具體而言，所述遞歸卷積編碼器的生成多項(xiàng)式為
優(yōu)選地，所述遞歸卷積編碼器的生成多項(xiàng)式還可以為 顯然，分量編碼器也可以采用其它編碼器，例如非遞歸的卷積編碼器、分組碼編碼器等。
S503將比特序列形成信息位比特、尾比特和校驗(yàn)位比特輸出。
在步驟S503中，由輸入信息序列、交織后序列、所述分量編碼器反饋回的m個(gè)比特以及其校驗(yàn)比特，得到信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

并輸出。
此外，在步驟S503中，還包括以下步驟 將信息位比特

尾比特Xq＝{Qm}以及校驗(yàn)位比特

分成d(0)、d(1)、d(2)三路輸出，分配準(zhǔn)則為



其中，k＝0，...，K-1，其后將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后，不足部分以空余符號(hào)填充； 子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出； 比特收集處理器接收所述子交織器輸出的比特流后輸出； 比特選擇和修剪器接收所述比特收集處理器輸出的比特流，對(duì)空余符號(hào)進(jìn)行丟棄，形成待傳輸?shù)谋忍亓鳌?br> 具體而言，當(dāng)分量編碼器的生成多項(xiàng)式為

時(shí)，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括 將剩余比特形成序列T，
所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)，具體分配方法為將所述序列T的比特依次分配至d(0)的第K個(gè)至第K+Δ-1個(gè)之間的Δ個(gè)比特位置上，然后依次交替地分配至另外兩路的相應(yīng)位置上，當(dāng)所述序列T的所有比特被分配完畢時(shí)，則將空余符號(hào)分配至尚未分配到的相應(yīng)的位置上，其中Δ≤M≤3Δ。
此外，比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后還可以采用以下準(zhǔn)則進(jìn)行



其中[N]為空余符號(hào)，K≤k≤K+m-1。
在上述方法中，數(shù)據(jù)處理只采用一個(gè)分量編碼器，同時(shí)減少尾比特的數(shù)量，通過(guò)采用更加簡(jiǎn)單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延遲，簡(jiǎn)化編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜效率。
圖6為實(shí)現(xiàn)本發(fā)明數(shù)據(jù)處理方法的電子設(shè)備的結(jié)構(gòu)示意圖。在圖6中，用戶設(shè)備610通過(guò)訪問接入網(wǎng)620實(shí)現(xiàn)通信。其中，用戶設(shè)備610包括數(shù)據(jù)處理器613，連接數(shù)據(jù)處理器613的存儲(chǔ)器612，以及能接收和發(fā)送的無(wú)線收發(fā)器614，用戶設(shè)備610通過(guò)無(wú)線收發(fā)器614實(shí)現(xiàn)與接入網(wǎng)620的雙向通信。存儲(chǔ)器612儲(chǔ)存著程序611。接入網(wǎng)620包括數(shù)據(jù)處理器623，連接數(shù)據(jù)處理器623的存儲(chǔ)器622，以及能接收和發(fā)送的無(wú)線收發(fā)器624，接入網(wǎng)620通過(guò)無(wú)線收發(fā)器624實(shí)現(xiàn)與用戶設(shè)備610的雙向通信。存儲(chǔ)器622儲(chǔ)存著程序621。其中接入網(wǎng)620通過(guò)數(shù)據(jù)通道連接到一個(gè)或多個(gè)外部網(wǎng)絡(luò)或系統(tǒng)，例如是移動(dòng)通信網(wǎng)絡(luò)或Internet，由于所述部分內(nèi)容是本領(lǐng)域的公知技術(shù)，因此在圖6中未畫出。
數(shù)據(jù)處理器613和數(shù)據(jù)處理器623執(zhí)行對(duì)應(yīng)的程序611、程序621，程序611、程序621中包括的程序指令用于執(zhí)行本發(fā)明上述闡述的實(shí)施例，實(shí)現(xiàn)本發(fā)明的數(shù)據(jù)處理方法。本發(fā)明的實(shí)施例可以通過(guò)用戶設(shè)備610和接入網(wǎng)620中的數(shù)據(jù)處理器613和數(shù)據(jù)處理器623執(zhí)行計(jì)算機(jī)軟件程序?qū)崿F(xiàn)，或者通過(guò)硬件、通過(guò)軟件與硬件相結(jié)合的形式實(shí)現(xiàn)。
更具體而言，在上述實(shí)施例中，執(zhí)行本發(fā)明的數(shù)據(jù)處理方法的實(shí)現(xiàn)形式包括但是不限于DSP(Digital Signal Processing，數(shù)字信號(hào)處理器)、FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)、ASIC(ApplicationSpecific Integrated Circuit，專用集成電路)等具體實(shí)現(xiàn)方式。
顯然，本實(shí)施例中的用戶設(shè)備610包括但不限于以下設(shè)備手機(jī)、個(gè)人數(shù)字助理PDA、便攜電腦等用戶終端設(shè)備。本實(shí)施例中的接入網(wǎng)620包括但不限于以下設(shè)備基站、無(wú)線局域網(wǎng)的接入點(diǎn)AP(Access Point)等相關(guān)連接用戶所訪問的系統(tǒng)的接入網(wǎng)設(shè)備。
基于上述的數(shù)據(jù)處理方法，本發(fā)明還提出一種計(jì)算機(jī)程序，用于執(zhí)行上述實(shí)施例中的數(shù)據(jù)處理方法。
基于上述的數(shù)據(jù)處理方法，本發(fā)明還提出一種可讀計(jì)算機(jī)介質(zhì)，用于承載執(zhí)行上述實(shí)施例中的數(shù)據(jù)處理方法的計(jì)算機(jī)程序。
在這里所用的“可讀計(jì)算機(jī)介質(zhì)”術(shù)語(yǔ)指任何提供用于執(zhí)行的程序給數(shù)據(jù)處理器的介質(zhì)。這樣一種介質(zhì)可以有多種形式，包括但是不限于非易失性介質(zhì)、易失性介質(zhì)、傳輸介質(zhì)。非易失性介質(zhì)包括例如象存儲(chǔ)設(shè)備的光盤或磁盤，易失性介質(zhì)包括象主存儲(chǔ)器的動(dòng)態(tài)存儲(chǔ)器。
傳輸介質(zhì)包括同軸電纜、銅線和光纖，包括包含總線的線路。傳輸介質(zhì)也能采用聲學(xué)的、光學(xué)的、或電磁波的形式，如那些在射頻(RF)和紅外(IR)數(shù)據(jù)通信中產(chǎn)生的?？勺x計(jì)算機(jī)介質(zhì)的通用形式包括例如軟盤、軟碟、硬盤、磁帶，任何其它的磁介質(zhì)，CD-ROM、CDRW、DVD，任何其它的光介質(zhì)，穿孔卡片、紙帶、光學(xué)側(cè)標(biāo)紙。任何帶洞的或帶可辨認(rèn)標(biāo)記的物理介質(zhì)，RAM、PROM、和EPROM、FLASH-EPROM，任何其它的存儲(chǔ)片或卡帶，載波、或任何其它計(jì)算機(jī)可讀的介質(zhì)。不同形式的計(jì)算機(jī)可讀介質(zhì)可用于給數(shù)據(jù)處理器提供用于執(zhí)行的程序。例如，用于實(shí)現(xiàn)至少本發(fā)明的部分的程序可以最初產(chǎn)生在一個(gè)遠(yuǎn)程計(jì)算機(jī)的磁盤上。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種數(shù)據(jù)處理裝置，其特征在于，包括
二次置換多項(xiàng)式QPP交織器，所述QPP交織器通過(guò)交織函數(shù)∏(i)＝(f0+f1·i+f2·i2)mod(K)將輸入信息序列A＝{a0，a1，…，aK-1}進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中，f0、f1、f2為整數(shù)，K表示輸入信息序列的長(zhǎng)度；
分量編碼器，所述分量編碼器將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個(gè)信息的校驗(yàn)比特
其后，所述分量編碼器對(duì)所述分量編碼器反饋回的m個(gè)比特Qm＝{q2K，q2k+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗(yàn)序列
得到信息位比特
尾比特Xq＝{Qm}以及校驗(yàn)位比特
并輸出，其中m為所述分量編碼器的寄存器的長(zhǎng)度。
2.如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，還包括復(fù)用器，所述復(fù)用器將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為
其后輸入到所述分量編碼器。
3.如權(quán)利要求1或2之一所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器為遞歸卷積編碼器。
4.如權(quán)利要求3所述的數(shù)據(jù)處理裝置，其特征在于，所述遞歸卷積編碼器的生成多項(xiàng)式為
5.如權(quán)利要求1或2之一所述的數(shù)據(jù)處理裝置，其特征在于，還包括速率匹配器，所述速率匹配器包括
比特分配器，所述信息位比特
尾比特Xq＝{Qm}以及校驗(yàn)位比特
分成d(0)、d(1)、d(2)三路輸出，分配準(zhǔn)則為
其中，k＝0，...，K-1，其后將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后，不足部分以空余符號(hào)填充；
子交織器，所述子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出；
比特收集處理器，所述比特收集處理器接收所述子交織器輸出的比特流后輸出；
比特選擇和修剪器；所述比特選擇和修剪器接收所述比特收集處理器輸出的比特流，對(duì)空余符號(hào)進(jìn)行丟棄，形成待傳輸?shù)谋忍亓鳌?br> 6.如權(quán)利要求5所述的數(shù)據(jù)處理裝置，其特征在于，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括
將剩余比特形成序列T，
所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)，分配方法為將所述序列T的比特依次分配至d(0)的第K個(gè)至第K+Δ-1個(gè)之間的Δ個(gè)比特位置上，然后依次交替地分配至另外兩路的相應(yīng)位置上，當(dāng)所述序列T的所有比特被分配完畢時(shí)，則將空余符號(hào)分配至尚未分配到的相應(yīng)的位置上，其中Δ≤M≤3Δ。
7.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)為
其中i＝0，...，Δ-1，
其中[N]為空余符號(hào)。
8.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器的生成多項(xiàng)式為
Δ＝2時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
9.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器的生成多項(xiàng)式為
Δ＝3時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)。
10.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器的生成多項(xiàng)式為
Δ＝4時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)；
或者所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)。
11.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器的生成多項(xiàng)式為
Δ＝5時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)。
12.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述分量編碼器的生成多項(xiàng)式為
Δ＝6時(shí)，所述比特分配器采用以下準(zhǔn)則分配尾比特
其中[N]為空余符號(hào)。
13.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括
其中[N]為空余符號(hào)，K≤k≤K+m-1。
14.一種數(shù)據(jù)處理方法，其特征在于，包括以下步驟
輸入信息序列A＝{a0，a1，…，aK-1}經(jīng)過(guò)QPP交織器通過(guò)交織函數(shù)∏(i)＝(f0+f1·i+f2·i2)mod(K)進(jìn)行交織，得到交織后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}，其中，f0、f1、f2為整數(shù)，K表示輸入信息序列的長(zhǎng)度；
將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}送入所述分量編碼器進(jìn)行編碼，得到2K個(gè)信息的校驗(yàn)比特
其后，所述分量編碼器對(duì)所述分量編碼器反饋回的m個(gè)比特Qm＝{q2K，q2K+1，…，q2K+m-1}進(jìn)行編碼，得到Qm的校驗(yàn)序列
其中m為所述分量編碼器的寄存器的長(zhǎng)度；
由輸入信息序列、交織后序列、所述分量編碼器反饋回的m個(gè)比特以及其校驗(yàn)比特，得到信息位比特
尾比特Xq＝{Qm}以及校驗(yàn)位比特
并輸出。
15.如權(quán)利要求14所述的數(shù)據(jù)處理方法，其特征在于，還包括以下步驟
將所述輸入信息序列A＝{a0，a1，…，aK-1}以及交織處理后的序列A∏＝{a∏(0)，a∏(1)，…，a∏(K-1)}在輸入到所述分量編碼器之前進(jìn)行復(fù)接為
其后輸入到所述分量編碼器。
16.如權(quán)利要求14或15之一所述的數(shù)據(jù)處理方法，其特征在于，所述分量編碼器為遞歸卷積編碼器。
17.如權(quán)利要求16所述的數(shù)據(jù)處理方法，其特征在于，所述遞歸卷積編碼器的生成多項(xiàng)式為
18.如權(quán)利要求14或15之一所述的數(shù)據(jù)處理方法，其特征在于，還包括以下步驟
將所述信息位比特
尾比特Xq＝{Qm}以及校驗(yàn)位比特
分成d(0)、d(1)、d(2)三路輸出，分配準(zhǔn)則為
其中，k＝0，...，K-1，其后將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后，不足部分以空余符號(hào)填充；
子交織器接收一路經(jīng)所述比特分配器輸出的比特流，交織后輸出；
比特收集處理器接收所述子交織器輸出的比特流后輸出；
比特選擇和修剪器接收所述比特收集處理器輸出的比特流，對(duì)空余符號(hào)進(jìn)行丟棄，形成待傳輸?shù)谋忍亓鳌?br> 19.如權(quán)利要求18所述的數(shù)據(jù)處理方法，其特征在于，所述分量編碼器的生成多項(xiàng)式為
時(shí)，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括
將剩余比特形成序列T，
所述比特分配器將所述序列T的每個(gè)比特依次地分配至d(0)、d(1)、d(2)，分配方法為將所述序列T的比特依次分配至d(0)的第K個(gè)至第K+Δ-1個(gè)之間的Δ個(gè)比特位置上，然后依次交替地分配至另外兩路的相應(yīng)位置上，當(dāng)所述序列T的所有比特被分配完畢時(shí)，則將空余符號(hào)分配至尚未分配到的相應(yīng)的位置上，其中Δ≤M≤3Δ。
20.如權(quán)利要求18所述的數(shù)據(jù)處理方法，其特征在于，所述分量編碼器的生成多項(xiàng)式為
時(shí)，所述比特分配器將剩余比特作為尾比特分配于d(0)、d(1)、d(2)之后包括
其中[N]為空余符號(hào)，K≤k≤K+m-1。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)處理裝置及方法，該數(shù)據(jù)處理裝置包括QPP交織器和分量編碼器，分量編碼器對(duì)輸入信息序列編碼后，對(duì)分量編碼器反饋回的比特進(jìn)行編碼并分配到信息位比特和校驗(yàn)位比特的最后并輸出上述比特。本發(fā)明公開的技術(shù)方案，只采用一個(gè)分量編碼器，同時(shí)減少尾比特的數(shù)量，通過(guò)采用更加簡(jiǎn)單高效的編碼方法和CBRM速率匹配方法，有效降低了編碼和速率匹配的處理延遲，簡(jiǎn)化編碼和速率匹配的復(fù)雜度，提高編碼和速率匹配的處理速度，提高編碼效率和頻譜效率。
文檔編號(hào)H04L1/00GK101771500SQ200910076049
公開日2010年7月7日 申請(qǐng)日期2009年1月5日 優(yōu)先權(quán)日2009年1月5日
發(fā)明者陳軍, 王正海, 孫韶輝, 索士強(qiáng), 王映民 申請(qǐng)人:大唐移動(dòng)通信設(shè)備有限公司