專利名稱：：動態(tài)數(shù)據(jù)校正裝置的制作方法
技術(shù)領(lǐng)域：
：本實用新型涉及一種通信領(lǐng)域中的動態(tài)數(shù)據(jù)校正裝置。
背景技術(shù)：
：在連接主系統(tǒng)和子系統(tǒng)的串行通訊通道上，由于干擾或其他原因，通訊數(shù)據(jù)有可能出現(xiàn)錯誤，比如數(shù)據(jù)丟位、丟字節(jié)、通訊幀破損、校驗碼出錯等等。大部分情況下，這些錯誤都帶有突發(fā)的性質(zhì)，持續(xù)時間極短，短暫出錯后系統(tǒng)通常能夠迅速自動恢復(fù)正常。由于系統(tǒng)中通過串行通道傳輸?shù)臄?shù)據(jù)都是非關(guān)鍵控制數(shù)據(jù)，大部分僅用于監(jiān)視和觀察，數(shù)據(jù)的刷新頻率的要求也比較低(l秒或以上)，因此這種短暫的通訊干擾不會對系統(tǒng)整體安全、穩(wěn)定運行造成影響。在采用雙機熱備技術(shù)的控制系統(tǒng)中，主數(shù)字控制單元(DPU)—旦檢測到此現(xiàn)象便認(rèn)為出現(xiàn)了故障，立即會從主DPU運行切換至輔DPU運行。雖然不影響系統(tǒng)的正常運行，但會產(chǎn)生風(fēng)險一一當(dāng)輔DPU因為內(nèi)部故障死機無法切換回主DPU繼續(xù)運行時，如果相關(guān)人員不能及時發(fā)現(xiàn)將運行方式手動切回主DPU運行時，主、輔DPU將均處于"備用"狀態(tài)，此時相關(guān)的控制將會失靈。這種情況一旦發(fā)生在負(fù)責(zé)主要的保護(hù)和調(diào)節(jié)控制的DPU上時將導(dǎo)致4幾組跳閘。因此，由于串行通訊錯誤導(dǎo)致DPU控制失去備用功能成為控制系統(tǒng)中的重大隱患。
實用新型內(nèi)容本實用新型的目的在于提供一種可對通訊數(shù)據(jù)進(jìn)行動態(tài)緩存，過濾錯誤消息，保證短時間的個別通訊錯誤不會傳遞到DPU之中的動態(tài)數(shù)據(jù)校正裝置。本實用新型的動態(tài)數(shù)據(jù)校正裝置，包括CPU,用于緩存數(shù)據(jù)、過濾錯誤消息；電源模塊，用于為動態(tài)數(shù)據(jù)校正裝置供電；與CPU信號連接的存儲器，用于在停電時保存系統(tǒng)設(shè)定；接口模塊，用于提供上下行串行通訊接口和編程/調(diào)試/配置接口；以及將接口模塊與CPU連接的驅(qū)動電路，用于驅(qū)動外圍電路信號。優(yōu)選地，所述CPU包括兩組串行通訊通道和內(nèi)置RAM,所述內(nèi)置RAM用于所述兩組串行通訊通道的協(xié)議處理緩沖區(qū)以及控制數(shù)據(jù)緩存表。優(yōu)選地，所述電源模塊為DC/DC穩(wěn)壓電源，輸入電壓24VDC,輸出電壓3.3VDC和5VDC,分別為數(shù)字電路和外圍接口電路供電。優(yōu)選地，所述存儲器為內(nèi)置式的Flash芯片。優(yōu)選地，所述接口模塊包括用于上行串行通訊通道的一個25針D型串口母頭、用于下4亍通訊通訊通道的一個254十D型串口/^頭和一個編程/調(diào)試/配置接口。優(yōu)選地，所述驅(qū)動電路包括每路串行通訊通道配套的一組RS485/RS422驅(qū)動芯片和編程/調(diào)試/配置接口配套的外圍接口驅(qū)動芯片。優(yōu)選地，所述動態(tài)凄"居;〖交正裝置還包括外部WatchDog芯片。本實用新型的有益之處在于，在不破壞系統(tǒng)內(nèi)部現(xiàn)有結(jié)構(gòu)的前提下，極大提高了通訊通道對外部干擾的承受能力，不會給系統(tǒng)帶來不確定的風(fēng)險，從整體上提高了系統(tǒng)的安全性和穩(wěn)定性。為了更好地理解本實用新型，參考以下附圖圖l是本實用新型的動態(tài)數(shù)據(jù)校正裝置的硬件示意圖2是上述動態(tài)數(shù)據(jù)校正裝置的軟件示意圖。具體實施方式以下結(jié)合附圖及實施例對本實用新型進(jìn)行詳細(xì)說明。本實用新型的動態(tài)數(shù)據(jù)校正裝置包括CPU1、電源模塊2、存儲器3、接口模塊、驅(qū)動電路，其中，CPU1用于緩存數(shù)據(jù)、過濾錯誤消息，電源模塊2用于為動態(tài)數(shù)據(jù)校正裝置供電，存儲器3與CPU1信號連接，用于在停電時保存系統(tǒng)設(shè)定，接口模塊用于提供上下行數(shù)據(jù)和調(diào)試通道，將接口模塊與CPU1連接的驅(qū)動電路用于驅(qū)動外圍電路信號。在一實施例中，CPU1^是供兩組串^亍通訊通道4。CPU內(nèi)置2K以上RAM空間用于兩個串行通訊通道的協(xié)議處理緩沖區(qū)以及控制數(shù)據(jù)緩存表。電源模塊2為DC/DC穩(wěn)壓電源，輸入電壓24VDC,輸出電壓3.3VDC和5VDC,分別為數(shù)字電路和外圍接口電路供電。存儲器3為內(nèi)置式的Flash芯片，用于在停電時保存系統(tǒng)設(shè)定。接口模塊包括用于上行串行通道的一個25針D型串口母頭5、用于下行通訊通道的一個25針D型串口公頭6和一個編程/調(diào)試/配置接口7。通訊接口內(nèi)部進(jìn)行光耦隔離處理，增強抗干擾性能。D型串行接口管腳定義如表l所示<table>tableseeoriginaldocumentpage5</column></row><table>表lD型串行接口管腳定義驅(qū)動電路包括每路串行通道配套的一組RS485/RS422驅(qū)動芯片8和編程/調(diào)試/配置接口配套的外圍接口驅(qū)動芯片9。其中，RS485/RS422驅(qū)動芯片8將用于上行串行通道的一個25針D型串口母頭5、用于下行通訊通道的一個25針D型串口公頭6分別與CPU1的串行通訊通道4相連接，外圍接口驅(qū)動芯片9將編程/調(diào)試/配置接口7與CPUl相連接。在另一實施例中，動態(tài)數(shù)據(jù)校正裝置還包括外部WatchDog芯片，用于監(jiān)控系統(tǒng)正常運行。動態(tài)數(shù)據(jù)校正裝置通過配套電纜連接到原系統(tǒng)中由主、輔DPU連出的二轉(zhuǎn)一電纜和遠(yuǎn)程系統(tǒng)通訊電纜之間。這種連接方式將主、輔DPU都隱藏到了數(shù)據(jù)校正儀背后，來往于DPU的遠(yuǎn)程通訊數(shù)據(jù)全部運轉(zhuǎn)在數(shù)據(jù)校正儀的監(jiān)控之下。這種方式能夠最大程度的保證通訊數(shù)據(jù)的準(zhǔn)確性。如圖2所示，CPU的軟件設(shè)計方案包括以下模塊硬件平臺驅(qū)動程序，主要包括串行接口驅(qū)動程序10、WatchDog驅(qū)動程序、Flash/FR細(xì)驅(qū)動程序ll等；M0DBUSRTU主站協(xié)議解析纟莫塊12;M0DBUSRTU/人站協(xié)議解析模塊13;下行通訊管理程序模塊14,負(fù)責(zé)處理與下層控制設(shè)備之間的通訊事件管理；上行通訊管理程序模塊15，負(fù)責(zé)處理與上位設(shè)備(DPU)之間的通訊事件管理；數(shù)據(jù)緩沖區(qū)管理程序模塊16，提供數(shù)據(jù)讀、寫管理；動態(tài)數(shù)據(jù)索引管理程序^t塊17;以及其他編程/調(diào)試/配置管理程序模塊18。本實用新型的動態(tài)數(shù)據(jù)校正裝置具備以下功能和特點外型小巧，便于現(xiàn)場柜體內(nèi)安裝；DC24V供電，內(nèi)部采用DC/DC穩(wěn)壓電源；采用高性能、低功耗的嵌入式處理器芯片；提供一路下行RS485/RS422接口，實現(xiàn)M0DBUSRTU主站協(xié)議，負(fù)責(zé)連接遠(yuǎn)程I/Oi殳備；提供兩^各上行RS485/RS422接口，實現(xiàn)M0DBUSRTU乂人站協(xié)議，通過特別設(shè)計的鏈4妄電纜，分別與主、輔DPU^=莫塊通訊；靈活配置通訊參數(shù)，可以在線動態(tài)改變通訊數(shù)據(jù)位、停止位、校驗位和校驗方式；實時分析通訊數(shù)據(jù)，必要時對通訊數(shù)據(jù)進(jìn)行動態(tài)糾錯；在設(shè)備內(nèi)部進(jìn)行數(shù)據(jù)緩存，當(dāng)外部通訊出錯時向DPU模塊發(fā)送緩存數(shù)據(jù)；提供大約300點的模擬量緩存，大約500點的開關(guān)量數(shù)據(jù)；動態(tài)、智能檢測DPU通訊配置，自動跟隨上位系統(tǒng)進(jìn)行調(diào)整，重新定位數(shù)據(jù)源，可以極大減輕運行后的維護(hù)工作。上述實施例僅供說明本實用新型之用，而并非是對本實用新型的限制，有關(guān)
技術(shù)領(lǐng)域：
的普通技術(shù)人員，在不脫離本實用新型范圍的情況下，還可以做出各種變化和變型，因此，所有等同的技術(shù)方案也應(yīng)屬于本實用新型的范疇，本實用新型的專利保護(hù)范圍應(yīng)由各權(quán)利要求限定。權(quán)利要求1.一種動態(tài)數(shù)據(jù)校正裝置，包括CPU，用于緩存數(shù)據(jù)，過濾錯誤消息；電源模塊，用于為動態(tài)數(shù)據(jù)校正裝置供電；與CPU信號連接的存儲器，用于在停電時保存系統(tǒng)設(shè)定；接口模塊，用于提供上下行串行通訊接口和編程/調(diào)試/配置接口；將接口模塊與CPU連接的驅(qū)動電路，用于驅(qū)動外圍電路信號。2.根據(jù)權(quán)利要求1所述的動態(tài)數(shù)據(jù)校正裝置，其特征在于，所述CPU包括兩組串行通訊通道和內(nèi)置RAM,所述內(nèi)置RAM用于所述兩組串行通訊通道的協(xié)議處理緩沖區(qū)以及控制數(shù)據(jù)緩存表。3.根據(jù)權(quán)利要求1所述的動態(tài)數(shù)據(jù)校正裝置，其特征在于，所述電源模塊為DC/DC穩(wěn)壓電源，輸入電壓24VDC，輸出電壓3.3VDC和5VDC,分別為數(shù)字電路和外圍接口電路供電。4.根據(jù)權(quán)利要求l所述的動態(tài)數(shù)據(jù)校正裝置，其特征在于，所述存儲器為內(nèi)置式的Flash芯片。5.根據(jù)權(quán)利要求1所述的動態(tài)數(shù)據(jù)校正裝置，其特征在于，所述接口模塊包括用于上行串行通訊通道的一個25針D型串口母頭、用于下行串行通訊通道的一個25針D型串口公頭和一個編程/調(diào)試/配置接口。6.根據(jù)權(quán)利要求l所述的動態(tài)數(shù)據(jù)校正裝置，其特征在于，所述驅(qū)動電路包括與每路串行通道配套的一組RS485/RS422驅(qū)動芯片和與編程/調(diào)試/配置接口配套的外圍接口驅(qū)動芯片。7.根據(jù)權(quán)利要求1所述的動態(tài)數(shù)據(jù)校正裝置，其特征在于，所述動態(tài)數(shù)據(jù)校正裝置還包括外部WatchDog芯片。專利摘要一種動態(tài)數(shù)據(jù)校正裝置，包括CPU，用于緩存數(shù)據(jù)、過濾錯誤消息；電源模塊，用于為動態(tài)數(shù)據(jù)校正裝置供電；與CPU信號連接的存儲器，用于在停電時保存系統(tǒng)設(shè)定；接口模塊，用于提供上下行數(shù)據(jù)和調(diào)試通道；將接口模塊與CPU連接的驅(qū)動電路，用于驅(qū)動外圍電路信號。本設(shè)計可對通訊數(shù)據(jù)進(jìn)行動態(tài)緩存，過濾錯誤消息，保證短時間的個別通訊錯誤不會傳遞到DPU之中，保證了控制系統(tǒng)運行的可靠性。文檔編號H04L1/22GK201323588SQ200820234090公開日2009年10月7日申請日期2008年12月31日優(yōu)先權(quán)日2008年12月31日發(fā)明者垚張,王雁軍申請人:中國神華能源股份有限公司;北京國華電力有限責(zé)任公司;三河發(fā)電有限責(zé)任公司