專利名稱：實(shí)現(xiàn)特定端口到端口延遲的降噪方法
實(shí)現(xiàn)特定端口到端口延遲的降噪方法
背景技術(shù)：
在諸如PCI-E(快速外圍組件互連)、CSI(通用系統(tǒng)接口)、 FBD(全緩 沖DIMM)等的高速接口中，會(huì)有由總有效負(fù)載di/dt (電流變化/時(shí)間變化) 引起的AC (交流電)噪聲，所述總有效負(fù)載是單獨(dú)通道負(fù)載的瞬時(shí)和并可 被I/O供電網(wǎng)絡(luò)感測(cè)到。1/0接口的每條通道都可以具有發(fā)射機(jī)、接收機(jī)以 及其它數(shù)字電路。每條單獨(dú)通道可產(chǎn)生一個(gè)通道負(fù)載。供電網(wǎng)絡(luò)可以感測(cè) 到所有運(yùn)行通道的總有效負(fù)載的沖擊，并可表現(xiàn)為AC噪聲。


在附圖中，以示例的形式而非限制的形式示出了此處所描述的本發(fā)明。 為了說(shuō)明的簡(jiǎn)單清楚，圖中所示元件未按比例繪制。例如，為了清楚，一 些元件的尺寸相對(duì)于其它元件可能被放大。此外，在適當(dāng)?shù)奈恢?，圖中重 復(fù)參考標(biāo)記以表示相應(yīng)或相似的元件。
圖1說(shuō)明計(jì)算機(jī)系統(tǒng)的實(shí)施例。
圖2說(shuō)明I/O接口系統(tǒng)的實(shí)施例。
圖3說(shuō)明噪聲圖的實(shí)施例。
圖4說(shuō)明可由圖1的系統(tǒng)實(shí)現(xiàn)的降噪方法的實(shí)施例。
具體實(shí)施例方式
在以下詳細(xì)說(shuō)明中，描述了許多具體細(xì)節(jié)以便提供對(duì)本發(fā)明的透徹理 解。但是本發(fā)明可以無(wú)需這些具體細(xì)節(jié)而實(shí)施。在其它情況中，未詳細(xì)描 述公知的方法、過(guò)程、部件和電路，以免混淆本發(fā)明。此外，可能給出了 示例的大小/型號(hào)/值/范圍，但是本發(fā)明不限于這些具體示例。
說(shuō)明書中對(duì)"一個(gè)實(shí)施例"、"實(shí)施例"、"示例實(shí)施例"等的引述是指 所述實(shí)施例可能包括特定的特征、結(jié)構(gòu)或特性，但并不是每個(gè)實(shí)施例都一 定要包括該特定的特征、結(jié)構(gòu)或特性。此外，這些短語(yǔ)不一定都指同一個(gè)實(shí)施例。此外，當(dāng)結(jié)合一個(gè)實(shí)施例而描述特定的特征、結(jié)構(gòu)或特性時(shí)，是 認(rèn)為不管是否明確說(shuō)明，本領(lǐng)域技術(shù)人員都知曉可以結(jié)合其它實(shí)施例而改 變這樣的特征、結(jié)構(gòu)或特性。
此外，本文中以公共參考標(biāo)記加特定數(shù)字的方式提及的元件可以被統(tǒng)
稱為僅該參考標(biāo)記。例如，通道(lane) 200A、 200B、 200C…200N可以被 統(tǒng)稱為通道200。類似地，延遲電路210A、 210B…210N可以被統(tǒng)稱為延 遲210。
參考圖1，示出了計(jì)算機(jī)系統(tǒng)的實(shí)施例。該計(jì)算機(jī)系統(tǒng)可以包括處理 器IOO、芯片組IIO、存儲(chǔ)器U0、以及1/0 (輸入/輸出)設(shè)備130。如圖所 示，處理器100可以通過(guò)處理器總線耦合到芯片組110。存儲(chǔ)器120可以 通過(guò)存儲(chǔ)器總線稱合到芯片組110。 I/O設(shè)備130可以通過(guò)諸如PCI (外圍 組件互連)總線、PCI Express總線、USB (通用串行總線)總線、SATA(串行 高級(jí)技術(shù)附件)總線等的I/O總線耦合到芯片組110。
處理器100可以用英特爾@奔騰@4處理器、英特爾@奔騰^處理器、 和/或其它類型的能夠執(zhí)行軟件和/或固件指令的通用處理器100來(lái)實(shí)現(xiàn)。 在一個(gè)實(shí)施例中，處理器100可以執(zhí)行存儲(chǔ)在存儲(chǔ)器120中的指令，以執(zhí) 行各種任務(wù)以及控制計(jì)算機(jī)系統(tǒng)的整體運(yùn)行。處理器IOO還可以執(zhí)行與電 源管理有關(guān)的指令和/或例程，例如使得諸如1/0接口這樣的部件在系統(tǒng)運(yùn) 行期間降低AC噪聲。
芯片組110可以包括一個(gè)或多個(gè)集成電路或芯片，以將處理器100和 該計(jì)算機(jī)系統(tǒng)的其它部件耦合在一起。如圖所示，芯片組110可以包括存 儲(chǔ)器控制中心(MCH) 140以及I/0控制中心(ICH) 150。存儲(chǔ)器控制中心140 可以向存儲(chǔ)器120的存儲(chǔ)器件提供接口。特別地，響應(yīng)于來(lái)自處理器IOO 和I/O設(shè)備130的請(qǐng)求，存儲(chǔ)器控制中心140可以在存儲(chǔ)器總線上產(chǎn)生信 號(hào)以針對(duì)存儲(chǔ)器120的存儲(chǔ)器件來(lái)讀取和/或?qū)懭霐?shù)據(jù)。存儲(chǔ)器120可以包 括例如RAM (隨機(jī)存取存儲(chǔ)器)器件，諸如源同步動(dòng)態(tài)RAM器件以及DDR (雙倍數(shù)據(jù)率)RAM器件。
根據(jù)一實(shí)施例的I/O控制中心150可以包括諸如PCI Express接口這樣 的I/O接口 160。 1/0接口 160可以連接I/O設(shè)備130和I/O控制中心150， 從而允許處理器100和I/O設(shè)備130之間以及存儲(chǔ)器120和I/O設(shè)備130之間的數(shù)據(jù)傳輸。在一個(gè)實(shí)施例中，1/0接口 160可以在處理器100中， 或在存儲(chǔ)器控制中心140中。
如圖所示，計(jì)算機(jī)系統(tǒng)還可以包括I/O設(shè)備130。 I/O設(shè)備130可以為 計(jì)算機(jī)系統(tǒng)實(shí)現(xiàn)各種輸入/輸出功能。例如，1/0設(shè)備130可以包括硬盤驅(qū) 動(dòng)器、鍵盤、鼠標(biāo)、CD(光盤)驅(qū)動(dòng)器、DVD(數(shù)字視頻光盤)驅(qū)動(dòng)器、打印 機(jī)、掃描儀等等。
參考圖2，示出了I/O接口系統(tǒng)160的實(shí)施例。如圖所示，1/0接口系 統(tǒng)160可以包括多個(gè)端口 270，其包括多條通道200 (諸如200A、 200B、 200C…200N)、多個(gè)延遲電路210(諸如210A、 210B、 210C…210N)、延遲 控制邏輯220以及供電網(wǎng)絡(luò)260。通道200A可以通過(guò)在通道200A與200B 之間提供的延遲電路210A耦合到通道200B，并且通道200B可以通過(guò)在 通道200B與200C之間提供的延遲電路210B耦合到通道200C,依此類推， 通道200N在相鄰的通道200之間具有延遲電路210N。延遲控制邏輯220 可以耦合到每個(gè)延遲電路210A-210N。
如圖所示，在一個(gè)實(shí)施例中，通道200中的每條通道可以包括發(fā)射機(jī) 230、接收機(jī)240以及數(shù)字電路250。當(dāng)通過(guò)供電網(wǎng)絡(luò)260向I/O系統(tǒng)的端 口 270供電時(shí)，所有通道200可以被同時(shí)接通，并且由于通道200中的發(fā) 射機(jī)230、接收機(jī)240以及數(shù)字電路250，每條通道200A-200N都會(huì)在供 電網(wǎng)絡(luò)上構(gòu)成一個(gè)通道負(fù)載。供電網(wǎng)絡(luò)260可以感測(cè)到所有運(yùn)行通道200 的總有效負(fù)載di/dt (所有單獨(dú)通道負(fù)載的瞬時(shí)和)的沖擊，并在該I/0系統(tǒng) 運(yùn)行期間產(chǎn)生AC噪聲。延遲電路210可以在通道200之間引入一時(shí)間延 遲，以便延遲后續(xù)通道200的接通。在一個(gè)實(shí)施例中，可以借助于延遲控 制邏輯220通過(guò)改變延遲電路210中的電壓來(lái)控制延遲電路210中的延遲 時(shí)間/時(shí)間常量。
在計(jì)算編程延遲時(shí)間的一個(gè)實(shí)施例中，通過(guò)實(shí)驗(yàn)確定在開啟端口 270 的通道200時(shí)對(duì)I/O接口 160造成最大噪聲的頻率。在一個(gè)實(shí)例中，從端 口 270A的通道200A測(cè)量諸如圖3所示的噪聲圖，以確定具有最大噪聲貢 獻(xiàn)的頻率?；谠擃l率，可以確定延遲時(shí)間，以通過(guò)開啟相繼的通道以便 各個(gè)端口在該頻率上為180度異相(out of phase),來(lái)使在該頻率上的噪聲 最小化。在一個(gè)實(shí)施例中，這一頻率被稱為供電網(wǎng)絡(luò)260的諧振頻率。在該頻率是100MHz的情況下，延遲時(shí)間將是周期的一半或5ns。如果I/O 接口工作在6.4 MHz上，則該延遲時(shí)間將達(dá)到32個(gè)單位時(shí)間間隔(UI)。
在一個(gè)實(shí)施例中，在各條通道之間可能有固有延遲，并且延遲控制邏 輯220可以將這種額外延遲增加到該固有延遲，以得到所計(jì)算的延遲時(shí)間。 延遲電路210還可以延遲每個(gè)端口的每條通道的關(guān)閉，例如作為節(jié)電方案 的一部分。延遲控制邏輯220可以向延遲電路210提供第二延遲時(shí)間用于 關(guān)閉每條相繼的通道，其中第二延遲時(shí)間可以與用于開啟每條相繼的通道 的延遲時(shí)間相同或不同。
在一個(gè)實(shí)施例中，通過(guò)在各條通道200之間引入編程延遲電路210， 單獨(dú)通道負(fù)載可以被均勻地間隔開，以減少通道200中負(fù)載的重疊 (overlapping)和對(duì)準(zhǔn)(alignment)。這樣可以大大降低供電網(wǎng)絡(luò)260所感測(cè)的 總有效負(fù)載(所有單獨(dú)通道負(fù)載的瞬時(shí)和)，并且總有效負(fù)載的降低可以導(dǎo) 致I/O系統(tǒng)中更小的AC峰峰噪聲。
現(xiàn)在參考圖3，說(shuō)明了噪聲圖的一個(gè)實(shí)施例。如圖所示，圖300示出 在被開啟的通道上不同頻率分量的電流測(cè)量值。在這一實(shí)例中，100 MHz 是最大噪聲的頻率。在一個(gè)實(shí)施例中，圖300是在通道200A上測(cè)量的。
現(xiàn)在參考圖4，說(shuō)明了可由圖1的系統(tǒng)實(shí)現(xiàn)的降噪方法的實(shí)施例。如 圖所示，在方框400中，確定最大噪聲的頻率。在一個(gè)實(shí)施例中，獲取諸 如圖3所示的噪聲圖，以可視地確定在通道200 (其處于開啟狀態(tài))上造成 最大噪聲的頻率。
在方框410中，確定使該最大噪聲最小化的延遲時(shí)間。在一個(gè)實(shí)施例 中，該延遲時(shí)間是在方框400中所確定的頻率的周期的一半。
在方框420中，如圖所示，在I/0接口 160中實(shí)施該延遲時(shí)間。在一 個(gè)實(shí)施例中，延遲控制邏輯220被配置為存儲(chǔ)用于延遲控制電路210的適 當(dāng)延遲時(shí)間。
參考示例實(shí)施例描述了本發(fā)明的某些特征。但是，說(shuō)明書并不是要被 理解為限制性的。對(duì)示例實(shí)施例的各種修改以及本發(fā)明的其它實(shí)施例，這
對(duì)本發(fā)明所屬領(lǐng)域的技術(shù)人員來(lái)說(shuō)都是顯而易見的，它們均被認(rèn)為是包含 在本發(fā)明的本質(zhì)和范圍之內(nèi)。
權(quán)利要求
1、一種方法，包括確定在開啟供電網(wǎng)絡(luò)時(shí)高速數(shù)據(jù)鏈路上最大噪聲的頻率；確定第一端口和第二端口之間使所述最大噪聲最小化的延遲時(shí)間；以及在與開啟所述第一端口相距所述延遲時(shí)間之后開啟所述第二端口。
2、 如權(quán)利要求1所述的方法，其中，確定所述最大噪聲的所述頻率包 括確定所述供電網(wǎng)絡(luò)的諧振頻率。
3、 如權(quán)利要求1所述的方法,其中，所述頻率是大約100兆赫茲(MHz)。
4、 如權(quán)利要求l所述的方法，其中，所述延遲時(shí)間是大約32個(gè)單位 時(shí)間間隔。
5、 如權(quán)利要求1所述的方法，進(jìn)一步包括在與開啟所述第二端口相 距所述延遲時(shí)間之后開啟第三端口。
6、 如權(quán)利要求l所述的方法，進(jìn)一步包括在與關(guān)閉所述第一端口相 距所述延遲時(shí)間之后關(guān)閉所述第二端口 。
7、 一種I/0接口，包括待接通的多條通道；延遲電路，用于提供所述通道之間的編程延遲，以在所述編程延遲之 后接通相繼的通道；以及延遲控制邏輯，用于控制所述延遲電路中的時(shí)間延遲，其中確定所述 延遲時(shí)間以使在開啟供電網(wǎng)絡(luò)時(shí)通道上的最大噪聲最小化。
8、 如權(quán)利要求7所述的I/0接口，其中，所述延遲時(shí)間是所述最大噪聲的頻率的周期的一半。
9、 如權(quán)利要求7所述的I/0接口，其中，所述延遲時(shí)間是大約32個(gè) 單位時(shí)間間隔。
10、 如權(quán)利要求7所述的I/0接口，其中，所述最大噪聲出現(xiàn)在所述 供電網(wǎng)絡(luò)的諧振頻率上。
11、 如權(quán)利要求7所述的I/0接口，進(jìn)一步包括所述延遲電路用于 提供所述通道之間的第二編程延遲，以在所述第二編程延遲之后關(guān)斷相繼 的通道。
12、 如權(quán)利要求ll所述的I/0接口，其中，所述第一和第二編程延遲 實(shí)質(zhì)上是相同的。
13、 一種系統(tǒng)，包括 處理器；芯片組，用于使I/0信號(hào)便于傳送到計(jì)算機(jī)系統(tǒng)； 1/0設(shè)備，用于向所述計(jì)算機(jī)系統(tǒng)提供指令；以及1/0接口，用于將所述i/o設(shè)備和所述芯片組耦合在一起，提供通道之間的編程延遲，以在所述編程延遲之后接通相繼的通道，其中確定所述編 程延遲以使在開啟供電網(wǎng)絡(luò)時(shí)通道上的最大噪聲最小化。
14、 如權(quán)利要求13所述的系統(tǒng)，其中，所述編程延遲是所述最大噪聲 的頻率的周期的一半。
15、 如權(quán)利要求13所述的系統(tǒng)，其中，所述編程延遲是大約32個(gè)單 位時(shí)間間隔。
16、 如權(quán)利要求13所述的系統(tǒng)，其中，所述最大噪聲出現(xiàn)在所述供電網(wǎng)絡(luò)的諧振頻率上。
17、 如權(quán)利要求13所述的系統(tǒng)，進(jìn)一步包括所述I/0接口用于提供所述通道之間的第二編程延遲，以在所述第二編程延遲之后關(guān)斷相繼的通 道。
18、 如權(quán)利要求17所述的系統(tǒng)，其中，所述第一和第二編程延遲實(shí)質(zhì) 上是相同的。
全文摘要
描述了一種實(shí)現(xiàn)特定點(diǎn)到點(diǎn)延遲的降噪方法。在這方面，引入了一種方法，包括確定在開啟供電網(wǎng)絡(luò)時(shí)高速數(shù)據(jù)鏈路上最大噪聲的頻率，確定第一端口和第二端口之間最小化該最大噪聲的延遲時(shí)間，以及在與開啟第一端口相距該延遲時(shí)間之后開啟第二端口。還公開和聲明了其它實(shí)施例。
文檔編號(hào)H04B15/00GK101483486SQ20081019033
公開日2009年7月15日 申請(qǐng)日期2008年12月31日 優(yōu)先權(quán)日2007年12月31日
發(fā)明者D·菲格羅亞, J·卡爾, M·埃爾古斯, S·文卡塔拉曼 申請(qǐng)人:英特爾公司