專利名稱：：時(shí)分-同步碼分多址裝置與方法
技術(shù)領(lǐng)域：
：本發(fā)明有關(guān)于一種時(shí)分-同步碼分多址(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)的裝置及方法。
背景技術(shù)：
：曰寸分-同步碼分多址(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)是新發(fā)展出的第三代無(wú)線標(biāo)準(zhǔn)，預(yù)料有相當(dāng)可能性可在中國(guó)布建。TD-SCDMA也是第三代合作伙伴計(jì)劃(3rdGenerationPartnershipProject,3GPP)無(wú)線標(biāo)準(zhǔn)的一部分。3GPP是由多個(gè)通信機(jī)構(gòu)所建立的全球性共同合作，而這些通信機(jī)構(gòu)的任務(wù)是協(xié)助全球可實(shí)施的3G電信系統(tǒng)規(guī)格的建立及履行，因此使得TD-SCDMA成為重要的3G應(yīng)用標(biāo)準(zhǔn)。TD-SCDMA以擴(kuò)頻技術(shù)以及時(shí)分多址(TimeDivisionMultipleAccess,TDMA)與碼分多址(CodeDivisionMultipleAccess,CDMA)的結(jié)合模式為基礎(chǔ)。TD-SCDMA與其它3G標(biāo)準(zhǔn)(例如寬帶碼分多址，WidebandCodeDivisionMultipleAccess,W-CDMA)的差異在于使用分時(shí)多任務(wù)(TimeDivisionDuplex,TDD)來(lái)代替分頻多任務(wù)(FrequencyDivisionDuplex,FDD)。在其它事項(xiàng)中，TDD分隔向外與返回信號(hào)，以在半雙工傳輸鏈上仿效全雙工傳輸。在上行鏈路數(shù)據(jù)速度與下行鏈路數(shù)據(jù)速度不對(duì)稱的情況下，TDD比FDD具有有力的優(yōu)勢(shì)。上行鏈路是有關(guān)于在由移動(dòng)裝置到基站方向上的數(shù)據(jù)傳輸，而下行鏈路是有關(guān)于由基站到移動(dòng)裝置方向上的數(shù)據(jù)傳輸。在一些傳輸中，在速度及帶寬要求上，上行鏈路與下行鏈路部分有相當(dāng)大的差異。例如，當(dāng)一移動(dòng)裝置自網(wǎng)絡(luò)下載信息時(shí)，下行鏈路處理比上行鏈路處理需要明顯較多的帶寬。同樣地，當(dāng)移動(dòng)裝置上傳信息到網(wǎng)絡(luò)時(shí)，上行鏈路處理需要明顯較多的帶寬。比起FDD架構(gòu)，TDD通過(guò)動(dòng)態(tài)地調(diào)整下行鏈路與上行鏈路處理所使用的時(shí)隙數(shù)量，系統(tǒng)可更容易地提供具有不同數(shù)據(jù)速率需求的傳輸流量給下行鏈路與上行鏈路。例如，當(dāng)上行鏈路數(shù)據(jù)量增加，則更多的帶寬可動(dòng)態(tài)地分配給上行鏈路處理。如上所述，TD-SCDMA使用TDMA與CDMA概念。TD-SCDMA標(biāo)準(zhǔn)的同步模式是指通過(guò)連續(xù)時(shí)序調(diào)整，使得上行鏈路信號(hào)在基站接收器上被同步化。
發(fā)明內(nèi)容為了解決上行鏈路/下行鏈路資源分配的問(wèn)題，本發(fā)明提供時(shí)分-同步碼分多址裝置及方法。一種時(shí)分-同步碼分多址裝置，其特征在于，所述方法包括至少兩寄存器群組，每一所述寄存器群組用來(lái)儲(chǔ)存一時(shí)隙配置參數(shù)組；一儲(chǔ)存器，用來(lái)儲(chǔ)存一序列的多個(gè)時(shí)隙配置組識(shí)別碼，其中，每一所述時(shí)隙配置組識(shí)別碼用來(lái)識(shí)別所述多個(gè)寄存器群組的一者，且每一所述時(shí)隙配置組識(shí)別碼對(duì)應(yīng)一時(shí)隙；以及一芯片速率處理單元，用來(lái)在多個(gè)時(shí)隙期間內(nèi)處理一數(shù)據(jù)流，其中，在每一所述時(shí)隙中，根據(jù)儲(chǔ)存在所述寄存器群組內(nèi)且與對(duì)應(yīng)所述時(shí)隙的所述時(shí)隙配置組識(shí)別碼相關(guān)的所述時(shí)隙配置參數(shù)組來(lái)配置所述芯片速率處理單元。一種時(shí)分-同步碼分多址裝置，其特征在于，所述裝置包括一第一儲(chǔ)存器，用以儲(chǔ)存至少兩時(shí)隙配置參數(shù)組；一第二儲(chǔ)存器，用以儲(chǔ)存一序列的多個(gè)識(shí)別碼，每一所述識(shí)別碼對(duì)應(yīng)所述多個(gè)時(shí)隙配置參數(shù)組的一者；一特殊目的數(shù)據(jù)處理器，用以處理一數(shù)據(jù)流，其中，所述特殊目的數(shù)據(jù)處理器根據(jù)與所述序列的所述多個(gè)識(shí)別碼對(duì)應(yīng)的所述多個(gè)時(shí)隙配置參數(shù)組，在不同的時(shí)間期間內(nèi)做不同的配置；以及一一般目的數(shù)據(jù)處理器，用以將所述多個(gè)時(shí)隙配置參數(shù)組寫(xiě)入至所述第一儲(chǔ)存器且將所述序列的所述多個(gè)識(shí)別碼寫(xiě)入至所述第二儲(chǔ)存器，以控制由所述特殊目的數(shù)據(jù)處理器所執(zhí)行的所述數(shù)據(jù)流的處理。一種時(shí)分-同步碼分多址方法，其特征在于，所述方法包括將至少兩時(shí)隙配置參數(shù)組寫(xiě)入至至少兩寄存器群組，每一時(shí)隙配置參數(shù)組具有關(guān)于在一時(shí)隙期間內(nèi)數(shù)據(jù)被一芯片速率處理單元處理的信息；將一序列的多個(gè)識(shí)別碼寫(xiě)入一儲(chǔ)存器，其中，每一所述識(shí)別碼與所述多個(gè)寄存器群組的一者相關(guān)；以及在多個(gè)時(shí)隙中的每一者內(nèi)，根據(jù)所述序列的所述多個(gè)識(shí)別碼來(lái)選擇儲(chǔ)存在一寄存器群組內(nèi)的一時(shí)隙配置參數(shù)組，并根據(jù)己選擇的所述時(shí)隙配置參數(shù)組來(lái)配置所述芯片速率處理單元，以及使用所述芯片速率處理單元來(lái)處理數(shù)據(jù)。一種時(shí)分-同步碼分多址方法，其特征在于，所述方法包括使用一特殊目的處理器來(lái)處理一數(shù)據(jù)流；以及當(dāng)所述特殊目的處理器在一時(shí)間內(nèi)處理所述數(shù)據(jù)流時(shí)，使用一一般目的處理器來(lái)控制所述特殊目的處理器的配置，其中，所述特殊目的處理器在所述時(shí)間內(nèi)處理所述數(shù)據(jù)流通過(guò)將兩或多個(gè)配置參數(shù)組寫(xiě)入一第一儲(chǔ)存器，將一序列的多個(gè)識(shí)別碼寫(xiě)入至一第二儲(chǔ)存器，其中，每一所述識(shí)別碼與一配置參數(shù)組相關(guān)，以及根據(jù)在多個(gè)不同時(shí)間期間內(nèi)不同的所述多個(gè)配置參數(shù)組來(lái)使所述特殊目的處理器做不同的配置，以及使用所述序列的所述多個(gè)識(shí)別碼來(lái)決定不同的所述多個(gè)配置參數(shù)組所使用的一序列，以配置所述特殊目的處理器。一種時(shí)分-同步碼分多址裝置，其特征在于，所述裝置包括用以將至少兩時(shí)隙配置參數(shù)組寫(xiě)入至少兩寄存器群組以及將一序列的多個(gè)識(shí)別碼寫(xiě)入一儲(chǔ)存器的裝置，其中，每一所述時(shí)隙配置參數(shù)具有關(guān)于在一時(shí)隙期間內(nèi)數(shù)據(jù)如何被一芯片速率處理單元處理的信息，且每一所述識(shí)別碼與所述多個(gè)寄存器群組的一者相關(guān)；以及在多個(gè)時(shí)隙中的每一者內(nèi)，用以根據(jù)所述序列的所述多個(gè)識(shí)別碼來(lái)選擇儲(chǔ)存在一寄存器群組內(nèi)的一時(shí)隙配置參數(shù)組、并用以根據(jù)已選擇的所述時(shí)隙配置參數(shù)組來(lái)配置所述芯片速率處理單元、以及使用所述芯片速率處理單元來(lái)處理數(shù)據(jù)的裝置。本發(fā)明提供的時(shí)分-同步碼分多址裝置和方法能通過(guò)動(dòng)態(tài)地調(diào)整下行鏈路與上行鏈路處理所使用的時(shí)隙數(shù)量，可更容易地提供具有不同數(shù)據(jù)速率需求的傳輸流量給下行鏈路與上行鏈路，從而解決上行鏈路/下行鏈路資源分配的問(wèn)題。圖1表示可用來(lái)實(shí)施多種無(wú)線標(biāo)準(zhǔn)的芯片架構(gòu)示意圖2表示TD-SCDMA數(shù)據(jù)結(jié)構(gòu)的實(shí)施例的示意圖3表示TD-SCDMA上行鏈路傳輸路徑的高階架構(gòu)實(shí)施例的示意圖4表示部分BRP后端處理的示意圖5A-圖5D表示部分TTI內(nèi)存的示意圖6表示TTI內(nèi)存結(jié)構(gòu)的實(shí)施例的示意圖7表示具有物理信道范例表的表格；圖8表示關(guān)于內(nèi)存存取的已知解決實(shí)施例的示意圖9及圖IO表示介于ULBRP與ULCRP之間的接口的示意圖IIA及圖IIB表示TD-SCDMA幀結(jié)構(gòu)的實(shí)施例的示意圖12A及圖12B表示幀內(nèi)存的段落的實(shí)施例的示意圖13說(shuō)明使用時(shí)隙配置字段的芯片速率處理器的實(shí)施例的示意圖14表示無(wú)線通信系統(tǒng)的實(shí)施例的示意圖。具體實(shí)施例方式此說(shuō)明書(shū)敘述多種用于上行鏈路處理的方法及裝置，其實(shí)施TD-SCDMA且包括多種設(shè)計(jì)特征，可幫助TD-SCDMA標(biāo)準(zhǔn)的有效率的、易適應(yīng)的、以及有經(jīng)濟(jì)效益的實(shí)施。例如，之后將更詳細(xì)的說(shuō)明，傳輸時(shí)間間隔(TransmissionTime.Interval,TTI)內(nèi)存可以一種方式實(shí)施來(lái)促進(jìn)簡(jiǎn)單的位填塞，以達(dá)到速率匹配目的。介于位速率處理與芯片速率處理之間的接口可以一種方式實(shí)施來(lái)使能位速率處理器、芯片速率處理器、以及軟件應(yīng)用，以共享幀內(nèi)存而不ii需使用仲裁器來(lái)對(duì)幀內(nèi)存進(jìn)行仲裁處理。時(shí)隙架構(gòu)字段以及觸發(fā)器先進(jìn)先出內(nèi)存可用來(lái)提供適應(yīng)性，以確定芯片速率處理器與對(duì)應(yīng)的算法如何配置給不同時(shí)隙的傳輸數(shù)據(jù)的芯片速率處理。以下列出在此說(shuō)明書(shū)中所使用的縮寫(xiě)及其定義BE:后端(Back-End)BRP:位速率處理(BitRateProcessing)CCTrCH:編碼復(fù)合傳輸信道(CodedCompositeTransportChannel)CRC:循環(huán)冗余碼檢測(cè)(CyclicRedundancyCheck)CRP:芯片速率處理(ChipRateProcessing)DBB:數(shù)字基帶(DigitalBase-Band)DCH:專屬通道(DedicatedChannel)ECP:外部協(xié)同處理器接口端口(ExternalCo-processorI/FPort)FE:前端(Front-End)JD:聯(lián)合檢觀U(JointDetection)JDA:聯(lián)合檢測(cè)加速器(JointDetectionAccelerator)PhCH:物理信道(PhysicalChannel)RF:無(wú)線幀(RadioFrame),也簡(jiǎn)單稱為相對(duì)于次幀的幀RM:速率匹酉己(RateMatching)RU:接收單元(ReceiveUnit)SS:同步偏移(SynchronizationShift)TFCI:傳輸格式組合指示器(TransportFormatCombinationIndicator)TPC:傳輸功率控制(TransmitPowerControl)TrCH:傳車俞通道(TransportChannel)TrBK:傳輸區(qū)塊(TransportBlock)TTI:傳輸時(shí)間間隔(TimeTransmissionInterval)TS:時(shí)隙(Time-Slot)12UE:用戶設(shè)備(UserEquipment)架構(gòu)概述圖1表示可用來(lái)實(shí)施多種無(wú)線標(biāo)準(zhǔn)(包括TD-SCDMA)的芯片架構(gòu)示意圖。數(shù)字基帶處理器(digitalbasebandprocessor,DBB)120負(fù)責(zé)一定數(shù)目的電信任務(wù)，包括在無(wú)線通信期間傳送信息至基站或自基站接收信息。數(shù)字基帶處理器120包括數(shù)字信號(hào)器處理(DigitalSignalProcessor,DSP)核心122，其可執(zhí)行軟件編碼以實(shí)施不同的操作。DSP核心122可存取高速緩存124、靜態(tài)隨機(jī)存儲(chǔ)器(StaticRandomAccessMemorySRAM)126、以及系統(tǒng)隨機(jī)存取內(nèi)存(Random-AccessMemory,RAM)128。加速器110可包括一個(gè)或多個(gè)協(xié)同處理器，用來(lái)經(jīng)由ECP協(xié)助數(shù)字基帶處理器120處理通信任務(wù)。例如，加速器IIO可包括上行鏈路(Uplink,UL)協(xié)同處理器100，UL協(xié)同處理器100根據(jù)TD-SCDMA標(biāo)準(zhǔn)來(lái)執(zhí)行上行鏈路處理。加速器110可包括其它協(xié)同處理器，例如DLBRP協(xié)同處理器和JD協(xié)同處理器，用來(lái)執(zhí)行其它任務(wù)(例如根據(jù)TD-SCDMA標(biāo)準(zhǔn)來(lái)執(zhí)行下行鏈路處理)。DSP核心122作為UL協(xié)同處理器100的主控器在進(jìn)行操作，將接收自基站的數(shù)據(jù)提供給UL協(xié)同處理器100(下行鏈路)，且將接收自UL協(xié)同處理器100的數(shù)據(jù)傳送給基站(上行鏈路)。在DSP核心122上執(zhí)行的軟件負(fù)責(zé)UL協(xié)同處理器100的控制及配置。軟件應(yīng)用提供輸入數(shù)據(jù)及配置參數(shù)，且加速器110以芯片速率來(lái)產(chǎn)生復(fù)合數(shù)據(jù)序列。接下來(lái)是TD-SCDMA信號(hào)格式的概要敘述。TD-SCDMA使用時(shí)域雙工結(jié)合多種存取技術(shù)，以支持同步與異步傳輸任務(wù)。給予上行鏈路或下行鏈路傳輸任務(wù)的時(shí)隙的可變配置使TD-SCDMA得以符合異步傳輸任務(wù)需求且支持用戶的多變化。在TD-SCDMA系統(tǒng)中，多種存取技術(shù)利用獨(dú)特編碼及時(shí)間標(biāo)志來(lái)區(qū)分出在一既定服務(wù)區(qū)中的用戶。TD-SCDMA標(biāo)準(zhǔn)定義具有3層幀結(jié)構(gòu)無(wú)線幀、次幀、以及時(shí)隙。無(wú)線幀為10毫秒(millisecond,ms)。次幀為5毫秒，并被分為七個(gè)時(shí)隙。一個(gè)時(shí)隙具有4個(gè)部分中置碼(Midamble)、在中置碼每一側(cè)的數(shù)據(jù)段、以及保護(hù)區(qū)。一接收器使用中置碼來(lái)執(zhí)行通道估測(cè)。圖2表示TD-SCDMA數(shù)據(jù)架構(gòu)的一實(shí)施例的示意圖。數(shù)據(jù)以無(wú)線幀130、132…等序列來(lái)傳送，每一幀具有10毫秒的持續(xù)時(shí)間。每一無(wú)線幀劃分成兩個(gè)次幀134及136，且每一次幀具有5ms的持續(xù)時(shí)間。每一次幀由7個(gè)時(shí)隙TS0138、TS1150...等等所組成，且每一時(shí)隙具有0.675ms。每一時(shí)隙包括4個(gè)部分具有144個(gè)芯片持續(xù)時(shí)間的中置碼152、在中置碼152之前及之后具有352個(gè)芯片持續(xù)時(shí)間的兩個(gè)數(shù)據(jù)段154及156、以及最后的具有16個(gè)芯片持續(xù)時(shí)間的保護(hù)區(qū)158。中置碼152載有已知數(shù)據(jù)且由接收器所使用，以執(zhí)行通道估測(cè)。根據(jù)在上行鏈路與下行鏈路的每一者上的傳輸任務(wù)，在每一次幀(例如134或136)中的7個(gè)時(shí)隙(TSO、TSl...等等)被劃分在上行鏈路與下行鏈路傳輸任務(wù)之間。在一些應(yīng)用中，UL協(xié)同處理器100可支持TD-SCDMARelease4384kbpsUE等級(jí)的需求及性能。UL協(xié)同處理器100可支持890kbps的最高數(shù)據(jù)速率且在每一次幀支持上至5個(gè)時(shí)隙。此時(shí)每一時(shí)隙可具有上至2個(gè)物理信道，且每一物理信道的擴(kuò)頻系數(shù)可以是16、8、4、2、或1。UL協(xié)同處理器100也可支持HS-SICH的CRP，其是高速度共享信息信道，用來(lái)發(fā)送高速度數(shù)據(jù)的反饋信息。除了隨機(jī)存取通道(RandomAccessChannel,RACH)及HS-SICH之夕卜，TD-SCDMA規(guī)格的物理信道具有大于或等于10ms的TTI持續(xù)期間。隨機(jī)存取通道的TTI持續(xù)期間可以是5ms、10ms、或20ms。UL協(xié)同處理器100支持關(guān)于RACH及HS-SICH的CRP。關(guān)于HS-SICH的BRP可以軟件來(lái)實(shí)施。UL協(xié)同處理器100支持關(guān)于CCTrCH的BRP旁路模式。此允許軟件應(yīng)用繞過(guò)硬件BRP且直接傳送數(shù)據(jù)至CRP的輸入。關(guān)于RACH及HS-SICH的CRP可由硬件來(lái)支持。圖3表示TD-SCDMA上行鏈路傳輸路徑160的高階架構(gòu)實(shí)施例的示意圖。UL傳輸路徑160劃分成3個(gè)主要操作運(yùn)算元件。ULBRP前端處理(傳輸通道處理)162:此包括CRC附件及信道編碼。ULBRP前端處理162的輸出信號(hào)儲(chǔ)存在TTI內(nèi)存168。ULBRP后端處理164:此包括剩余BRP區(qū)塊，例如TrCH交錯(cuò)、速率匹配、位加擾(Bit-scrambling)、第二交錯(cuò)器(Interleave!")、物理信道對(duì)應(yīng)(mapping)。ULBRP后端處理164的輸出信號(hào)儲(chǔ)存在傳輸幀內(nèi)存170。BRP后端的處理以一幀速率來(lái)安排。ULRBP前端處理162及ULBRP后端處理164共同對(duì)應(yīng)為ULBRP處理172。ULCRP166:用來(lái)在多個(gè)時(shí)隙期間內(nèi)處理一數(shù)據(jù)流，包括調(diào)制、擴(kuò)頻、加擾、組合以及物理信道功率加重及突發(fā)格式化(burstformatting)。傳送至ULCRP166的輸入信號(hào)由ULBRP后端處理器164儲(chǔ)存在傳輸幀內(nèi)存170，或者當(dāng)處于BRP旁路模式時(shí)由DSP軟件直接寫(xiě)入至傳輸幀內(nèi)存170。此CRP處理的輸出信號(hào)，在傳送至一輸入/輸出端口之前，先傳送至加速器IIO(圖1)的內(nèi)部存儲(chǔ)器或先進(jìn)先出緩沖器。在此敘述中需注意，根據(jù)上下文，在圖標(biāo)中的功能方塊可表示一個(gè)處理步驟或?qū)嵤┨幚聿襟E的硬件模塊。例如，圖3的方塊162可表示ULBRP前端處理162或者用來(lái)完成ULBRP前端處理的一個(gè)ULBRP前端處理器162(硬件)。方塊172可表示UL位速率處理172或者用來(lái)完成位速率處理的數(shù)據(jù)處理器UL位速率處理器172。同樣地，方塊166可表示UL芯片速率處理166或者用來(lái)完成UL芯片速率處理的UL芯片速率處理器166。在一些應(yīng)用中，數(shù)據(jù)處理器ULBRP處理172通過(guò)寫(xiě)入至一BRP觸發(fā)緩存器而被激活。DSP軟件可保證，在寫(xiě)入至觸發(fā)緩存器之前，BRP輸入信號(hào)及參數(shù)已到達(dá)硬件。CRP處理166通過(guò)寫(xiě)入至?xí)r隙觸發(fā)緩存器而被激活。軟件可保證在寫(xiě)入至?xí)r隙觸發(fā)緩存器之前，BRP處理172已完成(在旁路模式的情況下，所有數(shù)據(jù)已到達(dá)幀內(nèi)存170)且時(shí)隙配置參數(shù)已到達(dá)硬件。高效率無(wú)線幀均衡實(shí)施下文敘述一種TD-SCDMA系統(tǒng)的高效率無(wú)線幀均衡實(shí)施例。在BRP前端處理162(例如信道編碼)與BRP后端處理164(例如交錯(cuò)處理)之間，具有無(wú)線幀均衡(RadioFrameEqualization,RFE)處理。RFE處理包括填塞一傳輸信道的輸入位序列，以確保輸出信號(hào)可分割成具有一己選定數(shù)量(Fi)的相同尺寸數(shù)據(jù)段。此填塞可依照TD-SCDMA的3GPP規(guī)格來(lái)執(zhí)行。在一些應(yīng)用中，BRP前端處理162可包括用于信道編碼且包括信道編碼的數(shù)據(jù)的初始處理，而B(niǎo)RP后端處理164可包括數(shù)據(jù)交錯(cuò)以及數(shù)據(jù)后續(xù)處理。BRP前端處理162根據(jù)與TTI相等的幀速率來(lái)處理數(shù)據(jù)，而B(niǎo)RP后端處理164則根據(jù)10ms的幀速率來(lái)處理數(shù)據(jù)。無(wú)線幀均衡處理能幫助匹配前端處理162與后端處理164的幀速率。例如，信道編碼器174(BRP前端處理器162的一部分且顯示于圖4)根據(jù)TTI傳送數(shù)據(jù)至TTI內(nèi)存168。當(dāng)TTI=10ms時(shí)，信道編碼器174每隔10ms傳送傳輸信道編碼區(qū)塊至TTI內(nèi)存168。當(dāng)TTI=20ms時(shí)，信道編碼器174每隔20ms傳送傳輸信道編碼區(qū)塊至TTI內(nèi)存168，以此類推。當(dāng)具有多個(gè)有效的傳輸通道時(shí)，對(duì)于與傳輸通道相關(guān)聯(lián)的每一傳輸時(shí)間間隔，信道編碼器174傳送傳輸信道編碼區(qū)塊至TTI內(nèi)存168。在此敘述中，"傳輸信道編碼區(qū)塊"是表示由信道編碼器174所輸出且每隔預(yù)設(shè)時(shí)間期間(在此例子中為10ms)寫(xiě)入至TTI內(nèi)存168的數(shù)據(jù)方塊，且與"傳輸區(qū)塊"不同，"傳輸區(qū)塊"是關(guān)于在由7層開(kāi)放式通信系統(tǒng)互聯(lián)參考模型(OpenSystemInterconnectionReferenceModel)所規(guī)范的媒體存取控制(MediaAccessControl,MAC)次層與物理層(PhysicalLayer,Layer1)之間的數(shù)據(jù)傳輸?shù)幕締卧?。例如，假設(shè)具有兩個(gè)有效的傳輸通道傳輸信道1與傳輸信道2，且假設(shè)傳輸通道1使用TTI=40ms，而傳輸通道2使用TTI=20ms。一開(kāi)始，在時(shí)間T=0時(shí)，信道編碼器174傳送關(guān)于傳輸通道1的第一傳輸信道編碼區(qū)塊以及關(guān)于傳輸通道2的第一傳輸信道編碼區(qū)塊至TTI內(nèi)存168。在時(shí)間T=20ms時(shí)，信道編碼器174傳送關(guān)于傳輸通道2的第二傳輸信道編碼區(qū)塊至TTI內(nèi)存168。在時(shí)間T=40ms時(shí)，信道編碼器174傳送關(guān)于傳輸通道1的第二傳輸信道編碼區(qū)塊以及關(guān)于傳輸通道2的第三傳輸信道編碼區(qū)塊至TTI內(nèi)存168，等等。在數(shù)據(jù)儲(chǔ)存在TTI內(nèi)存168后，數(shù)據(jù)以10ms的幀速率自TTI內(nèi)存168中讀出。相同尺寸數(shù)據(jù)段的數(shù)量是依據(jù)傳輸時(shí)間間隔(TTI)，可以是10ms、20ms、40ms、或80ms。在每一傳輸信道編碼區(qū)塊中，對(duì)于10ms、20ms、40ms、及80ms的TTI，相同尺寸數(shù)據(jù)段的數(shù)量分別是1、2、4、及8。在一些實(shí)施中，每一傳輸信道編碼區(qū)塊的數(shù)據(jù)段數(shù)量是根據(jù)TTI計(jì)算，且數(shù)據(jù)段數(shù)量決定了基于一給定的傳輸信道編碼區(qū)塊，有多少位需要被填塞，如下面更詳細(xì)的討論。在一些實(shí)施中，TTI由較高階的軟件所決定，此軟件可能不是有效的，直到在ULBRP中的進(jìn)一步下游(downstream)。因此，以期望數(shù)量的填塞位可加入至一給定的傳輸信道編碼區(qū)塊而不需知道TTI值的方式，能幫助實(shí)施TTI內(nèi)存結(jié)構(gòu)。圖4說(shuō)明部分BRP后端處理164的示意圖。在RFE處理期間，來(lái)自BRP前端處理162的數(shù)據(jù)根據(jù)TTI需求而儲(chǔ)存在TTI內(nèi)存168。即，每一傳輸信道編碼區(qū)塊邏輯性地劃分為適當(dāng)數(shù)量的數(shù)據(jù)段，且被填塞的最后數(shù)據(jù)段等于其它數(shù)據(jù)段的尺寸。儲(chǔ)存在TTI內(nèi)存168的數(shù)據(jù)段被第一交錯(cuò)器180所讀取，其中，第一交錯(cuò)器180用來(lái)加擾將被傳送的數(shù)據(jù)段的次序，以防止在傳輸期間連續(xù)數(shù)據(jù)段遺失。第一交錯(cuò)器180提供數(shù)據(jù)至速率匹配單元182，速率匹配單元182用來(lái)調(diào)整數(shù)據(jù)速率，以通過(guò)復(fù)制或移除位來(lái)與傳輸數(shù)據(jù)速率匹配。圖4的BRP路徑的詳細(xì)下游階段敘述于美國(guó)臨時(shí)申請(qǐng)案61/008,345。在圖4的例子中，TTI值192對(duì)于TTI內(nèi)存168而言是無(wú)效的直到速率匹配階段182為止，其中，速率匹配階段182可接收來(lái)自較高階軟件的TTI值192。速率匹配單元182的輸出信號(hào)輸入至位加擾184，中間幀內(nèi)存186接收位加擾后的信號(hào)，再輸入至第二交錯(cuò)器188，物理信道分配190對(duì)第二交錯(cuò)器188的輸出信號(hào)進(jìn)行處理，將處理后的信號(hào)輸入至傳輸幀內(nèi)存170。17根據(jù)3GPPTS25.222技術(shù)規(guī)格(第3代合作伙伴計(jì)劃、技術(shù)規(guī)格組織無(wú)線存取網(wǎng)絡(luò)、多任務(wù)處理及信道編碼)，無(wú)線幀尺寸均衡填塞輸入位序列，以保證輸出信號(hào)可以分割成相同尺寸的Fi個(gè)數(shù)據(jù)段。數(shù)據(jù)段的數(shù)量(Fi)依據(jù)傳輸時(shí)間間隔。例如，假使TTI=10ms，F(xiàn)i=l;假使TTI=20ms，F(xiàn)i=2;假使TTI=40ms，F(xiàn)i=4;假使TT卜80ms，F(xiàn)i=8。關(guān)于無(wú)線幀尺寸均衡的輸入位序列以Cil、Ci2、Ci3、…、CiEi來(lái)表示，其中，i是TrCH數(shù)量，Ei是輸入位數(shù)量。輸出位序列則以til、ti2、ti3、...、tiTi來(lái)表示，其中，Ti是輸出位數(shù)量。輸出序列可由下述獲得若k-l...Ei，則tikK:ik;以及若k=Ei+l...Ti并假使Ei<Ti，則他={0，1}其中，Ti=Fi*Ni;以及Ni是在尺寸均衡后每一段的位數(shù)量。圖5A、圖5B、圖5C、及圖5D表示部分的TTI內(nèi)存168的示意圖，其中，F(xiàn)i分別等于l、2、4、及8。例如，圖5A說(shuō)明單一段落(Fi=l)的傳輸信道0至傳輸信道2。圖5B說(shuō)明2個(gè)段落(Fi=2)的傳輸信道O至傳輸信道2。圖5C說(shuō)明4個(gè)段落(Fi=4)的傳輸信道0至傳輸信道2。圖5D說(shuō)明8個(gè)段落(Fi=8)的傳輸信道0至傳輸信道2。雖然只顯示前三個(gè)傳輸信道編碼區(qū)塊，但是TTI內(nèi)存168可包括更多區(qū)塊且可以是任何尺寸。傳輸信道編碼區(qū)塊尺寸可根據(jù)數(shù)據(jù)、CRC位、以及執(zhí)行于數(shù)據(jù)上的編碼演算來(lái)變化。因此，除了能被TTI值整除的多個(gè)傳輸信道編碼區(qū)塊，1到7位中任何一者可能被需要填塞在每一傳輸信道編碼區(qū)塊的末端。用來(lái)填塞的位數(shù)量因此將依據(jù)傳送信道編碼區(qū)塊尺寸以及TTI值。如上所討論，在TTI內(nèi)存168之后，TTI值無(wú)法得知。因此，為了計(jì)算在TTI內(nèi)存168之后的數(shù)據(jù)段數(shù)量，上游(upstream)階段(例如在TTI內(nèi)存168之后)應(yīng)具有關(guān)于在TTI內(nèi)存168中編碼位的總尺寸以及TTI值的信息，以計(jì)算填塞位的數(shù)量。此步驟增加了設(shè)計(jì)的復(fù)雜性。二者擇一，在TTI內(nèi)存168之前，可執(zhí)行無(wú)線幀均衡。但是為了實(shí)行此方式，編碼區(qū)塊的總尺寸與TTI值可能需要用來(lái)計(jì)算填塞位。需要額外的邏輯來(lái)計(jì)算數(shù)據(jù)段數(shù)量以及在TTI內(nèi)存168上實(shí)施由編碼器所提供的數(shù)據(jù)的相關(guān)填塞。申請(qǐng)人認(rèn)為，TTI內(nèi)存168的結(jié)構(gòu)可被利用來(lái)提供簡(jiǎn)單的解決辦法給輸入數(shù)據(jù)序列的填塞。特別的是，申請(qǐng)人認(rèn)為，由于TTI內(nèi)存168為字節(jié)排列，此適當(dāng)?shù)奶钊瑟?dú)立于TTI值而被計(jì)算。TD-SCDMA標(biāo)準(zhǔn)指定填塞可以0或l來(lái)執(zhí)行。然而，通過(guò)在內(nèi)存使用隨機(jī)非初始的0/1，產(chǎn)生了一個(gè)問(wèn)題(例如把填塞的位視為"不必關(guān)心")。由于數(shù)據(jù)透過(guò)許多階段，包括第一及第二交錯(cuò)器，在下游階段(例如在傳輸幀內(nèi)存170)識(shí)別填塞的位變?yōu)槔щy。這需要值得考慮的硬件驗(yàn)證以從交錯(cuò)的比特流中識(shí)別填寨的隨機(jī)0/l位。因此，申請(qǐng)人認(rèn)為以全部為0或全部為1的填塞能幫助下游處理。此減少了硬件驗(yàn)證的復(fù)雜性。盡管申請(qǐng)人選擇O來(lái)填塞，l可同樣地被使用。返回利用內(nèi)存組織來(lái)幫助相對(duì)簡(jiǎn)單的填塞概念。申請(qǐng)人領(lǐng)會(huì)由于TTI內(nèi)存168為字節(jié)排列，通過(guò)識(shí)別數(shù)據(jù)末端以及填塞下一字節(jié)，傳輸信道編碼區(qū)塊可被適當(dāng)?shù)靥钊恍柚繲TI值。由于下一傳輸信道編碼區(qū)塊將處于下一字節(jié)的起頭，對(duì)下一字節(jié)邊界的填塞將恰當(dāng)?shù)靥钊粋鬏斝诺谰幋a區(qū)塊，而不需考慮使用的TTI。編碼器以一比特流提供位至TTI內(nèi)存168。因此，為了恰當(dāng)?shù)靥钊麄鬏斝诺谰幋a區(qū)塊，此邏輯包括計(jì)算有多少位己被傳送至TTI內(nèi)存168的機(jī)制。一旦一傳輸信道編碼區(qū)塊已被儲(chǔ)存在TTI內(nèi)存168，此邏輯將在傳輸信道編碼區(qū)塊的末端后加入0至下一字節(jié)邊界。此理解提供了正確的填塞，而不需相對(duì)貴的反饋邏輯及硬件以根據(jù)一被接收的TTI來(lái)計(jì)算被填塞的位數(shù)量，其中，此被接收的TTI只在下游階段有效。圖6是TTI內(nèi)存架構(gòu)的實(shí)施例的示意圖，其使能關(guān)于無(wú)線幀尺寸均衡的額外位填塞，而不需使用關(guān)于TTI值的信息。TTI內(nèi)存168包括內(nèi)存列200a、200b、200c…200i，并共同以200來(lái)表示。每一記憶列200具有8個(gè)位。當(dāng)信道編碼器174將編碼數(shù)據(jù)寫(xiě)入TTI內(nèi)存168時(shí)，信道編碼器174將填塞位加入至最后內(nèi)存列的末端。在圖6中，符號(hào)"E"表示數(shù)據(jù)位，而符號(hào)"0"表示填塞位。例如，假使傳輸信道糾的傳輸信道編碼區(qū)塊具有33位，信道編碼器174將32個(gè)數(shù)據(jù)位寫(xiě)入至4個(gè)內(nèi)存列200a至200d、將1個(gè)數(shù)據(jù)位寫(xiě)入至內(nèi)存列200e、且將7個(gè)填塞位(例如"0"位)寫(xiě)入至內(nèi)存列200e。假使傳輸信道#1的傳輸信道編碼區(qū)塊具有11位，信道編碼器174將8個(gè)數(shù)據(jù)位寫(xiě)入至1個(gè)內(nèi)存列200f、將3個(gè)數(shù)據(jù)位寫(xiě)入至內(nèi)存列200g、且將5個(gè)填塞位寫(xiě)入至內(nèi)存列200g。假使傳輸信道#2的傳輸信道編碼區(qū)塊具有8位，信道編碼器174將8個(gè)數(shù)據(jù)位寫(xiě)入至1個(gè)內(nèi)存列200h，而不需寫(xiě)入額外的填塞位。假使傳輸信道#3的傳輸信道編碼區(qū)塊具有6位，信道編碼器174將6個(gè)數(shù)據(jù)位寫(xiě)入至1個(gè)內(nèi)存列200i且將2個(gè)填塞位寫(xiě)入至內(nèi)存列200i。在每一傳輸信道編碼區(qū)塊中的位數(shù)量可以介于個(gè)位至數(shù)千位之間。在相異的傳輸信道編碼區(qū)塊中的位數(shù)量可以不同，且對(duì)于相同傳輸通道而言，在傳輸信道編碼區(qū)塊中的位數(shù)量可在不同時(shí)間期間上變化。通過(guò)配置TTI內(nèi)存168來(lái)取得多個(gè)內(nèi)存列(每一內(nèi)存列具有8位)、通過(guò)經(jīng)常在一內(nèi)存列的末端加入填塞位、以及通過(guò)在下一字節(jié)邊界的開(kāi)端上開(kāi)始下一傳輸信道編碼區(qū)塊，當(dāng)加入填塞位時(shí)，則不需要使用關(guān)于TTI值的信息。對(duì)于每一傳輸信道而言，數(shù)據(jù)位加上填塞位的總數(shù)量將總是可被段數(shù)量Fi整除，因此，滿足TD-SCDMA標(biāo)準(zhǔn)的無(wú)線幀尺寸均衡需求。當(dāng)傳輸信道編碼區(qū)塊數(shù)據(jù)自TTI內(nèi)存168被讀出時(shí)，DSP軟件將指明在每一傳輸信道的位數(shù)量、與此傳輸通道相關(guān)的TTI值。例如，在圖6的例子中，假使TTP40ms是使用給傳輸通道糾，段數(shù)量Fi等于4。在40ms期間，第一交錯(cuò)器180需讀取數(shù)據(jù)位以及一定數(shù)目的填塞位，使得位的總數(shù)能被4整除。由于具有33個(gè)數(shù)據(jù)位，在40ms期間，第一交錯(cuò)器180可讀取33個(gè)數(shù)據(jù)位及3個(gè)填塞位，即可讀取總數(shù)為36個(gè)位(36=9*4)。第一交錯(cuò)器180在第一個(gè)10ms期間讀取9個(gè)數(shù)據(jù)位、在第二個(gè)10ms期間讀取9個(gè)數(shù)據(jù)位、在第3個(gè)10ms期間讀取9個(gè)數(shù)據(jù)位、且在第4個(gè)10ms期間讀取6個(gè)數(shù)據(jù)位及3個(gè)填塞位。如另一例子，假使TTI-80ms是使用給傳輸通道糾，段數(shù)量Fi等于8。在80ms的期間，第一交錯(cuò)器180需讀取數(shù)據(jù)位以及一定數(shù)目的填塞位，使得位的總數(shù)能被8整除。由于具有33個(gè)數(shù)據(jù)位，在80ms的期間，第一交錯(cuò)器180可讀取33個(gè)數(shù)據(jù)位及7個(gè)填塞位，即可讀取總數(shù)為40個(gè)位(40二5*8)。第一交錯(cuò)器180在第一個(gè)至第六個(gè)10ms期間讀取5個(gè)數(shù)據(jù)位、在第七個(gè)10ms期間讀取3個(gè)數(shù)據(jù)位及2個(gè)填塞位、且在第八個(gè)10ms期間讀取5個(gè)填塞位。BRP-CRP接口及幀內(nèi)存架構(gòu)下面敘述BRP-CRP接口及幀內(nèi)存架構(gòu)。在一些實(shí)施中，上行鏈路路徑160的功能劃分于在DSP核心122上執(zhí)行的軟件與上行鏈路協(xié)同處理器100之間。UL協(xié)同處理器100可執(zhí)行計(jì)算量大的任務(wù)。參閱圖7，圖7表示具有物理信道范例表的表格，表格1概述了UL協(xié)同處理器100所支持的物理信道以及對(duì)于不同物理信道任務(wù)如何在硬件與軟件之間劃分(參閱列206)的列表。例如，對(duì)于一專屬物理信道(DedicatedPhysicalChannel,DPCH)200而言，數(shù)據(jù)符號(hào)202的BRP及CRP可由硬件來(lái)執(zhí)行，而控制符號(hào)204的BRP由軟件來(lái)執(zhí)行且控制符號(hào)204的CRP由硬件來(lái)執(zhí)行。對(duì)于一物理隨機(jī)存取信道(P-RACH)208而言，隨機(jī)存取識(shí)別碼210的BRP與CRP可由軟件來(lái)執(zhí)行，而隨機(jī)存取信道數(shù)據(jù)212的BRP及CRP由硬件來(lái)執(zhí)行。如上所述，可實(shí)施介于位速率處理與芯片速率處理之間的接口，使得BRP后端處理器164、芯片速率處理器166、以及軟件可共享傳輸幀內(nèi)存170，而不需使用仲裁器來(lái)仲裁對(duì)傳輸幀內(nèi)存170的存取。如圖3所示，上行鏈路位速率處理器(ULBRP)172提供數(shù)據(jù)，其進(jìn)一步由上行鏈路芯片速率處理器(ULCRP)166來(lái)處理。ULBRP172將數(shù)據(jù)寫(xiě)入至傳輸幀內(nèi)存170，且上行鏈路芯片速率處理器166自傳輸幀內(nèi)存170讀出21數(shù)據(jù)。因此，ULBRP172的硬件與ULCRP166的硬件都需要對(duì)傳輸幀內(nèi)存170做存取。此外，來(lái)自DSP核心122的軟件需要獨(dú)對(duì)傳輸幀內(nèi)存170讀出及寫(xiě)入。因此，三個(gè)個(gè)體(稱為主控器)需要對(duì)傳輸幀內(nèi)存170存取，導(dǎo)致可能的總線爭(zhēng)奪。己知的操控總線爭(zhēng)奪的解決方法是實(shí)施總線仲裁器，其執(zhí)行既定的總線仲裁機(jī)制。例如，圖8表示關(guān)于內(nèi)存存取的已知解決實(shí)施例的示意圖，即表示已知用來(lái)解決可能發(fā)生總線爭(zhēng)奪的內(nèi)存存取的方式。在圖8的例子中，傳輸幀內(nèi)存220被三個(gè)主控器來(lái)存取ULBRP硬件222、ULCRP硬件224、DSP軟件226。為了在三個(gè)不同主控器(每一個(gè)企圖同時(shí)存取傳輸幀內(nèi)存220)之間仲裁，仲裁器228實(shí)施仲裁機(jī)制來(lái)決定哪一爭(zhēng)奪的主控器被分配到總線以存取傳輸幀內(nèi)存220。實(shí)施仲裁器228對(duì)芯片設(shè)計(jì)可能會(huì)增加復(fù)雜性與成本。實(shí)施仲裁機(jī)制需要復(fù)雜的演算規(guī)則，來(lái)保證沒(méi)有主控器急需總線存取，而保證高優(yōu)先處理獲得優(yōu)先權(quán)。圖9及圖IO表示介于ULBRP與ULCRP之間的接口的示意圖，參閱圖9，其表示一內(nèi)存接口，其消除以總線仲裁器來(lái)操控多個(gè)控制器存取傳輸幀內(nèi)存的需求。傳輸幀內(nèi)存170使用雙端口內(nèi)存來(lái)實(shí)施，其允許兩個(gè)主控器的同時(shí)存取，因此，減少了可能發(fā)生的多個(gè)爭(zhēng)奪中的一者。此雙端口傳輸幀內(nèi)存170可由ULBRP硬件172、ULCRP硬件166、以及DSP軟件232來(lái)存取。申請(qǐng)人認(rèn)為，三個(gè)主控器的性質(zhì)可用來(lái)消除剩下的爭(zhēng)奪，因此，雙端口內(nèi)存可由三個(gè)主控器來(lái)存取而沒(méi)有總線仲裁的需求。ULBRP硬件172對(duì)傳輸幀內(nèi)存170寫(xiě)入，但不自傳輸幀內(nèi)存170讀出。ULCRP硬件166自傳輸幀內(nèi)存170讀出，但不對(duì)傳輸幀內(nèi)存170寫(xiě)入。DSP軟件232對(duì)傳輸幀內(nèi)存170寫(xiě)入也自傳輸幀內(nèi)存170讀出。通過(guò)將ULBRP硬件172連接至雙端口內(nèi)存170的第一輸出/輸入端口234且將ULCRP硬件166連接至雙端口內(nèi)存170的第二輸出/輸入端口236，介于此兩主控器之間的爭(zhēng)奪則被消除。通過(guò)在輸出/輸入端口234及236之間分享DSP軟件232，DSP軟件232與ULBRP硬件172共享寫(xiě)入權(quán)利，而與ULCRP硬件166共享讀出權(quán)利。22申請(qǐng)人領(lǐng)會(huì)，DSP軟件232知曉硬件主控器172及166何時(shí)對(duì)傳輸幀內(nèi)存170讀出與寫(xiě)入，但硬件主控器172及166并不知曉DSP232軟件或另一硬件主控器何時(shí)對(duì)傳輸幀內(nèi)存170進(jìn)行存取。因此，通過(guò)當(dāng)軟件主控器檢測(cè)到對(duì)應(yīng)硬件主控器正存取總線時(shí)將軟件主控器程序化以符合硬件主控器，且通過(guò)輸出/輸入端口234及236之間劃分兩硬件主控器，此三個(gè)主控器可存取傳輸幀內(nèi)存170，而不需任何總線仲裁需求。在一些實(shí)施中，一簡(jiǎn)單電路可加入以執(zhí)行硬件讀出或?qū)懭氆@得第一優(yōu)先權(quán)的策略(例如可總假設(shè)硬件具有總線存取)。假使檢測(cè)到ULBRP硬件172需要對(duì)傳輸幀內(nèi)存170進(jìn)行寫(xiě)入存取，DSP軟件232將預(yù)先排除對(duì)傳輸幀內(nèi)存170進(jìn)行寫(xiě)入。同樣地，假使檢測(cè)到ULCRP硬件172需要對(duì)傳輸幀內(nèi)存170進(jìn)行讀出存取，DSP軟件232將預(yù)先排除對(duì)傳輸幀內(nèi)存170進(jìn)行讀出。圖10說(shuō)明其用來(lái)執(zhí)行硬件優(yōu)先權(quán)策略的電路示意圖。ULBRP硬件172經(jīng)由多任務(wù)器242透過(guò)第一輸出/輸入端口234來(lái)對(duì)傳輸幀內(nèi)存170進(jìn)行存取，而ULCRP硬件166經(jīng)由多任務(wù)器244透過(guò)第二輸出/輸入端口236來(lái)對(duì)傳輸幀內(nèi)存170進(jìn)行存取。DSP軟件232經(jīng)由多任務(wù)器242透過(guò)第一輸出/輸入端口234來(lái)對(duì)傳輸幀內(nèi)存170進(jìn)行寫(xiě)入存取，且經(jīng)由多任務(wù)器244透過(guò)第二輸出/輸入端口236來(lái)對(duì)傳輸幀內(nèi)存170進(jìn)行讀出存取。當(dāng)DSP軟件232得知硬件正讀取或?qū)懭肭覂?nèi)在地避免本身同時(shí)讀出或?qū)懭氲臅r(shí)候，包含多任務(wù)器242及244對(duì)于執(zhí)行此策略是有益處的，其可簡(jiǎn)化驗(yàn)證。例如，假使DSP軟件232正確地執(zhí)行，額外邏輯則是多余且不必要的。然而，假使DSP軟件232錯(cuò)誤地操作，此邏輯提供自動(dòng)防止故障危害機(jī)制(failsafemechanism)以執(zhí)行此策略。因此，圖10的邏輯可用來(lái)證明DSP軟件232正在正確地操作以及/或提供一額外方法以保證此既定策略正被執(zhí)行。在一些實(shí)施中，除非BRPDONE選擇信號(hào)246為高電平，多任務(wù)器242允許ULBRP硬件172執(zhí)行寫(xiě)入存取，此時(shí)多任務(wù)器242將允許DSP軟件232對(duì)傳輸幀內(nèi)存170執(zhí)行寫(xiě)入存取。同樣地，除非CRPDONE選擇信號(hào)248為高電平，多任務(wù)器244允許ULCRP硬件166執(zhí)行讀出存取，此時(shí)多任務(wù)器244將允許DSP軟件232對(duì)傳輸幀內(nèi)存170執(zhí)行讀出存取。圖IIA及圖IIB表示TD-SCDMA幀結(jié)構(gòu)的實(shí)施例的示意圖。每一幀具有10ms的持續(xù)時(shí)間且劃分成2個(gè)5ms的次幀，每一次幀如圖11A所示。在TD-SCDMA幀的兩個(gè)次幀相同。每一個(gè)次幀被劃分成7個(gè)時(shí)隙，以0至6來(lái)標(biāo)示。每一時(shí)隙不是分配給下行鏈路傳輸(以向下箭頭表示)就是分配給上行鏈路傳輸(以向上箭頭表示)。在一些實(shí)施中，第一時(shí)隙(時(shí)隙0)—直分配給下行鏈路傳輸，且第二時(shí)隙(時(shí)隙l)一直分配給上行鏈路傳輸。在第一與第二時(shí)隙之間具有一切換點(diǎn)。例如，在圖IIA中，時(shí)隙均衡地分配在下行鏈路與上行鏈路傳輸之間。在圖11B中，第一與最后時(shí)隙分配給下行鏈路，而剩余的5個(gè)時(shí)隙分配給上行鏈路。當(dāng)上行鏈路傳輸需要較多的帶寬時(shí)，例如自移動(dòng)裝置至基站的上載操作，在圖11B中的分配則是較合意的。時(shí)隙的動(dòng)態(tài)分配促進(jìn)在非對(duì)稱傳輸時(shí)的適應(yīng)性。申請(qǐng)人認(rèn)為，通過(guò)安排由ULBRP172所寫(xiě)入以及由ULCRP166所讀取的內(nèi)存來(lái)反映TD-SCDMA幀的時(shí)隙結(jié)構(gòu)，可提供效率高的實(shí)施應(yīng)用。參閱圖10，傳輸幀內(nèi)存170被劃分成兩個(gè)幀緩沖器，例如第一幀緩沖器250以及第二幀緩沖器252，幀緩沖器250與252中的每一者具有對(duì)應(yīng)TD-SCDMA幀的多個(gè)時(shí)隙的多個(gè)段落(例如254a、254b)。第一幀緩沖器250包括關(guān)于第一幀的多個(gè)段落(例如254a、254b、254c等等，共同以254來(lái)表示)，第二幀緩沖器252包括關(guān)于第二幀的多個(gè)段落(例如256a、256b、256c等等，共同以256來(lái)表示)。每一幀被劃分成2個(gè)次幀(例如258a及258b)，以反映TD-SCDMA幀結(jié)構(gòu)。每一次幀被劃分成5個(gè)不同段落TS1-TS5，例如，對(duì)應(yīng)5個(gè)可動(dòng)態(tài)配置給上行鏈路的時(shí)隙(有效時(shí)隙)。在一些應(yīng)用中，第一幀緩沖器250以及第二幀緩沖器252中的每一者的尺寸為1760字節(jié)，且第一幀緩沖器250平均地劃分在2個(gè)次幀中。在一次幀內(nèi)，每一時(shí)隙(以及在一時(shí)隙中每一物理信道)的地址(或位置)固定，且分配給每一時(shí)隙的段落尺寸為176字節(jié)。通過(guò)使用固定內(nèi)存地址給時(shí)隙，能更方便決定哪一內(nèi)存段落是為了給已知的時(shí)隙寫(xiě)入數(shù)據(jù)或讀出數(shù)據(jù)。假使ULBRP172或DSP軟件232分配到一特定時(shí)隙，硬件或軟件則知道哪一內(nèi)存段落是在對(duì)應(yīng)的時(shí)隙期間內(nèi)被寫(xiě)入將被傳輸?shù)臄?shù)據(jù)。同樣地，假使CLBRP166或DSP軟件232知道哪一內(nèi)存段落被讀取，以獲得特定時(shí)隙的傳輸數(shù)據(jù)。例如，假使一無(wú)線裝置使用時(shí)隙TS1及TS3但沒(méi)有使用關(guān)于上行鏈路傳輸?shù)臅r(shí)隙TS2、TS4、及TS5，ULBRP172與DSP軟件232則將與時(shí)隙TS1及TS3相關(guān)的數(shù)據(jù)分別寫(xiě)入至內(nèi)存段落254a及254c，跳過(guò)內(nèi)存段落254b。在圖10中，傳輸幀內(nèi)存170包括給予至少兩幀的多個(gè)段落。特別的是，第一幀緩沖器250儲(chǔ)存第一幀的數(shù)據(jù)，第二幀緩沖器252是儲(chǔ)存第二幀的數(shù)據(jù)。儲(chǔ)存兩幀的數(shù)據(jù)在幀內(nèi)存170中是有益的，因?yàn)樵谏闲墟溌诽幚砥陂g，ULBRP172與ULCRP166可同時(shí)寫(xiě)入和讀出不同幀的數(shù)據(jù)。例如，當(dāng)ULBRP172在一已知時(shí)間間隔期間內(nèi)正寫(xiě)入第一幀的數(shù)據(jù)至第一幀緩沖器250，ULCRP166正自幀緩沖器B252讀取在前一時(shí)間間隔內(nèi)由ULBRP172所寫(xiě)入且對(duì)應(yīng)前一幀的數(shù)據(jù)。在下一時(shí)間間隔，ULBRP172將對(duì)應(yīng)第二幀的數(shù)據(jù)寫(xiě)入第二幀緩沖器252，且ULCRP166將自幀緩沖器A250讀取數(shù)據(jù)，以獲得第一幀。在此方法下，ULBRP172及ULCRP166可同時(shí)讀取及寫(xiě)入，然而是對(duì)于不同的幀緩沖器，以避免對(duì)傳輸幀內(nèi)存170的相同位置執(zhí)行每一讀取與寫(xiě)入。這種第一-第二緩沖器機(jī)制在ULCRP166完成讀取幀數(shù)據(jù)之前，能防止ULBRP硬件172對(duì)傳輸幀內(nèi)存170過(guò)度寫(xiě)入。在一些實(shí)施中，第一、第二幀緩沖器機(jī)制的管理由DSP軟件232來(lái)操控。DSP軟件232可決定ULBRP172的輸出是寫(xiě)入第一幀緩沖器250或是寫(xiě)入第二幀緩沖器252。同樣地，DSP軟件232決定ULCRP166的輸入是讀出自第一幀緩沖器250或是讀出自第二幀緩沖器252。在一些實(shí)施中，于BRP旁路模式的情況下，DSP軟件232可直接傳送CRP輸入至傳輸幀內(nèi)存170。當(dāng)傳送此CRP輸入數(shù)據(jù)時(shí)，DSP軟件232選擇目標(biāo)地址(例如第一幀緩沖器或第二幀緩沖器)且根據(jù)次幀數(shù)量及時(shí)隙數(shù)量來(lái)選擇幀內(nèi)存的地址位移。在一些實(shí)施中，配置ULBRP172與ULCRP硬件166來(lái)控制對(duì)應(yīng)組件是對(duì)幀緩沖器A-B中哪一者進(jìn)行讀取及寫(xiě)入。圖IO所示的內(nèi)存組織促進(jìn)相對(duì)簡(jiǎn)單且有效的架構(gòu)，其利用TD-SCDMA標(biāo)準(zhǔn)所提供的適應(yīng)性。在一些實(shí)施中，內(nèi)存段落TS1-TS5中的每一者更劃分成兩個(gè)或多個(gè)物理信道，每一信道與一獨(dú)立的傳輸編碼相關(guān)聯(lián)，例如虛擬隨機(jī)(Pseudo-random，PN)編碼。g卩，時(shí)隙可被以兩不同編碼所編碼的數(shù)據(jù)共享。此反映出TD-SCDMA標(biāo)準(zhǔn)的時(shí)間劃分以及編碼劃分觀點(diǎn)。圖12A及圖12B表示幀內(nèi)存的段落的實(shí)施例的示意圖，即表示在一時(shí)隙中物理信道位的組織。如圖所示，每一時(shí)隙可以兩種模式來(lái)安排。圖12A表示一內(nèi)存段落254，于其中使用兩物理信道。此內(nèi)存組織用于擴(kuò)頻系數(shù)2、4、8、或16。此擴(kuò)頻系數(shù)是芯片對(duì)基帶信息速率的比例。當(dāng)物理信道的擴(kuò)頻系數(shù)大于1時(shí)，內(nèi)存時(shí)隙可利用的內(nèi)存平均地劃分成兩物理信道。例如，內(nèi)存段落254劃分成兩個(gè)區(qū)段255a及255b，每一區(qū)段對(duì)應(yīng)一物理信道。在一時(shí)隙內(nèi)，每一物理信道的地址(或位置)固定，且分配給每一物理信道的區(qū)段尺寸為88字節(jié)。通過(guò)使用物理信道的固定內(nèi)存地址，能更方便判斷對(duì)哪一區(qū)段(例如255a或255b)執(zhí)行關(guān)于一已知物理信道的數(shù)據(jù)寫(xiě)入或數(shù)據(jù)讀出。內(nèi)存區(qū)段255a及255b可儲(chǔ)存冗余位257，于其中，冗余位257的數(shù)量對(duì)應(yīng)控制信道位與擴(kuò)頻系數(shù)的數(shù)量。在一些實(shí)施中，ULCRP166忽略冗余位257。在此具有4個(gè)可能的例子，對(duì)于所有4個(gè)例子，物理信道0(Ph#0)及物理信道l(Ph#l)起始于相同的固定位置，如圖12A所示Ph#0與Ph#l皆有效只有Ph糾有效(Ph#l無(wú)效)只有Ph#l有效(Ph#0無(wú)效)Ph#0與Ph#l皆無(wú)效例如，在一對(duì)應(yīng)的時(shí)隙期間，物理信道0可用來(lái)傳輸?shù)谝粩?shù)據(jù)，而第一數(shù)據(jù)儲(chǔ)存在內(nèi)存段落的位置0-87。在已知的時(shí)隙期間，物理信道1可用來(lái)傳輸?shù)诙?shù)據(jù)，而第二數(shù)據(jù)儲(chǔ)存在內(nèi)存段落的位置88-175。第一數(shù)據(jù)與第二數(shù)據(jù)使用不同的編碼來(lái)傳送。圖12B表示一內(nèi)存段落，其中，僅使用一單一物理信道。內(nèi)存時(shí)隙可利用的內(nèi)存被單一物理信道使用。假使擴(kuò)頻系數(shù)為1，則在時(shí)隙內(nèi)將只有一個(gè)體通道(Ph#0)。ULCRP166忽略冗余位257。例如，物理信道O在對(duì)應(yīng)的時(shí)隙期間內(nèi)用來(lái)傳送數(shù)據(jù)，而此數(shù)據(jù)儲(chǔ)存在內(nèi)存段落的位置0-175。應(yīng)可知，內(nèi)存段落的尺寸以及如何根據(jù)物理信道來(lái)劃分?jǐn)?shù)據(jù)段落僅是一個(gè)示范例，而也可使用其它配置。此外，盡管在圖12A及圖12B所示的內(nèi)存段落中兩個(gè)物理信道是可利用的，但也可使用任何數(shù)量的物理信道。DSP軟件232可選擇性地填塞數(shù)據(jù)在一物理信道基底或一時(shí)隙基底。此提供了以任何既定順序在傳輸幀內(nèi)存170內(nèi)填塞數(shù)據(jù)的能力。例如，在多個(gè)CCTrCH的情況下，DSP軟件232可提供CRP數(shù)據(jù)給第一CCTrCH，而B(niǎo)RP硬件提供CRP數(shù)據(jù)給第二CCTrCH。CRP架構(gòu)及程序流程下文敘述CRP架構(gòu)，其使能一靈活且方便的方法，以控制程序流程。如上關(guān)于圖1的說(shuō)明，DSP核心122以UL協(xié)同處理器110的主控器身份在操作，且控制UL協(xié)同處理器100的操作，以幫助由移動(dòng)裝置至基站的上行鏈路傳輸。申請(qǐng)人認(rèn)為有提供關(guān)于控制在何時(shí)以及在何種次序下指定數(shù)據(jù)自UL協(xié)同處理器100傳送的靈活性給DSP核心程序設(shè)計(jì)師的好處，且發(fā)展靈活且效率高的架構(gòu)以在控制UL協(xié)同處理器100方面幫助DSP核心程序設(shè)計(jì)師。特別的是，對(duì)一軟件程序設(shè)計(jì)師來(lái)說(shuō)明如何設(shè)計(jì)UL協(xié)同處理器100是相對(duì)困難的，尤其是關(guān)于處理儲(chǔ)存在傳輸幀內(nèi)存170的數(shù)據(jù)。申請(qǐng)人發(fā)展出對(duì)軟件程序設(shè)計(jì)師呈現(xiàn)出簡(jiǎn)化的架構(gòu)，其促進(jìn)強(qiáng)健且靈活的程序設(shè)計(jì)平臺(tái)。圖13說(shuō)明使用時(shí)隙配置字段的芯片速率處理器的實(shí)施例的示意圖，即表27示一ULCRP核心260(其為ULCRP166的一部分)以及許多配置組件來(lái)促進(jìn)靈活接口，以允許DSP軟件232以靈活且高效率的方法來(lái)控制ULCRP核心260。如上所述，ULCRP166是重要的，尤其是讀取由ULBRP172所寫(xiě)入的幀以及更進(jìn)一步處理將由數(shù)字基帶處理器120所傳輸?shù)膸Ｔ谝恍?shí)施中，一TD-SCDMA幀的每一次幀具有最多5個(gè)關(guān)于上行鏈路的有效時(shí)隙。配置緩存器262儲(chǔ)存關(guān)于當(dāng)處理每一上行鏈路時(shí)隙的時(shí)隙配置參數(shù)組，ULBRP172執(zhí)行軟件以將時(shí)隙配置參數(shù)組寫(xiě)入至緩存器262，ULCRP核心260根據(jù)此時(shí)隙配置參數(shù)組來(lái)配置。一組緩存器被提供來(lái)儲(chǔ)存關(guān)于每一有效時(shí)隙的時(shí)隙配置參數(shù)，此緩存器數(shù)目至少為兩個(gè)。每一組緩存器在一脈沖周期內(nèi)由ULCRP核心260來(lái)存取。在此實(shí)施中，由于具有最多5個(gè)關(guān)于上行鏈路的有效時(shí)隙，因此，5個(gè)緩存器群組用來(lái)儲(chǔ)存5組時(shí)隙配置參數(shù)。此5個(gè)緩存器群組分別為T(mén)S配置組A264、TS配置組B266、TS配置組C268、TS配置組D270、以及TS配置組E272。每一組緩存器包括相關(guān)的時(shí)隙的配置信息。特別的是，每一TS配置組儲(chǔ)存一參數(shù)列表，其敘述對(duì)應(yīng)時(shí)隙的數(shù)據(jù)應(yīng)如何被操控。CRP的參數(shù)列表可包括，例如關(guān)于每一物理信道的擴(kuò)頻系數(shù)、擴(kuò)頻編碼、加擾編碼、加擾系數(shù)、功率控制信息、以及功率調(diào)整系數(shù)。每一配置組可包括關(guān)于ULCRP166必要的所有信息，以處理對(duì)應(yīng)的時(shí)隙。此外，每一TS配置組包括一觸發(fā)字段(例如264c)，將由以下詳細(xì)說(shuō)明。配置信息告知ULCRP166如何操控在對(duì)應(yīng)時(shí)隙內(nèi)傳送的數(shù)據(jù)。例如，儲(chǔ)存在每一TS配置的參數(shù)配置ULCRP166所使用的規(guī)則，以處理儲(chǔ)存在相關(guān)次幀的數(shù)據(jù)。為了簡(jiǎn)化ULCRP166的軟件，申請(qǐng)人發(fā)展出一隊(duì)列觸發(fā)(queuetrigger)方法，以提供一靈活機(jī)制來(lái)設(shè)計(jì)時(shí)隙如何被排序(例如，時(shí)隙應(yīng)以何種次序由ULCRP處理)以及哪一參數(shù)被應(yīng)用在每一時(shí)隙。時(shí)隙被處理的次序系由儲(chǔ)存器儲(chǔ)存，例如由一觸發(fā)器FIFO274所控制，其可實(shí)施作為一標(biāo)準(zhǔn)先進(jìn)先出隊(duì)列，決定哪一TS配置組被用來(lái)在特定時(shí)隙內(nèi)處理數(shù)據(jù)。例如，圖示的觸發(fā)器FIFO274在第一輸出位置儲(chǔ)存TS配置A、接著儲(chǔ)存TS配置E以及TS配置C，其表示TS配置組A將用來(lái)處理一時(shí)隙，接著使用TS配置組E來(lái)處理一時(shí)隙，接著再使用TS配置組C來(lái)處理一時(shí)隙等等。哪一時(shí)隙(例如TS0、TS1…或TS6)應(yīng)在既定時(shí)間內(nèi)被處理可由DSP軟件來(lái)決定。被無(wú)線裝置所使用的有效時(shí)隙數(shù)量可隨著不同裝置而變化，且也可根據(jù)在無(wú)線裝置上執(zhí)行的軟件來(lái)決定。例如，移動(dòng)式電話可使用關(guān)于上行鏈路的時(shí)隙TS1及TS5。因此，在圖13的例子中，TS配置組A及E可使用給當(dāng)前幀(分別在在處理TS1及TS5時(shí)用來(lái)配置CRP)，且TS配置組C可使用給隨后的幀(在處理隨后幀的TS2時(shí)用來(lái)配置CRP)。儲(chǔ)存在觸發(fā)器FIFO274的TS配置組識(shí)別碼被提供至一多任務(wù)器276，其選擇哪一TS配置組提供至CRP核心260以做后續(xù)處理。更進(jìn)一步說(shuō)明，在一些例子中，一無(wú)線裝置可分配5個(gè)有效時(shí)隙TS1、TS2、TS3、TS5、及TS6給上行鏈路。TS配置組A、B、C、D、及E可用來(lái)配置ULCRP核心260，以分別處理與時(shí)隙TS1、TS2、TS3、TS5、及TS6相關(guān)的數(shù)據(jù)。在一些例子中，一無(wú)線裝置可分配3個(gè)有效時(shí)隙TS4、TS5、及TS6給上行鏈路。TS配置組A、B、C、D、及E中的三個(gè)可用來(lái)配置ULCRP核心260，以分別處理與時(shí)隙TS4、TS5、及TS6相關(guān)的數(shù)據(jù)。對(duì)于每一有效時(shí)隙而言，ULCRP核心260透過(guò)多任務(wù)器(例如圖10的242及244)接收來(lái)自傳輸幀內(nèi)存170的數(shù)據(jù)，且根據(jù)儲(chǔ)存在已選擇的TS配置組內(nèi)的參數(shù)來(lái)傳送數(shù)據(jù)。時(shí)隙配置組群以一次序被寫(xiě)入至觸發(fā)器FIFO274，而在此次序中，在TS配置組內(nèi)的相關(guān)觸發(fā)緩存器(例如264c)被使能(例如設(shè)定為高電平或其它預(yù)設(shè)觸發(fā)值)。一旦觸發(fā)器緩存器被使能，相關(guān)TS配置組識(shí)別碼(例如TSA、TSE、或TSC)被寫(xiě)入至觸發(fā)器FIFO且進(jìn)而被處理。因此，觸發(fā)的次序成為在相關(guān)時(shí)隙內(nèi)處理數(shù)據(jù)的次序，通過(guò)使序列的多個(gè)識(shí)別碼包括同一識(shí)別碼多次，給不同的時(shí)隙重復(fù)利用相同的配置參數(shù)組,而不需29將時(shí)隙配置參數(shù)組重新寫(xiě)入至觸發(fā)器緩存器，且觸發(fā)器FIFO274控制多個(gè)有效配置組中何者在任一已知時(shí)間內(nèi)控制ULCRP核心260。ULCRP核心260的輸出在傳送至DSP核心122之前，可傳送至UL協(xié)同處理器100的內(nèi)部存儲(chǔ)器278。內(nèi)部存儲(chǔ)器278可以是32字符深的輸出FIFO278。一旦輸出FIFO278包含16-位字符的最高容許數(shù)量(burstablenumber,例如4字符)，DSP直接內(nèi)存存取125被告知，其開(kāi)始數(shù)據(jù)傳送至DSP內(nèi)存。此程序可以其它適當(dāng)?shù)姆椒▉?lái)完成。因此，配置緩存器262及觸發(fā)器FIFO274提供一軟件開(kāi)發(fā)專家以定義在任何時(shí)間的普遍理想配置，且接著通過(guò)在既定次序上使能相關(guān)的觸發(fā)器來(lái)選擇哪一配置將對(duì)應(yīng)每一時(shí)隙。圖13的架構(gòu)的其一優(yōu)點(diǎn)是在配置與實(shí)際物理時(shí)隙之間沒(méi)有固定(hard-coded)關(guān)系，此允許軟件動(dòng)態(tài)地決定哪一參數(shù)應(yīng)用在哪一時(shí)隙。例如，第一TS配置組A264非必要地用來(lái)配置CRP核心260，以處理關(guān)于5個(gè)有效時(shí)隙中第一者(例如圖10的TS1)的數(shù)據(jù)，而可用來(lái)配置CRP核心260以處理有效時(shí)隙中的任一者(例如圖10的TS1至TS5)。在一些實(shí)施中，在TS配置組使用給不同時(shí)隙所依據(jù)的次序上可能具有一限制。在一些例子中，選擇性地接續(xù)使用TS配置組A至E以處理一幀內(nèi)的多個(gè)時(shí)隙。因此，在兩時(shí)隙TS2及TS3內(nèi)傳送數(shù)據(jù)的移動(dòng)式電話中，TS配置組A可使用給TS2而TS配置組B可使用給TS3，或者TS配置組B可使用給TS2，而TS配置組C可使用給TS3(不使用TS配置組A)。在此例子中，此電話無(wú)法支持使用TS配置組B給TS2以及使用TS配置組A給TS3。應(yīng)能領(lǐng)會(huì)多個(gè)TS配置組可一次全部被寫(xiě)入，且接著以不同的次序被觸發(fā)，§卩，TS配置組所使用的次序不同，或者TS配置組的一些次組(subset)可被寫(xiě)入且被觸發(fā)多次。通過(guò)每當(dāng)多個(gè)配置組為可利用時(shí)允許軟件將多個(gè)配置組寫(xiě)入，假使配置是可利用的，軟件可一次寫(xiě)入所有的5個(gè)有效配置以減少在CRP硬件166與DSP軟件232之間的互相影響。然而，為了在參數(shù)為非有效的情況下能維持靈活度，配置組可一個(gè)接一個(gè)地被寫(xiě)入，且接著以既定次序來(lái)觸發(fā)。圖13所示的芯片配置可使用與一無(wú)線裝置，例如移動(dòng)臺(tái)(例如智能型手機(jī)，smartphone或個(gè)人數(shù)字助理PDA)，其符合CDMA標(biāo)準(zhǔn)、TD-SCDMA標(biāo)準(zhǔn)以及/或?qū)拵Тa分多址存取(W-CDMA)標(biāo)準(zhǔn)。圖14是一無(wú)線網(wǎng)絡(luò)280的例子的示意圖，其中，一無(wú)線裝置或移動(dòng)臺(tái)282(在一些電信標(biāo)準(zhǔn)中也稱為用戶設(shè)備)包括圖1的數(shù)字基帶處理器120以及加速器110，且一傳送器(以手機(jī)基站284來(lái)稱呼)用來(lái)使能一手機(jī)網(wǎng)絡(luò)的上行鏈路傳輸。數(shù)字基帶處理器120以及加速器110可組成一集成電路的一部分(例如一無(wú)線芯片組)，且設(shè)置在移動(dòng)臺(tái)282的電路板上。此手機(jī)網(wǎng)絡(luò)可將移動(dòng)臺(tái)282連接至其它裝置，例如其它移動(dòng)臺(tái)286。應(yīng)可了解，本發(fā)明的觀點(diǎn)可單獨(dú)使用、結(jié)合使用，或者以前文所討論的實(shí)施例中未指明的配置變化來(lái)使用，因此不將本申請(qǐng)案限制在前文或圖示所提出的細(xì)節(jié)以及組件配置。雖然前文以討論一些例子，但其它實(shí)施或應(yīng)用也可在后述申請(qǐng)專利范圍的精神內(nèi)。此處所敘述的本發(fā)明的多種模式可以多種方法來(lái)實(shí)施。例如，前述的多種組件可以硬件、固體、軟件、或其結(jié)合來(lái)實(shí)施。圖6的TTI內(nèi)存架構(gòu)并不限制使用在上行鏈路傳輸，可用在其它目的。多個(gè)主控器共享雙端口內(nèi)存而不需使用仲裁器來(lái)仲裁對(duì)雙端口內(nèi)存存取(如圖9所示)，可使用在其它系統(tǒng)。時(shí)隙配置組及觸發(fā)器FIFO(如圖13所示)在控制器與數(shù)據(jù)處理器的不同配置種類下可用來(lái)提供靈活度。在圖9的例子中，傳輸幀內(nèi)存170可由被多個(gè)主控器所存取的其它內(nèi)存來(lái)取代，BRP硬件172、CRP硬件166、以及DSP軟件232可以其它種類的主控器來(lái)取代。本發(fā)明的模式、系統(tǒng)、及方法的優(yōu)點(diǎn)包括下列的一或多者。通過(guò)加入填塞位可執(zhí)行無(wú)線幀均衡，以達(dá)到速率匹配而不需TTI值的告知、以及消除根據(jù)TTI值來(lái)計(jì)算填塞位數(shù)量的需求。硬件設(shè)計(jì)及認(rèn)證可簡(jiǎn)單化。位速率處理器、芯片速率處理器、以及DSP軟件可共享幀內(nèi)存，而不需使用仲裁器來(lái)仲裁對(duì)幀內(nèi)存的存取，減少了芯片設(shè)計(jì)的復(fù)雜度。在不同時(shí)隙期間，芯片速率處理器的配置以及傳輸數(shù)據(jù)的芯片速率處理所使用的規(guī)則，可通過(guò)使用時(shí)隙配置字段以及觸發(fā)FIFO來(lái)簡(jiǎn)單地調(diào)整。本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何所屬
技術(shù)領(lǐng)域：
中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求所界定的為準(zhǔn)。權(quán)利要求1.一種時(shí)分-同步碼分多址裝置，其特征在于，所述裝置包括至少兩寄存器群組，每一所述寄存器群組用來(lái)儲(chǔ)存一時(shí)隙配置參數(shù)組；一儲(chǔ)存器，用來(lái)儲(chǔ)存一序列的多個(gè)時(shí)隙配置組識(shí)別碼，其中，每一所述時(shí)隙配置組識(shí)別碼用來(lái)識(shí)別所述多個(gè)寄存器群組的一者，且每一所述時(shí)隙配置組識(shí)別碼對(duì)應(yīng)一時(shí)隙；以及一芯片速率處理單元，用來(lái)在多個(gè)時(shí)隙期間內(nèi)處理一數(shù)據(jù)流，其中，在每一所述時(shí)隙中，根據(jù)儲(chǔ)存在所述寄存器群組內(nèi)且與對(duì)應(yīng)所述時(shí)隙的所述時(shí)隙配置組識(shí)別碼相關(guān)的所述時(shí)隙配置參數(shù)組來(lái)配置所述芯片速率處理單元。2.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，所述芯片速率處理單元對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、加擾、及組合中至少的一者，以準(zhǔn)備上行鏈路傳輸?shù)臄?shù)據(jù)。3.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，每一所述時(shí)隙配置參數(shù)組包括加擾編碼、擴(kuò)頻編碼、加擾系數(shù)、以及功率控制信息中至少一者。4.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，所述芯片速率處理單元符合碼分多址標(biāo)準(zhǔn)、寬帶碼分多址標(biāo)準(zhǔn)、以及時(shí)分-同步碼分多址標(biāo)準(zhǔn)中至少一者。5.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，至少一所述寄存器群組包括5個(gè)寄存器，以儲(chǔ)存5個(gè)時(shí)隙配置參數(shù)組，來(lái)配置所述芯片速率處理單元以處理一次幀的5個(gè)上行鏈路時(shí)隙。6.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，每一所述寄存器群組在一脈沖周期內(nèi)由所述芯片速率處理單元來(lái)存取。7.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，所述多個(gè)時(shí)隙配置參數(shù)組以一序列儲(chǔ)存在所述寄存器群組，其中，所述序列與所述多個(gè)時(shí)隙配置參數(shù)組用來(lái)配置所述芯片速率處理單元所使用的一序列不同。8.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，更包括一多任務(wù)器，用以多路傳輸來(lái)自所述多個(gè)寄存器群組的所述多個(gè)時(shí)隙配置參數(shù)組，其中，所述多任務(wù)器根據(jù)所述序列的所述多個(gè)時(shí)隙配置組識(shí)別碼來(lái)在每一時(shí)隙期間內(nèi)選擇所述多個(gè)時(shí)隙配置參數(shù)組中的一者，并傳送所述已選擇的所述時(shí)隙配置參數(shù)組至所述芯片速率處理單元。9.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，用來(lái)儲(chǔ)存所述序列的所述多個(gè)時(shí)隙配置組識(shí)別碼的所述儲(chǔ)存器包括一先進(jìn)先出隊(duì)列。10.如權(quán)利要求1所述的時(shí)分-同步碼分多址裝置，其特征在于，更包括一數(shù)據(jù)處理器，用以執(zhí)行軟件處理以將所述多個(gè)時(shí)隙配置參數(shù)組寫(xiě)入至所述多個(gè)寄存器群組，并使被寫(xiě)入至所述儲(chǔ)存器的所述多個(gè)時(shí)隙配置組識(shí)別碼來(lái)控制由所述芯片速率處理單元所執(zhí)行的所述數(shù)據(jù)流處理。11.一種時(shí)分-同步碼分多址裝置，其特征在于，所述裝置包括一第一儲(chǔ)存器，用以儲(chǔ)存至少兩時(shí)隙配置參數(shù)組；一第二儲(chǔ)存器，用以儲(chǔ)存一序列的多個(gè)識(shí)別碼，每一所述識(shí)別碼對(duì)應(yīng)所述多個(gè)時(shí)隙配置參數(shù)組的一者；一特殊目的數(shù)據(jù)處理器，用以處理一數(shù)據(jù)流，其中，所述特殊目的數(shù)據(jù)處理器根據(jù)與所述序列的所述多個(gè)識(shí)別碼對(duì)應(yīng)的所述多個(gè)時(shí)隙配置參數(shù)組，在不同的時(shí)間期間內(nèi)做不同的配置；以及一一般目的數(shù)據(jù)處理器，用以將所述多個(gè)時(shí)隙配置參數(shù)組寫(xiě)入至所述第一儲(chǔ)存器且將所述序列的所述多個(gè)識(shí)別碼寫(xiě)入至所述第二儲(chǔ)存器，以控制由所述特殊目的數(shù)據(jù)處理器所執(zhí)行的所述數(shù)據(jù)流的處理。12.如權(quán)利要求11所述的時(shí)分-同步碼分多址裝置，其特征在于，所述特殊目的數(shù)據(jù)處理器包括一上行鏈路芯片速率處理器。13.如權(quán)利要求11所述的時(shí)分-同步碼分多址裝置，其特征在于，所述第一儲(chǔ)存器包括多個(gè)寄存器群組，所述多個(gè)寄存器群組由所述特殊目的處理器透過(guò)一多任務(wù)器來(lái)存取，且每一所述寄存器群組儲(chǔ)存所述多個(gè)時(shí)隙配置參數(shù)組的一者。14.如權(quán)利要求11所述的時(shí)分-同步碼分多址裝置，其特征在于，所述第一儲(chǔ)存器在一脈沖周期內(nèi)由所述特殊目的數(shù)據(jù)處理器來(lái)存取。15.如權(quán)利要求11所述的時(shí)分-同步碼分多址裝置，其特征在于，所述第二儲(chǔ)存器包括一先進(jìn)先出隊(duì)列。16.如權(quán)利要求11所述的時(shí)分-同步碼分多址裝置，其特征在于，在所述序列的所述多個(gè)識(shí)別碼中的每一識(shí)別碼對(duì)應(yīng)一序列的多個(gè)時(shí)隙中的一者，且通過(guò)在所述序列的所述多個(gè)識(shí)別碼中包括同一識(shí)別碼多次，使得不同的所述多個(gè)時(shí)隙重復(fù)使用相同的所述時(shí)隙配置參數(shù)組。17.如權(quán)利要求11所述的時(shí)分-同步碼分多址裝置，其特征在于，每一所述時(shí)隙配置參數(shù)組包括加擾編碼、擴(kuò)頻編碼、加擾系數(shù)以及功率控制信息中至少一者。18.—種時(shí)分-同步碼分多址方法，其特征在于，所述方法包括將至少兩時(shí)隙配置參數(shù)組寫(xiě)入至少兩寄存器群組，每一時(shí)隙配置參數(shù)組具有關(guān)于在一時(shí)隙期間內(nèi)數(shù)據(jù)被一芯片速率處理單元處理的信息；將一序列的多個(gè)識(shí)別碼寫(xiě)入一儲(chǔ)存器，其中，每一所述識(shí)別碼與所述多個(gè)寄存器群組的一者相關(guān)；以及在多個(gè)時(shí)隙中的每一者內(nèi)，根據(jù)所述序列的所述多個(gè)識(shí)別碼來(lái)選擇儲(chǔ)存在一寄存器群組內(nèi)的一時(shí)隙配置參數(shù)組，并根據(jù)已選擇的所述時(shí)隙配置參數(shù)組來(lái)配置所述芯片速率處理單元，以及使用所述芯片速率處理單元來(lái)處理數(shù)據(jù)。19.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，寫(xiě)入所述至少兩時(shí)隙配置參數(shù)組的步驟包括寫(xiě)入5個(gè)時(shí)隙配置參數(shù)組，以配置所述芯片速率處理器來(lái)處理一次幀的5個(gè)上行鏈路時(shí)隙。20.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，使用所述芯片速率處理單元來(lái)處理數(shù)據(jù)的步驟包括對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、加擾及組合中至少的一者，以準(zhǔn)備上行鏈路傳輸?shù)臄?shù)據(jù)。21.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，所述芯片速率處理單元順從碼分多址標(biāo)準(zhǔn)、寬帶碼分多址標(biāo)準(zhǔn)、以及時(shí)分-同步碼分多址標(biāo)準(zhǔn)中至少一者。22.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，更包括多路傳輸所述多個(gè)時(shí)隙配置參數(shù)組，以選擇所述多個(gè)時(shí)隙配置參數(shù)組中的一者來(lái)配置所述芯片速率處理單元。23.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，更包括在一數(shù)據(jù)處理器內(nèi)執(zhí)行軟件，以指明所述多個(gè)時(shí)隙配置參數(shù)組的何者寫(xiě)入至所述寄存器群組，并指明所述序列的所述多個(gè)識(shí)別碼的何者寫(xiě)入至所述儲(chǔ)存器。24.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，寫(xiě)入所述序列的所述多個(gè)識(shí)別碼的步驟包括將所述序列的所述多個(gè)識(shí)別碼寫(xiě)入一先進(jìn)先出隊(duì)列。25.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，更包括將多次具有同一識(shí)別碼的所述序列的所述多個(gè)識(shí)別碼寫(xiě)入至所述儲(chǔ)存器，以重復(fù)使用儲(chǔ)存在對(duì)應(yīng)所述識(shí)別碼的所述寄存器群組的所述時(shí)隙配置參數(shù)組，而不需將所述時(shí)隙配置參數(shù)組重新寫(xiě)入至所述寄存器群組。26.如權(quán)利要求18所述的時(shí)分-同步碼分多址方法，其特征在于，寫(xiě)入所述多個(gè)時(shí)隙配置參數(shù)組的步驟包括寫(xiě)入加擾編碼、擴(kuò)頻編碼、加擾系數(shù)、以及功率控制信息中至少一者。27.—種時(shí)分-同步碼分多址方法，其特征在于，所述時(shí)分-同步碼分多址方法包括使用一特殊目的處理器來(lái)處理一數(shù)據(jù)流；以及當(dāng)所述特殊目的處理器在一時(shí)間內(nèi)處理所述數(shù)據(jù)流時(shí)，使用一一般目的處理器來(lái)控制所述特殊目的處理器的配置，其中，所述特殊目的處理器在所述時(shí)間內(nèi)處理所述數(shù)據(jù)流通過(guò)將兩或多個(gè)配置參數(shù)組寫(xiě)入一第一儲(chǔ)存器，將一序列的多個(gè)識(shí)別碼寫(xiě)入至一第二儲(chǔ)存器，其中，每一所述識(shí)別碼與一配置參數(shù)組相關(guān)，以及根據(jù)在多個(gè)不同時(shí)間期間內(nèi)不同的所述多個(gè)配置參數(shù)組來(lái)使所述特殊目的處理器做不同的配置，以及使用所述序列的所述多個(gè)識(shí)別碼來(lái)決定不同的所述多個(gè)配置參數(shù)組所使用的一序列，以配置所述特殊目的處理器。28.如權(quán)利要求27所述的時(shí)分-同步碼分多址方法，其特征在于，所述特殊目的處理器包括一芯片速率處理器。29.如權(quán)利要求27所述的時(shí)分-同步碼分多址方法，其特征在于，將所述兩或多個(gè)配置參數(shù)組寫(xiě)入所述第一儲(chǔ)存器的步驟包括將所述兩或多個(gè)配置參數(shù)組寫(xiě)入至兩或多個(gè)寄存器群組，且每一所述寄存器群組儲(chǔ)存一配置參數(shù)組。30.如權(quán)利要求27所述的時(shí)分-同步碼分多址方法，其特征在于，將所述序列的所述多個(gè)識(shí)別碼寫(xiě)入至所述第二儲(chǔ)存器的步驟包括將所述序列的所述多個(gè)識(shí)別碼寫(xiě)入至一先進(jìn)先出隊(duì)列。31.如權(quán)利要求27所述的時(shí)分-同步碼分多址方法，其特征在于，每一所述配置參數(shù)組包括加擾編碼、擴(kuò)頻編碼、加擾系數(shù)以及功率控制信息中至少一者。32.如權(quán)利要求27所述的時(shí)分-同步碼分多址方法，其特征在于，所述一般目的處理器執(zhí)行軟件以決定所述多個(gè)配置參數(shù)組的何者寫(xiě)入至所述第一儲(chǔ)存器，以及所述多個(gè)識(shí)別碼的何者寫(xiě)入至所述第二儲(chǔ)存器，以使能所述特殊目的處理器根據(jù)一電信協(xié)議來(lái)處理所述數(shù)據(jù)流。33.如權(quán)利要求32所述的時(shí)分-同步碼分多址方法，其特征在于，所述電信協(xié)議包括碼分多址標(biāo)準(zhǔn)、寬帶碼分多址標(biāo)準(zhǔn)以及時(shí)分-同步碼分多址標(biāo)準(zhǔn)中至少一者。34.—種時(shí)分-同步碼分多址裝置，其特征在于，所述時(shí)分-同步碼分多址裝置包括用以將至少兩時(shí)隙配置參數(shù)組寫(xiě)入至少兩寄存器群組以及將一序列的多個(gè)識(shí)別碼寫(xiě)入一儲(chǔ)存器的裝置，其中，每一所述時(shí)隙配置參數(shù)具有關(guān)于在一時(shí)隙期間內(nèi)數(shù)據(jù)如何被一芯片速率處理單元處理的信息，且每一所述識(shí)別碼與所述多個(gè)寄存器群組的一者相關(guān)；以及在多個(gè)時(shí)隙中的每一者內(nèi)，用以根據(jù)所述序列的所述多個(gè)識(shí)別碼來(lái)選擇儲(chǔ)存在一寄存器群組內(nèi)的一時(shí)隙配置參數(shù)組、并用以根據(jù)己選擇的所述時(shí)隙配置參數(shù)組來(lái)配置所述芯片速率處理單元、以及使用所述芯片速率處理單元來(lái)處理數(shù)據(jù)的裝置。全文摘要本發(fā)明揭示一種時(shí)分-同步碼分多址裝置與方法，具有上行鏈路芯片速率處理架構(gòu)，其中，提供至少兩寄存器群組，每一寄存器群組用來(lái)儲(chǔ)存一時(shí)隙配置參數(shù)組。儲(chǔ)存器用來(lái)儲(chǔ)存一序列的多個(gè)時(shí)隙配置組識(shí)別碼，其中，每一時(shí)隙配置組識(shí)別碼用來(lái)識(shí)別多個(gè)寄存器群組的一者。芯片速率處理單元用來(lái)在多個(gè)時(shí)隙期間內(nèi)處理一數(shù)據(jù)流，其中，在每一時(shí)隙中，芯片速率處理單元根據(jù)儲(chǔ)存在寄存器群組內(nèi)且與對(duì)應(yīng)時(shí)隙的時(shí)隙配置組識(shí)別碼相關(guān)的時(shí)隙配置參數(shù)組來(lái)配置。本發(fā)明提供的裝置和方法能通過(guò)動(dòng)態(tài)地調(diào)整下行鏈路與上行鏈路處理所使用的時(shí)隙數(shù)量，可更容易地提供具有不同數(shù)據(jù)速率需求的傳輸流量給下行鏈路與上行鏈路，從而解決上行鏈路/下行鏈路資源分配的問(wèn)題。文檔編號(hào)H04W72/04GK101466150SQ20081018568公開(kāi)日2009年6月24日申請(qǐng)日期2008年12月19日優(yōu)先權(quán)日2007年12月20日發(fā)明者如斯·梅斯特肯,山杰·南帝帕庫(kù),王宗靜,迪帕克·馬修申請(qǐng)人:聯(lián)發(fā)科技股份有限公司