專利名稱：：報(bào)文傳輸處理方法及裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及報(bào)文傳輸領(lǐng)域，尤其是報(bào)文傳輸處理方法及裝置。技術(shù)背景目前一種比較通用的傳輸模式為異步傳輸模式(AsynchronousTransferMode,簡稱ATM)。ATM是以信元為基本單位進(jìn)行信息傳輸、復(fù)接和交換的。ATM信元的格式如表1所示，ATM信元具有53字節(jié)的固定長度，其中5個(gè)字節(jié)構(gòu)成信元頭部(Header)，主要用作路由信息和優(yōu)先級信息，其余48個(gè)字節(jié)是有效載荷(Payload)。表lHeaderPayload5字節(jié)48字節(jié)報(bào)文(Datagram):以某種約定好的方式進(jìn)行數(shù)據(jù)傳輸?shù)淖钚挝??；ヂ?lián)網(wǎng)協(xié)議(InternetProtocol,簡稱IP)報(bào)文，就是以IP協(xié)議定義的數(shù)據(jù)傳輸格式進(jìn)行通訊的數(shù)據(jù)流。一般通過ATM承載IP報(bào)文。ATM為處在同一網(wǎng)絡(luò)內(nèi)的IP主機(jī)之間的通信提供數(shù)據(jù)鏈路層，同時(shí)IP報(bào)文進(jìn)行調(diào)節(jié)以便主機(jī)能夠在ATM網(wǎng)絡(luò)上通信。通過ATM承載IP報(bào)文，一方面提供了高速點(diǎn)對點(diǎn)連接，大大提高了IP網(wǎng)的帶寬性能；另一方面提供了優(yōu)良的網(wǎng)絡(luò)性能和完善、成熟的QoS(QualityofService服務(wù)質(zhì)量)保證。為了通過ATM承載IP才艮文，引入了ATM適配層(AdaptationLayer,簡稱AAL)，其主要功能是提供一種機(jī)制完成從ATM信元到高層業(yè)務(wù)信息的轉(zhuǎn)換，其中一個(gè)典型應(yīng)用就是進(jìn)行ATM信元到IP報(bào)文之間的互轉(zhuǎn)。目前通用的ATM適配層有5種4類報(bào)文分別稱為AAL1、AAL2、AAL3/4、AAL5報(bào)文。其中被廣泛用來進(jìn)行IP報(bào)文數(shù)據(jù)傳輸?shù)臑锳AL5報(bào)文。AAL5報(bào)文的格式如表2所示，凈荷字段包含任意長度的用戶信息，但最大長度為216-1字節(jié)；PAD字段用于填充凈荷，使凈荷的長度為48個(gè)字節(jié)的整數(shù)倍，正好能放入ATM信元中；UU(用戶-用戶指示)字段用于透明傳送用戶-用戶信息。在RFC1483所描述的多協(xié)議封裝中，該字段不起作用，可以被設(shè)置為任何值；CPI(公共部分指示)字段的基本用途是填充AAL5開銷(AAL5開銷是指UU字段+CPI字段+長度字段+CRC字段)，使其長度正好為64個(gè)比特，這時(shí)該字段編碼為0x00(Ox表示十六進(jìn)制)；長度字段用于指出凈荷字段的字節(jié)長度。長度字段的最大值是65535字節(jié)。當(dāng)長度字段編碼為0x00時(shí)，它用于指示接收方執(zhí)行丟棄(abort)功能；CRC字段用來保護(hù)除CRC字段以外的整個(gè)AAL5報(bào)文。表2<table>tableseeoriginaldocumentpage5</column></row><table>AAL5轉(zhuǎn)換為ATM信元的過程為，ATM信元的有效載荷可以作為AAL5報(bào)文的一個(gè)分片報(bào)文，將一個(gè)完整的AAL5報(bào)文轉(zhuǎn)換為若干個(gè)ATM信元即將一個(gè)完整報(bào)文轉(zhuǎn)換為若干個(gè)包括信元頭和分片報(bào)文的信元，具體過程為從AAL5報(bào)文起始每48字節(jié)被切分成一個(gè)數(shù)據(jù)塊，作為一個(gè)ATM信元的有效載荷，然后加上其5字節(jié)的信元頭形成一個(gè)ATM信元，當(dāng)AAL5報(bào)文的最后一個(gè)48字節(jié)被裝入到ATM信元負(fù)載時(shí)，該信元頭部的一個(gè)字段(PTI:payloadtypeidentifier負(fù)載類型指示字段)會被置為1，表示一個(gè)AAL5信元結(jié)束。ATM信元轉(zhuǎn)換為AAL5報(bào)文的過程為，ATM信元的有效載荷可以作為AAL5報(bào)文的一個(gè)分片報(bào)文，若干個(gè)ATM信元組成AAL5報(bào)文即若個(gè)個(gè)分片報(bào)文組成一個(gè)完整報(bào)文，具體過程為取出每一ATM信元中48字節(jié)的有效載荷按順序排列，直到收到信元頭PTI字段為1的ATM信元時(shí)，認(rèn)為一個(gè)完整的AAL5結(jié)束，從而組成一個(gè)AAL5報(bào)文。由于ATM線路上傳輸?shù)淖钚挝粸锳TM信元(或者ATM信元封裝到其它網(wǎng)路中進(jìn)行傳輸)，因此接收端設(shè)備(如接收端接口芯片，以下簡稱接收芯片)就只能以信元的形式進(jìn)行接收。如前所述當(dāng)需要將一個(gè)完整的AAL5報(bào)文接收進(jìn)來有可能需要完成若干個(gè)ATM報(bào)文的接收，因此一般的芯片都會由緩存存儲器采用先進(jìn)先出(FirstinFirstout,簡稱FIFO)機(jī)制緩存臨時(shí)數(shù)據(jù)。緩存存儲器的接收端，用于接收ATM信元；緩存存儲器的輸出端，與外部存儲器鏈接的總線，用于輸出所緩存的ATM信元。當(dāng)接收端接收ATM信元的速率高于輸出端輸出ATM信元的速率時(shí)，就會造成ATM信元的數(shù)據(jù)溢出即數(shù)據(jù)丟失，由于被丟棄的是ATM信元中攜帶的有效載荷信息，即某個(gè)AAL5報(bào)文的一部分，這就導(dǎo)致了整個(gè)AAL5報(bào)文由于丟失了一部分而產(chǎn)生錯(cuò)誤，使得該AAL5報(bào)文失去了完整性，整個(gè)AAL5報(bào)文就失去了意義。
發(fā)明內(nèi)容為解決上述問題，本發(fā)明提供了一種報(bào)文傳輸處理方法及裝置，以保證接收芯片傳輸?shù)教幚硇酒臄?shù)據(jù)為有效數(shù)據(jù)，處理芯片中緩存的報(bào)文為完整報(bào)文。本發(fā)明提供了一種報(bào)文傳輸處理方法，其中包括接收芯片接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文；接收芯片檢測到處理芯片中緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?。本發(fā)明還提供了一種報(bào)文傳輸處理裝置，其中包括相互連接的接收芯片及處理芯片；所述處理芯片包括緩存標(biāo)志位；所述接收芯片包括接收模塊，用于接收由線路傳輸?shù)男旁鲂旁ㄐ旁^和分片報(bào)文；檢測模塊，與接收模塊及處理芯片分別連接，用于檢測處理芯片中緩存標(biāo)志位的狀態(tài)信息，當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，將接收模塊中待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?。本發(fā)明通過對處理芯片中緩存標(biāo)志位的狀態(tài)信息的檢測，當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒沟媒邮招酒瑐鬏數(shù)教幚硇酒臄?shù)據(jù)為有效數(shù)據(jù)，處理芯片獲得的分片報(bào)文能夠構(gòu)成完整報(bào)文，從而保證了處理芯片中緩存的報(bào)文為完整報(bào)文。圖1為本發(fā)明報(bào)文傳輸處理方法實(shí)施例一的流程圖；圖2為本發(fā)明報(bào)文傳輸處理方法實(shí)施例二的流程圖；圖3為本發(fā)明報(bào)文傳輸處理方法實(shí)施例三的流程圖；圖4為本發(fā)明報(bào)文傳輸處理裝置實(shí)施例一的結(jié)構(gòu)示意圖；圖5為本發(fā)明報(bào)文傳輸處理裝置實(shí)施例二的結(jié)構(gòu)示意圖；圖6為本發(fā)明報(bào)文傳輸處理裝置實(shí)施例三的結(jié)構(gòu)示意圖。具體實(shí)施方式下面通過附圖和實(shí)施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。本發(fā)明提供一種報(bào)文傳輸處理方法，包括接收芯片接收由線路傳輸?shù)男旁總€(gè)信元包括一個(gè)信元頭和一個(gè)分片報(bào)文；接收芯片檢測到處理芯片中緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?。其中，接收芯片與處理芯片可以為集成模塊，也可以是分立模塊。當(dāng)接收芯片與處理芯片為集成模塊或部分集成模塊時(shí)，可以共用內(nèi)存控制器來控制兩模塊之間的操作，處理芯片需要具備一定的緩存能力，如至少能夠接收一個(gè)最長的完整報(bào)文，本發(fā)明的實(shí)施例中一般選于大于64*1024bytes,也可以根據(jù)實(shí)際的報(bào)文傳輸情況進(jìn)行設(shè)定。當(dāng)接收芯片與處理芯片為分立模塊時(shí)，二者之間需要引入總線來實(shí)現(xiàn)數(shù)據(jù)的傳輸，總線的傳輸速率應(yīng)大于所述于擁塞而導(dǎo)致分片報(bào)文溢出，而引起的處理芯片接收到不完整的無效報(bào)文。在設(shè)計(jì)處理芯片時(shí)，可以處理芯片劃分為一個(gè)或多個(gè)緩存區(qū)間，每個(gè)緩存區(qū)間設(shè)有一個(gè)緩存標(biāo)志位。以下報(bào)文傳輸處理方法實(shí)施例一及實(shí)施例二用于說明當(dāng)處理芯片只包括一個(gè)緩存區(qū)間時(shí)，接收芯片與處理芯片通過總線通信的流程。以下報(bào)文傳輸處理方法實(shí)施例三用于說明當(dāng)處理芯片包括多個(gè)緩存區(qū)間時(shí)，接收芯片與處理芯片通過總線通信的流程。圖1為本發(fā)明報(bào)文傳輸處理方法實(shí)施例一的流程圖。如圖1所示，包括步驟IOI、接收芯片接收由線路傳輸?shù)男旁鲂旁ㄐ旁^和分片報(bào)文。該實(shí)施例中的線路以ATM線路為例，則ATM線路上傳輸?shù)淖钚挝粸锳TM信元，該實(shí)施例中的報(bào)文以AAL5報(bào)文為例，則AAL5報(bào)文的分片報(bào)文為ATM信元中的有效載荷，一個(gè)ATM信元的有效載荷可以成為一個(gè)完整AAL5報(bào)文的一個(gè)分片報(bào)文。接收芯片接收到ATM信元后，在傳輸給處理芯片時(shí)，一般只對ATM信元中的分片報(bào)文進(jìn)行轉(zhuǎn)發(fā)。步驟102、接收芯片檢測到處理芯片中緩存區(qū)間的緩存標(biāo)志位為無效狀態(tài)時(shí)，通過總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒木彺鎱^(qū)間，所述總線的傳輸速率大于所述線路的最大傳輸速率。接入到接收芯片的線路的最大速率一般是確定的，在涉及接收芯片與處理芯片之間的總線時(shí)，應(yīng)保證該總線的速率大于線路的最大傳輸速率，并且一般要能確定在任何惡劣情況下都能保持在線路的速率之上。該總線的接口一般設(shè)計(jì)成專用接口，即非共享接口，以保證該總線具有較高的傳輸速率。其中處理芯片中緩存區(qū)間的緩存標(biāo)志位為無效狀態(tài)的情況為處理芯片將該緩存區(qū)間中的待發(fā)送報(bào)文向外傳輸完畢后，將該緩存區(qū)間的緩存標(biāo)志位由有效狀態(tài)修改為無效狀態(tài)。此時(shí)，處理芯片中緩存區(qū)間已將其緩存的報(bào)文全部轉(zhuǎn)移出去，緩存區(qū)間有足夠的空間接收下一個(gè)待發(fā)送報(bào)文的分片報(bào)文了，將緩存標(biāo)志位從有效狀態(tài)修改為無效狀態(tài)，用于告知接收芯片，該緩存區(qū)間可以接收來自接收芯片的分片報(bào)文；接收芯片檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)皆摼彺鎱^(qū)間。處理芯片在接收來自接收芯片的分片報(bào)文的過程中，由于接收芯片與處理芯片的傳輸總線的速率大于接收芯片的輸入端線路的最大傳輸速率，因此該待發(fā)送報(bào)文在由接收芯片傳輸?shù)教幚硇酒倪^程中不會發(fā)生分片報(bào)文的丟失，即可以保證歸屬于該待發(fā)送報(bào)文的所有的分片報(bào)文均可以傳輸?shù)教幚硇酒?，從而保證了處理芯片能夠接收到歸屬于該待發(fā)送報(bào)文的所有的分片報(bào)文。由于處于處理芯片的分片報(bào)文能夠組成完整報(bào)文，因此無論處理芯片輸出端的速率如何，都能保證所有的數(shù)據(jù)傳輸都是有效的，處理芯片輸出的是完整報(bào)文，從而保證了接收芯片經(jīng)過處理芯片后能夠輸出完整報(bào)文，保證了傳輸數(shù)據(jù)的有效性。該實(shí)施例，通過對處理芯片中緩存標(biāo)志位的狀態(tài)信息的檢測，當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，接收芯片通過速率大于接收芯片的輸入端線路的最大傳輸速率的總線向處理芯片發(fā)送分片報(bào)文，使處理芯片能夠獲得構(gòu)成完整報(bào)文的所有分片報(bào)文，從而保證了處理芯片中緩存的報(bào)文為完整報(bào)文，保證了從處理芯片輸出的數(shù)據(jù)為有效數(shù)據(jù)，提高了系統(tǒng)性能。圖2為本發(fā)明報(bào)文傳輸處理方法實(shí)施例二的流程圖。如圖2所示，包括步驟201、接收芯片接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文。步驟202、接收芯片檢測處理芯片中緩存區(qū)間的緩存標(biāo)志位是否為無效狀態(tài)，若緩存標(biāo)志位為無效狀態(tài)，執(zhí)行步驟203;若緩存標(biāo)志位為有效狀態(tài)，執(zhí)行步驟204。步驟203、接收芯片通過總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒木彺鎱^(qū)間，所述總線的傳輸速率大于所述總線的最大傳輸速率。步驟204、接收芯片檢測到處理芯片中緩存區(qū)間的緩存標(biāo)志位為有效狀態(tài)時(shí)，停止向處理芯片中緩存區(qū)間發(fā)送分片報(bào)文。其中處理芯片中緩存區(qū)間的緩存標(biāo)志位為有效狀態(tài)的情況為接收芯片將待發(fā)送報(bào)文的所有分片報(bào)文向處理芯片的某緩存區(qū)間傳輸完畢后，將該緩存區(qū)間的緩存標(biāo)志位由無效狀態(tài)修改為有效狀態(tài)。此時(shí)，處理芯片中緩存區(qū)間已接收到構(gòu)成一個(gè)完整報(bào)文所需要的所有分片報(bào)文，并且這些分片報(bào)文還沒有被完全轉(zhuǎn)移出去，尚占用緩存區(qū)間的緩存資源，為了保證緩存區(qū)間能夠接收下一個(gè)完整報(bào)文，緩存區(qū)間在將構(gòu)成一個(gè)完整報(bào)文所需要的所有分片報(bào)文轉(zhuǎn)移出去之前，不接收來自接收芯片的分片報(bào)文。將緩存標(biāo)志位的狀態(tài)信息修改為有效狀態(tài)，用于告知接收芯片，該緩存區(qū)間此時(shí)不接收來自接收芯片的分片報(bào)文。對于此種情況，由于接收芯片此時(shí)還不斷從外界線路接收信元，但由于緩存區(qū)間不接收分片報(bào)文，接收芯片不能將所接收的信元中的分片報(bào)文轉(zhuǎn)移出去，即線路一直向接收芯片輸入信元，但接收芯片無法發(fā)送分片報(bào)文，此時(shí)由于接收芯片緩存資源的局限性，如FIF0芯片就可能導(dǎo)致某一報(bào)文的分片報(bào)文的溢出。具體實(shí)現(xiàn)過程為如對于某一AAL5報(bào)文來說，攜帶該AAL5報(bào)文的第一個(gè)ATM信元負(fù)載依然在芯片F(xiàn)IFO中，若該AAL5報(bào)文的后續(xù)的ATM信元負(fù)載因FIFO溢出而丟失，則接收芯片會自動(dòng)識別出這個(gè)AAL5報(bào)文已經(jīng)作廢，將整個(gè)AAL5報(bào)文在FIFO芯片內(nèi)部丟棄而不用占用接收芯片與處理芯片之間的總線的流量。因而該情況在接收芯片會造成AAL5報(bào)文丟失，但不會虧1起傳輸給處理芯片是無效數(shù)據(jù)。該實(shí)施例，通過對處理芯片中緩存區(qū)間的緩存標(biāo)志位的狀態(tài)信息的檢觀'J，當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，采用上述報(bào)文傳輸處理方法實(shí)施例一的方法進(jìn)行后續(xù)處理，即接收芯片通過速率大于接收芯片的輸入端線路的最大傳輸速率的總線向處理芯片發(fā)送分片報(bào)文，使處理芯片能夠獲得構(gòu)成一個(gè)完整報(bào)文的所有分片報(bào)文，從而保證了處理芯片中緩存的為一個(gè)完整報(bào)文，保證了傳輸給處理芯片的是有效數(shù)據(jù)，提高了系統(tǒng)性能；當(dāng)檢測到緩存標(biāo)志位為有效狀態(tài)時(shí)，停止向處理芯片發(fā)送分片報(bào)文，此時(shí)由于處理芯片不接收分片報(bào)文，接收芯片不能將所接收的分片報(bào)文轉(zhuǎn)移出去，即線路一直向接收芯片輸入分片報(bào)文，但接收芯片無法發(fā)送分片報(bào)文，此時(shí)由于接收芯片緩存資源的局限性，如FIFO芯片就可能導(dǎo)致某一報(bào)文的分片報(bào)文的溢出，直接在接收芯片將發(fā)生溢出的不完整的報(bào)文進(jìn)行丟棄，而不占用接收芯片與處理芯片之間的總線的流量，即不將不完整的報(bào)文傳輸至處理芯片，從而進(jìn)一步地保證了傳輸給處理芯片的是有效數(shù)據(jù)，提高了系統(tǒng)，同時(shí)提高了總線利用率。圖3為本發(fā)明報(bào)文傳輸處理方法實(shí)施例三的流程圖。如圖3所示，包括步驟301、接收芯片接收由線路傳輸?shù)男旁鲂旁ㄐ旁^和分片報(bào)文。步驟302、接收芯片檢測到處理芯片中是否存在緩存標(biāo)志位為無效狀態(tài)的緩存區(qū)間，若存在，執(zhí)行步驟303及步驟304,否則，執(zhí)行步驟305。步驟303、接收芯片通過總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)骄彺鏄?biāo)志位為無效狀態(tài)的緩存區(qū)間，所述總線的傳輸速率大于所述總線的最大傳輸速率。步驟304、接收芯片停止向緩存標(biāo)志為有效狀態(tài)的緩存區(qū)間發(fā)送分片報(bào)文。步驟305、接收芯片停止向所有緩存區(qū)間發(fā)送分片報(bào)文。上述實(shí)施例中，當(dāng)待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?，還包括處理芯片通過總線將待發(fā)送報(bào)文傳輸?shù)酵獠看鎯ζ?。設(shè)接收芯片與處理芯片之間的總線為第一總線，處理芯片及外部存儲器之間的總線為第二總線。第一總線接口與第二總線接口可以為同一類型，也可以為不同類型。第二總線的速率可以高于第一總線的速率，也可以低于第一總線的速率。以上實(shí)施例中，處理芯片中的緩存區(qū)間需要具備一定的緩存能力，緩存區(qū)間的緩存容量大于或等于緩存一個(gè)最長的完整報(bào)文所需的緩存容量，即能夠接收一個(gè)最長的完整報(bào)文，本發(fā)明的實(shí)施例中一般選于大于64*1024bytes。本發(fā)明還提供了一種報(bào)文傳輸處理裝置，包括相互連接的接收芯片及處理芯片；所述處理芯片包括緩存標(biāo)志位；所述接收芯片包括接收^^莫塊，用于接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文;檢測模塊，與接收模塊及處理芯片分別連接，用于檢測處理芯片中緩存標(biāo)志位的狀態(tài)信息，當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，將接收模塊中待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?。其中，接收芯片與處理芯片可以為集成模塊，也可以是分立模塊。當(dāng)接收芯片與處理芯片為集成模塊或部分集成模塊時(shí)，可以共用內(nèi)存控制器來控制兩模塊之間的操作，處理芯片只需要具備一定的緩存能力即可，如至少能夠接收一個(gè)最長的完整報(bào)文，本發(fā)明的實(shí)施例中一般選于大于64*1024bytes。當(dāng)接收芯片與處理芯片為分立模塊時(shí)，二者之間需要引入總線來實(shí)現(xiàn)數(shù)據(jù)的傳輸，總線的傳輸速率應(yīng)大于所述線路的最大傳輸速率，以防止接收芯片向處理芯片發(fā)送分片報(bào)文的過程中由于擁塞而導(dǎo)致分片報(bào)文溢出，而引起的處理芯片接收到不完整的無效報(bào)文。圖4為本發(fā)明報(bào)文傳輸處理裝置實(shí)施例一的結(jié)構(gòu)示意圖。如圖4所示，包括依次連接的接收芯片410、總線420及處理芯片430。處理芯片430包括一個(gè)緩存區(qū)間431,該緩存區(qū)間431設(shè)有一個(gè)緩存標(biāo)志位432。接收芯片410包括接收模塊411，用于接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文；檢測模塊412,與接收模塊411連接，并通過總線420與處理芯片430分別連接。檢測模塊412檢測到處理芯片430中緩存區(qū)間431的緩存標(biāo)志位432為無效狀態(tài)時(shí)，通過總線420將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)骄彺鎱^(qū)間431。該實(shí)施例中的檢測模塊412除了用于當(dāng)檢測到緩存區(qū)間431中緩存標(biāo)志位432為無效狀態(tài)時(shí)，通過總線420將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)骄彺鎱^(qū)間431夕卜，還可以用于當(dāng)檢測到緩存區(qū)間431中緩存標(biāo)志位432為無效狀態(tài)時(shí)，停止向緩存區(qū)間發(fā)送分片報(bào)文。圖5為本發(fā)明報(bào)文傳輸處理裝置實(shí)施例二的結(jié)構(gòu)示意圖。如圖5所示，包括依次連接的接收芯片510、總線520及處理芯片530。處理芯片530包括多個(gè)緩存區(qū)間531(圖5以3個(gè)緩存區(qū)間531為例)，每個(gè)緩存區(qū)間531設(shè)有一個(gè)緩存標(biāo)志位532。接收芯片510包括接收模塊511,用于接收由線路傳輸?shù)男旁鲂旁ㄐ旁^和分片報(bào)文;檢測模塊512，與接收模塊511連接，并通過總線520與處理芯片530分別連接。檢測模塊512檢測到處理芯片530中某個(gè)緩存區(qū)間531的緩存標(biāo)志位532為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)皆摼彺鎱^(qū)間531。該實(shí)施例中的檢測模塊512除了用于當(dāng)檢測到處理芯片530中某個(gè)緩存區(qū)間531的緩存標(biāo)志位532為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)皆摼彺鎱^(qū)間531夕卜，還可以用于當(dāng)檢測到處理芯片530中某個(gè)緩存區(qū)間531的緩存標(biāo)志位532為無效狀態(tài)時(shí)，停止向該緩存區(qū)間531發(fā)送分片報(bào)文。該實(shí)施例中處理芯片530還可以包括發(fā)送模塊533,當(dāng)待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)剿鎏幚硇酒?30的某個(gè)緩存區(qū)間后，還可以通過該處理芯片530的發(fā)送模塊533將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)酵獠看鎯ζ?。以上?bào)文傳輸處理裝置的實(shí)施例中，所述緩存區(qū)間的緩存容量大于或等于緩存一個(gè)最長的完整報(bào)文所需的緩存容量；當(dāng)待發(fā)送報(bào)文的所有分片報(bào)文向處理芯片的某緩存區(qū)間傳輸完畢后，所述檢測模塊還用于將該緩存區(qū)間的緩存標(biāo)志位由無效狀態(tài)修改為有效狀態(tài)。圖6為本發(fā)明"R文傳輸處理裝置實(shí)施例三的結(jié)構(gòu)示意圖。該實(shí)施例中的接收芯片輸出端的線路為ATM線路，分片報(bào)文為ATM信元，完整報(bào)文以AAL5報(bào)文為例，對報(bào)文傳輸處理裝置的具體結(jié)構(gòu)進(jìn)行說明。該實(shí)施例中的報(bào)文傳輸處理裝置，包括依次連接的接收芯片610、雙數(shù)據(jù)速率(DoubleDataRate,簡稱DDR)總線620及處理芯片630;接收芯片610通過ATM線路640接收ATM信元。處理芯片630包括多個(gè)緩存區(qū)間631(圖6只畫出了一個(gè)緩存區(qū)間631),該緩存區(qū)間631設(shè)有一個(gè)緩存標(biāo)志位632。接收芯片610可以包括ATM接收模塊611，用于接收ATM信元并緩存ATM信元；檢測模塊612,與接收模塊611連接，用于檢測處理芯片630中緩存區(qū)間631中緩存標(biāo)志位632的狀態(tài)信息，當(dāng)檢測到處理芯片630中緩存標(biāo)志位為無效狀態(tài)時(shí)，在第一DDR總線控制器613的控制下通過DDR總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)皆摼彺鎱^(qū)間631;當(dāng)檢測到處理芯片630中緩存的報(bào)文為有效狀態(tài)時(shí)，停止向該緩存區(qū)間631發(fā)送分片報(bào)文。處理芯片630還可以包括第二DDR總線控制器634,與緩存區(qū)間631及發(fā)送模塊633分別連接，用于控制緩存區(qū)間631通過處理芯片630的發(fā)送模塊633將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)酵獠看鎯ζ?60。發(fā)送模塊633在第一PCI總線控制器635的控制下通過PCI總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)酵獠看鎯ζ?60。當(dāng)發(fā)送模塊633將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)酵獠看鎯ζ?60完畢后，可以通知緩存區(qū)間631的緩存標(biāo)志位632，將緩存標(biāo)志位632的狀態(tài)信息由有效狀態(tài)修改為無效狀態(tài)。該實(shí)施例中，處理芯片630通過外圍總線互連(PeripheralComponentsInterconnect,筒稱PCI)總線650與外部存儲器660連接。外部存儲器660可以包括第二PCI總線控制器661，用于控制外部存儲器660接收由PCI總線650傳輸?shù)膱?bào)文；緩存模塊662,用于接收并緩存由PCI總線650傳輸?shù)膱?bào)文。由于處理芯片630中存儲的報(bào)文為完整報(bào)文，相應(yīng)地，外部存儲器660能夠獲得完整報(bào)文，從而保證最終傳輸給外部存儲器的數(shù)據(jù)為有效數(shù)據(jù)，提高了系統(tǒng)性能。最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。權(quán)利要求1、一種報(bào)文傳輸處理方法，包括接收芯片接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文；接收芯片檢測到處理芯片中緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?、根據(jù)權(quán)利要求1所述的報(bào)文傳輸處理方法，其特征在于，所述處理芯片包括一個(gè)或多個(gè)緩存區(qū)間，每個(gè)緩存區(qū)間設(shè)有一個(gè)緩存標(biāo)志位，該方法包括當(dāng)接收芯片檢測到處理芯片中某個(gè)緩存區(qū)間的緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)皆摼彺鎱^(qū)間；當(dāng)接收芯片檢測到處理芯片中某個(gè)緩存區(qū)間的緩存標(biāo)志位為有效狀態(tài)時(shí)，停止向該緩存區(qū)間發(fā)送分片報(bào)文。3、根據(jù)權(quán)利要求2所述的報(bào)文傳輸處理方法，其特征在于，還包括接將該緩存區(qū)間的緩存標(biāo)志位由無效狀態(tài)修改為有效狀態(tài)。4、根據(jù)權(quán)利要求2所述的報(bào)文傳輸處理方法，其特征在于，當(dāng)某緩存區(qū)間接收到待發(fā)送報(bào)文的所有分片報(bào)文后，還包括處理芯片將該緩存區(qū)間中待發(fā)送報(bào)文向外傳輸；處理芯片將該緩存區(qū)間中的待發(fā)送報(bào)文向外傳輸完畢后，將該緩存區(qū)間的緩存標(biāo)志位由有效狀態(tài)修改為無效狀態(tài)。5、根據(jù)權(quán)利要求l-4所述的任一報(bào)文傳輸處理方法，其特征在于，接收芯片將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒唧w為接收芯片通過總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒隹偩€的傳輸速率大于所述線路的最大傳輸速率。6、一種報(bào)文傳輸處理裝置，其特征在于，包括相互連接的接收芯片及處理芯片；所述處理芯片包括緩存標(biāo)志位；所述接收芯片包括接收模塊，用于接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文;檢測模塊，與接收模塊及處理芯片分別連接，用于檢測處理芯片中緩存標(biāo)志位的狀態(tài)信息，當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，將接收模塊中待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?、根據(jù)權(quán)利要求6所述的報(bào)文傳輸處理裝置，其特征在于，所述處理芯片包括一個(gè)或多個(gè)緩存區(qū)間，每個(gè)緩存區(qū)間設(shè)有一個(gè)緩存標(biāo)志位；所述檢測模塊，與接收模塊及處理芯片的緩存區(qū)間分別連接，用于檢測處理芯片中緩存區(qū)間的緩存標(biāo)志位的狀態(tài)信息，當(dāng)檢測到某個(gè)緩存區(qū)間的緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片^R文傳輸?shù)皆摼彺鎱^(qū)間；當(dāng)檢測到處理芯片中某個(gè)緩存區(qū)間的緩存標(biāo)志位為有效狀態(tài)時(shí)，停止向該緩存區(qū)間發(fā)送分片報(bào)文。8、根據(jù)權(quán)利要求7所述的報(bào)文傳輸處理裝置，其特征在于，當(dāng)待發(fā)送報(bào)文的所有分片報(bào)文向處理芯片的某緩存區(qū)間傳輸完畢后，所述檢測模塊還用于將該緩存區(qū)間的緩存標(biāo)志位由無效狀態(tài)修改為有效狀態(tài)。9、根據(jù)權(quán)利要求7所述的報(bào)文傳輸處理裝置，其特征在于，所述處理芯片還包括發(fā)送模塊，用于將緩存區(qū)間中待發(fā)送報(bào)文向外傳輸，當(dāng)將緩存區(qū)間中的待發(fā)送報(bào)文向外傳輸完畢后，所述發(fā)送模塊還用于將該緩存區(qū)間的緩存標(biāo)志位由有效狀態(tài)修改為無效狀態(tài)。10、根據(jù)權(quán)利要求6-9所述的任一報(bào)文傳輸處理裝置，其特征在于，還包括總線，所述總線的傳輸速率大于所述線路的最大傳輸速率；接收芯片通過總線與處理芯片連接，當(dāng)接收芯片檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，通過總線將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒Ｈ恼景l(fā)明涉及一種報(bào)文傳輸處理方法及裝置。一種報(bào)文傳輸處理方法包括接收芯片接收由線路傳輸?shù)男旁?，所述信元包括信元頭和分片報(bào)文；接收芯片檢測到處理芯片中緩存標(biāo)志位為無效狀態(tài)時(shí)，將待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?。一種報(bào)文傳輸處理裝置包括相互連接的接收芯片及處理芯片；所述處理芯片包括緩存標(biāo)志位；所述接收芯片包括接收模塊，用于接收由線路傳輸?shù)男旁?；檢測模塊，與接收模塊及處理芯片分別連接，用于當(dāng)檢測到緩存標(biāo)志位為無效狀態(tài)時(shí)，將接收模塊中待發(fā)送報(bào)文的所有分片報(bào)文傳輸?shù)教幚硇酒?。本發(fā)明保證了接收芯片傳輸?shù)教幚硇酒臄?shù)據(jù)為有效數(shù)據(jù)，處理芯片中緩存的報(bào)文為完整報(bào)文。文檔編號H04L12/56GK101247347SQ200810101659公開日2008年8月20日申請日期2008年3月10日優(yōu)先權(quán)日2008年3月10日發(fā)明者航吳申請人:福建星網(wǎng)銳捷網(wǎng)絡(luò)有限公司