專利名稱：糾突發(fā)差錯(cuò)的循環(huán)碼并行捕錯(cuò)譯碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，特別是一種防止在大數(shù)據(jù)量、高速率通信中突發(fā)性差 錯(cuò)產(chǎn)生的循環(huán)碼并行捕錯(cuò)譯碼裝置。
背景技術(shù)：
隨著網(wǎng)絡(luò)通信技術(shù)的發(fā)展，傳輸容量與距離的要求也在不斷增長(zhǎng)。但是由于噪聲、非 線性效應(yīng)、色度色散以及偏振模色散(PMD)的影響，高速率長(zhǎng)距離的數(shù)據(jù)通信受到了限制。 為了適應(yīng)目前對(duì)通信技術(shù)大容量、高服務(wù)質(zhì)量(QoS)、低成本的要求，將前向糾錯(cuò)編碼(FEC) 技術(shù)應(yīng)用到網(wǎng)絡(luò)通信中，可以有效提高通信系統(tǒng)中信號(hào)的可靠性。很多高速信道中，數(shù)據(jù) 獨(dú)立發(fā)生差錯(cuò)(稱為隨機(jī)差錯(cuò))的概率非常小，然而隨機(jī)差錯(cuò)會(huì)以較高的概率引起連續(xù)的差 錯(cuò)(稱為突發(fā)性差錯(cuò))。如IOG背板以太網(wǎng)信道，隨機(jī)差錯(cuò)發(fā)生的概率在10—8-10—12之間，但 是隨機(jī)差錯(cuò)會(huì)以10_3甚至更高的概率引起突發(fā)差錯(cuò)的發(fā)生，致使突發(fā)差錯(cuò)成為很多高速信 道中主要的差錯(cuò)類型。循環(huán)碼突發(fā)差錯(cuò)的譯碼，傳統(tǒng)上一直采用線性反饋移位寄存技術(shù)(裝 置)來實(shí)現(xiàn)，這樣的譯碼機(jī)制易于實(shí)現(xiàn)、且需較少的硬件資源。然而，此類時(shí)序譯碼機(jī)制 由于其一.當(dāng)校驗(yàn)子或其循環(huán)移位后得到的新的校驗(yàn)子滿足其重量不大于t (碼字的糾錯(cuò) 能力)時(shí)，校驗(yàn)子未必可以作為有效的差錯(cuò)模式來進(jìn)行差錯(cuò)糾正，因?yàn)榻?jīng)過不同的循環(huán)移 位次數(shù)可以得到滿足條件的多個(gè)校驗(yàn)子，但只有滿足差錯(cuò)模式定義(即校驗(yàn)子的最高位 為非零位，從最高位丌始計(jì)連續(xù)的/位，其余i -/位為零)的校驗(yàn)子才可以用來進(jìn)行差錯(cuò) 糾正；其二.若差錯(cuò)位局限在連續(xù)的n-k個(gè)首尾相接位，校驗(yàn)子需要經(jīng)過n次循環(huán)。對(duì)于 很大的n和n-k，可糾正的首尾相接差錯(cuò)模式數(shù)目是非常大的，這將導(dǎo)致很大的譯碼延時(shí)； 其三.在高速率數(shù)據(jù)通信中，當(dāng)先接收到的數(shù)據(jù)譯碼沒有完成時(shí)，后面收到的數(shù)據(jù)需要進(jìn) 行存儲(chǔ)，這會(huì)造成巨大的緩存壓力。而在現(xiàn)代高速網(wǎng)絡(luò)數(shù)據(jù)通信的背景下，這樣的時(shí)序譯 碼機(jī)制因其數(shù)據(jù)緩存壓力大，譯碼延時(shí)長(zhǎng)以及譯碼效率低等，已經(jīng)成為制約高速數(shù)據(jù)通信 的主要因素。因此、時(shí)序譯碼技術(shù)(裝置)已不適合用于信道的高速數(shù)據(jù)傳輸。針對(duì)這一 弊端而開發(fā)出、并在目前流行的并行譯碼技術(shù)(裝置)，即采用幀分割技術(shù)將接收碼字(數(shù) 據(jù))分割為一定數(shù)目的幀(通道)，每一幀按照差錯(cuò)計(jì)算公式進(jìn)行與自己相對(duì)應(yīng)的差錯(cuò)計(jì) 算，對(duì)計(jì)算得到的差錯(cuò)模式進(jìn)行判斷，將有效的差錯(cuò)模式與其對(duì)應(yīng)的幀進(jìn)行差錯(cuò)糾正，從 而達(dá)到其目的。該并行譯碼方法(程序)如下
1. 根據(jù)接收碼字(數(shù)據(jù))計(jì)算校驗(yàn)子S，若S為O，則接收碼字沒有差錯(cuò)，碼字正確；
2. 若校驗(yàn)子S不為0，通過將校驗(yàn)子與分割后每一幀相應(yīng)的矩陣通過差錯(cuò)計(jì)算法則計(jì) 算得到與每一幀相應(yīng)的差錯(cuò)模式；3. 通過各差錯(cuò)模式有效性判決器判斷各幀相應(yīng)的差錯(cuò)模式是否有效；
4. 將有效的差錯(cuò)模式送到差錯(cuò)糾正器，與接收數(shù)據(jù)實(shí)現(xiàn)差錯(cuò)糾正；若沒有有效的差 錯(cuò)模式，則碼字發(fā)生了不可糾正的差錯(cuò)。
該方法雖然克服了時(shí)序譯碼技術(shù)存在的弊端，但卻因存在當(dāng)差錯(cuò)數(shù)超出碼字糾錯(cuò)能力 時(shí)，仍然可能得到有效差錯(cuò)模式，出現(xiàn)差錯(cuò)可糾性(差錯(cuò)是否在碼字糾錯(cuò)能力之內(nèi))的誤 判，使譯碼發(fā)生差錯(cuò)；而對(duì)于信息位較長(zhǎng)的碼字，分割后幀的數(shù)目較大，這意味著所需并 行計(jì)算差錯(cuò)模式的并行通道數(shù)目較大，裝置及譯碼電路復(fù)雜等缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的是研究設(shè)計(jì)一種糾突發(fā)差錯(cuò)的循環(huán)碼并行捕錯(cuò)譯碼裝置，以簡(jiǎn)化譯碼裝 置及電路結(jié)構(gòu)、提高譯碼效率，達(dá)到有效提高通信系統(tǒng)中信號(hào)的可靠性及高速信道數(shù)據(jù)傳 輸?shù)男实饶康??？朔尘凹夹g(shù)或譯碼效率低、緩存壓力大，或?qū)π畔⑽惠^長(zhǎng)的碼字分幀 數(shù)目大、裝置及譯碼電路復(fù)雜，易發(fā)生差錯(cuò)可糾性誤判及譯碼差錯(cuò)等缺陷。
本發(fā)明的解決方案是在并行譯碼裝置(技術(shù))的基礎(chǔ)上，將原并行譯碼裝置中對(duì)接收 到的數(shù)椐分割為若干幀(通道)的幀分割器改設(shè)為將接收到的數(shù)椐循環(huán)移位的循環(huán)移位器， 而按相鄰?fù)ǖ酪莆坏臄?shù)值差1的方式設(shè)置通道；并在每條通道內(nèi)增設(shè)一套差錯(cuò)計(jì)算器及對(duì) 其有效差錯(cuò)模式進(jìn)行有效性判決的判決器；各通道之間及各條通內(nèi)同時(shí)對(duì)數(shù)椐進(jìn)行循環(huán)移 位處理，再經(jīng)多選一選擇器選擇、最后經(jīng)差錯(cuò)糾正器糾正后輸出；從而實(shí)現(xiàn)其目的。 因而，本發(fā)明裝置包括校驗(yàn)子計(jì)算器，并行設(shè)置的均含差錯(cuò)計(jì)算器、有效性判決器及差錯(cuò) 模式存儲(chǔ)器在內(nèi)的各通道，多選一選擇器，差錯(cuò)糾正器，關(guān)鍵在于在數(shù)椐接收端與差錯(cuò)糾 正器之間還設(shè)有對(duì)接收數(shù)椐進(jìn)行移位處理的循環(huán)移位器，而在每條通道內(nèi)均增設(shè)了一套差 錯(cuò)計(jì)算器及其判決器，該差錯(cuò)計(jì)算器及判決器串接于原判決器與差錯(cuò)模式存儲(chǔ)器之間、同 時(shí)新增判決器的輸出端又通過饋線與新增差錯(cuò)計(jì)算器的輸入端連接，原判決器的輸出端又 通過一傳輸線直接與差錯(cuò)模式存儲(chǔ)器連接；校驗(yàn)子計(jì)算器的輸入端與數(shù)椐接收端連接、其 輸出端則分別與設(shè)于各條通道首端的差錯(cuò)計(jì)算器連接，各通道尾端則通過其差錯(cuò)模式存儲(chǔ) 器與多選一選擇器的輸入端連接，而選擇器輸出端則與差錯(cuò)糾正器輸入端連接。從而組成 本發(fā)明所述糾突發(fā)差錯(cuò)的循環(huán)碼并行捕錯(cuò)譯碼裝置。
本發(fā)明由于校驗(yàn)子的循環(huán)移位和差錯(cuò)糾正都通過異或裝置來實(shí)現(xiàn)，因而譯碼原理簡(jiǎn) 單、實(shí)現(xiàn)方便；同時(shí)又通過各通道將校驗(yàn)子并行循環(huán)移位操作和進(jìn)行有效性判決，其譯碼 延時(shí)小，譯碼效率高，并可有效避免差錯(cuò)可糾性的誤判及譯碼差錯(cuò)的發(fā)生，且所需通道(幀) 僅為常規(guī)并行譯碼裝置(技術(shù))的三分之二左右；本發(fā)明裝置還可進(jìn)行流水線運(yùn)行(譯碼)， 即在將前一接收數(shù)椐(碼字)產(chǎn)生的校驗(yàn)子進(jìn)行移位或有效性判決操作的同時(shí)，即可進(jìn)行 下一接收數(shù)椐相應(yīng)校驗(yàn)子的計(jì)算，這又進(jìn)一步避免了數(shù)據(jù)的緩存和不必要的譯碼延時(shí)。因 此，本發(fā)明在大數(shù)據(jù)量、高速率通信的情況下具有譯碼延時(shí)小，譯碼準(zhǔn)確且效率高，而所
需并行通道數(shù)目少，裝置及譯碼電路結(jié)構(gòu)相對(duì)簡(jiǎn)單等特點(diǎn)。克服了背景技術(shù)或譯碼效率低、 緩存壓力大；或?qū)π畔⑽惠^長(zhǎng)的數(shù)椐(碼字)分幀數(shù)目大、裝置及譯碼電路較復(fù)雜，易發(fā) 生差錯(cuò)可糾性的誤判及譯碼差錯(cuò)等缺陷。


圖l.為本發(fā)明裝置結(jié)構(gòu)、內(nèi)部連接關(guān)系及各通道流程框圖； 圖2.為實(shí)施例1附圖3.為實(shí)施例2附圖。
圖中r(x).數(shù)椐接收端，R(x).數(shù)椐輸出端，R.接收數(shù)椐循環(huán)移位器，C.校驗(yàn) 子計(jì)算器，Ec.差錯(cuò)糾正器，Mux.(多選一)選擇器，M 、 Mi、…、Mi及Mj (其中j=i+l): 差錯(cuò)計(jì)算器，J。、仏…、Ji及J'Q、 J',、…、J'i:有效性判決器，E。、 E,、…、Ei:差錯(cuò)模 式存儲(chǔ)器，E.滿足差錯(cuò)模式定義的校驗(yàn)子，S及S。、 S?！?、Si:校驗(yàn)子。
具體實(shí)施例方式
實(shí)施例l:以較短的循環(huán)碼字(42，33)碼為例，附圖2為本實(shí)施例附圖。圖中，接收數(shù) 椐循環(huán)移位器R，校驗(yàn)子計(jì)算器C，差錯(cuò)糾正器Ec，多選一選擇器Mux，差錯(cuò)計(jì)算器M。、 M,、…、Me及M7，有效性判決器J。、 1、…、Je3及J'Q、 J、、…、J'6，差錯(cuò)模式存儲(chǔ)器E。、 E,、…、E6等，其型號(hào)均與背景技術(shù)相同。本實(shí)施例共設(shè)7條通道，各條通道中差錯(cuò)計(jì) 算器M。(M"…、M6)及有效性判決器J。(丄、…、JJ、差錯(cuò)計(jì)算器M7、有效性判決器J'o(J'!、 …、J'6)、差錯(cuò)模式存儲(chǔ)器E。 (Ei、…、E6)通過傳輸線依次對(duì)應(yīng)串接成一體，此外、有效 性判決器J。 (J,、、 JJ與差錯(cuò)模式存儲(chǔ)器E。 (E,、…、E6)又直接對(duì)應(yīng)相連，有效性 判決器J'o(J、、…、J'6)的輸出端與對(duì)應(yīng)的差錯(cuò)計(jì)算器M7的輸入端連接；校驗(yàn)子計(jì)算器C 的輸入端與數(shù)椐接收端r(x)連接、其輸出端則分別與設(shè)于各條通道首端的差錯(cuò)計(jì)算器M。、 M,、…、Me連接，各通道尾端則通過其差錯(cuò)模式存儲(chǔ)器E。 (E,、…、E6)分別與多選一選 擇器Mux輸入端連接，而選擇器Mux輸出端則與差錯(cuò)糾正器Ec輸入端連接；接收數(shù)椐循 環(huán)移位器R的輸入、輸出端則分別與數(shù)椐接收端r(x)及差錯(cuò)糾正器Ec的輸入端連接。本 實(shí)施例的譯碼方法(程序)為
接收數(shù)椐循環(huán)移位器R對(duì)接收數(shù)據(jù)循環(huán)移位，由42-bits接收信息位計(jì)算得到校驗(yàn)子 S，并通過差錯(cuò)計(jì)算器M。、 M、…、M6將校驗(yàn)子S分別與相應(yīng)的矩陣相乘，同時(shí)得到S循 環(huán)移位0、 1、…、6次后的值S。、 S,、、 Se其中M。不執(zhí)行任何操作；同時(shí)通過有效性判
決器J。、 …、Je對(duì)S。、 St、…、Se并行判決，若存在滿足差錯(cuò)模式定義的校驗(yàn)子，則
將其分別經(jīng)差錯(cuò)模式存儲(chǔ)器E。、 …、Ee送到多選一選擇器Mux選擇后，再送入差錯(cuò)糾 正器Ec對(duì)接收數(shù)據(jù)進(jìn)行差錯(cuò)糾正；若不存在滿足差錯(cuò)模式定義的校驗(yàn)子，則通過差錯(cuò)計(jì) 算器M7同時(shí)對(duì)S。、 Si、…、Se進(jìn)行7次循環(huán)移位操作，然后再進(jìn)行判決，如果仍然沒有滿
足條件的校驗(yàn)子，則通過有效性判決器J'O、 A、…、J'6的輸出端反饋到對(duì)應(yīng)的差錯(cuò)計(jì)算
器M7再次對(duì)移位后的新校驗(yàn)子進(jìn)行7次移位操作，直到找到滿足差錯(cuò)模式定義的校驗(yàn)子， 再將其分別經(jīng)差錯(cuò)模式存儲(chǔ)器E。、 E,、…、Ee送入多選一選擇器Mux,經(jīng)選擇將滿足差錯(cuò) 模式定義的校驗(yàn)子E輸入差錯(cuò)糾正器Ec、對(duì)循環(huán)移位后的接收數(shù)椐與移位后的校驗(yàn)子E 通過異或進(jìn)行差錯(cuò)糾正，糾正后的正確數(shù)據(jù)R(x)經(jīng)差錯(cuò)糾正器Ec的輸出端輸出。若經(jīng)過 41次循環(huán)移位后仍未找到滿足差錯(cuò)模式定義的校驗(yàn)子，則所接收數(shù)據(jù)發(fā)生了不可糾正的 差錯(cuò)。
實(shí)施例2:以100G背板以太網(wǎng)中使用的較長(zhǎng)的循環(huán)碼字(2112， 2080)碼為例，附圖2 為本實(shí)施例附圖。本實(shí)施例裝置除設(shè)66條并行通道外，裝置中各部件及其連接關(guān)系、各 通道的結(jié)構(gòu)均與實(shí)施例l相同。其譯碼方法(程序)為
接收數(shù)椐循環(huán)移位器R對(duì)接收數(shù)據(jù)循環(huán)移位，由2112-bits接收信息位計(jì)算得到校驗(yàn) 子S，通過差錯(cuò)計(jì)算器M。、 M,、…、M65將校驗(yàn)子S分別與相應(yīng)的矩陣相乘，同時(shí)得到S循 環(huán)移位O、 1、…、65次后的值S。、 Si、…、S65，其中M。不執(zhí)行任何操作，同時(shí)通過有效 性判決器J。、 J,、…、L對(duì)S。、 S,、…、S65并行判決，若存在滿足差錯(cuò)模式定義的校驗(yàn)子， 則將其分別經(jīng)差錯(cuò)模式存儲(chǔ)器E。、 Ei、…、^送到多選一選擇器Mux選擇后，再送入差錯(cuò) 糾正器Ec對(duì)接收數(shù)據(jù)進(jìn)行差錯(cuò)糾正；若不存在滿足差錯(cuò)模式定義的校驗(yàn)子，則通過差錯(cuò)
計(jì)算器Mee同時(shí)對(duì)S。、 S,、 ■ 、 S65進(jìn)行66次循環(huán)移位操作，然后再通過有效性判決器J'o、 J、、…、J'65進(jìn)行判決，如果仍然沒有滿足條件的校驗(yàn)子，則通過有效性判決器J'o、 J、、…、
J'65的輸出端反饋到對(duì)應(yīng)的差錯(cuò)計(jì)算器Me6再次對(duì)移位后的新校驗(yàn)子進(jìn)行66次移位操作，
直到找到滿足差錯(cuò)模式定義的校驗(yàn)子E，然后將其送到差錯(cuò)糾正器Ec對(duì)循環(huán)移位后的接 收數(shù)椐與移位后的校驗(yàn)子E通過異或進(jìn)行差錯(cuò)糾正，糾正后的正確數(shù)據(jù)R(x)經(jīng)差錯(cuò)糾正 器Ec的輸出端輸出。若經(jīng)過2111次循環(huán)移位后仍未找到滿足差錯(cuò)模式定義的校驗(yàn)子，則 接收數(shù)據(jù)發(fā)生了不可糾正的差錯(cuò)。
本實(shí)施例裝置僅需66條并行通道、且不會(huì)發(fā)生差錯(cuò)可糾性的誤判及譯碼差錯(cuò)；而采 用傳統(tǒng)的并行譯碼裝置，則需96條并行通道、且易發(fā)生差錯(cuò)可糾性的誤判及譯碼差錯(cuò)。
權(quán)利要求
1、一種糾突發(fā)差錯(cuò)的循環(huán)碼并行捕錯(cuò)譯碼裝置，包括校驗(yàn)子計(jì)算器，并行設(shè)置的均含差錯(cuò)計(jì)算器、有效性判決器及差錯(cuò)模式存儲(chǔ)器在內(nèi)的各通道，多選一選擇器，差錯(cuò)糾正器，其特征在于在數(shù)椐接收端與差錯(cuò)糾正器之間還設(shè)有對(duì)接收數(shù)椐進(jìn)行移位處理的循環(huán)移位器，而在每條通道內(nèi)均增設(shè)了一套差錯(cuò)計(jì)算器及其判決器，該差錯(cuò)計(jì)算器及判決器串接于原判決器與差錯(cuò)模式存儲(chǔ)器之間、同時(shí)新增判決器的輸出端又通過饋線與新增差錯(cuò)計(jì)算器的輸入端連接，原判決器的輸出端又通過一傳輸線直接與差錯(cuò)模式存儲(chǔ)器連接；校驗(yàn)子計(jì)算器的輸入端與數(shù)椐接收端連接、其輸出端則分別與設(shè)于各條通道首端的差錯(cuò)計(jì)算器連接，各通道尾端則通過其差錯(cuò)模式存儲(chǔ)器與多選一選擇器的輸入端連接，而選擇器輸出端則與差錯(cuò)糾正器輸入端連接。
全文摘要
該發(fā)明屬于網(wǎng)絡(luò)通信技術(shù)中糾突發(fā)性差錯(cuò)的循環(huán)碼并行捕錯(cuò)譯碼裝置。包括與各條通道分別連接的校驗(yàn)子計(jì)算器，均含兩套差錯(cuò)計(jì)算器及其有效性判決器、差錯(cuò)模式存儲(chǔ)器在內(nèi)的并行設(shè)置各通道，多選一選擇器，差錯(cuò)糾正器，設(shè)于數(shù)椐接收端與差錯(cuò)糾正器之間的數(shù)椐循環(huán)移位器。該發(fā)明由于增設(shè)了接收數(shù)椐循環(huán)移位器，并在每條通道內(nèi)均增設(shè)了一套差錯(cuò)計(jì)算器及其判決器，可在各通道之間及各通道內(nèi)同時(shí)對(duì)數(shù)椐進(jìn)行循環(huán)移位處理，從而具有在大數(shù)據(jù)量、高速率通信的情況下譯碼延時(shí)小，譯碼準(zhǔn)確且效率高，而所需并行通道數(shù)目少，裝置及譯碼電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)?？朔吮尘凹夹g(shù)裝置及譯碼電路較復(fù)雜，易發(fā)生差錯(cuò)可糾性的誤判及譯碼差錯(cuò)等缺陷。
文檔編號(hào)H04L1/00GK101394250SQ20081004641
公開日2009年3月25日 申請(qǐng)日期2008年10月30日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者東 李, 涂曉東, 軍 謝 申請(qǐng)人:電子科技大學(xué)