專利名稱：圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像傳感器及其制造方法。
背景技術(shù)：
圖像傳感器是一種將光學(xué)圖像轉(zhuǎn)換成電信號的半導(dǎo)體器件，其大體上被
分為電荷耦合器件CCD圖像傳感器或互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像 傳感器。
通過利用像素單元中的光電二極管和MOS晶體管，CMOS圖像傳感器 以開關(guān)方式依次檢測各個像素單元的電信號，由此顯示圖像。
CMOS圖像傳感器可以包括用于接收光信號并將其轉(zhuǎn)換成電信號的光 電二極管區(qū)域；以及用于處理該電信號的晶體管區(qū)域。
典型的CMOS圖像傳感器具有光電二極管和晶體管被水平設(shè)置的結(jié)構(gòu)。
CCD圖像傳感器的許多缺點(diǎn)都由水平型圖像傳感器解決，然而，仍然存 在與水平型圖像傳感器相關(guān)的問題。
尤其是，該水平型圖像傳感器的光電二極管和晶體管形成為在襯底上彼 此水平相鄰。因此，對于每個像素單元，襯底上需要具有用于形成光電二極 管的額外區(qū)域，從而減少了填充系數(shù)區(qū)域并且限制了分辨率。
另外，根據(jù)該水平型圖像傳感器，很難實(shí)現(xiàn)同時制造光電二極管和晶體 管的工藝優(yōu)化。例如，在快速晶體管工藝中，需要淺結(jié)以用于低的片阻(sheet resistor),然而，這樣的淺結(jié)不適用于光電二極管。
為了將額外的片上功能(on-chip function)增加到水平型CMOS圖像傳 感器，需要根據(jù)情況增加或減小像素單元的尺寸，以便保持該水平型CMOS 圖像傳感器的光敏度。
然而，當(dāng)像素單元的尺寸增加時，水平型CMOS圖像傳感器的分辨率減 小。另外，當(dāng)光電二極管的面積減小時，水平型CMOS圖像傳感器的光敏度 減小。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種垂直集成晶體管電路和光電二極管的圖像傳 感器及其制造方法。
根據(jù)實(shí)施例的圖像傳感器包括半導(dǎo)體襯底，其中形成有CMOS電路； 層間介電層，形成在該半導(dǎo)體襯底上并且包括溝槽；金屬布線和第一導(dǎo)電層， 形成于該層間介電層的溝槽中；本征層，形成在包括該第一導(dǎo)電層和該層間 介電層的半導(dǎo)體襯底上；以及第二導(dǎo)電層，形成在該本征層上。
同樣，根據(jù)實(shí)施例的圖像傳感器的制造方法包括在其中形成有CMOS 電路的半導(dǎo)體襯底上形成包括溝槽的層間介電層；在該層間介電層的溝槽內(nèi) 形成金屬布線和第一導(dǎo)電層；在包括該第一導(dǎo)電層和該層間介電層的半導(dǎo)體 襯底上形成本征層；以及在該本征層上形成第二導(dǎo)電層。
本發(fā)明通過采用垂直型集成，在同樣的像素尺寸中，能夠提供比水平型 CMOS圖像傳感器更高的光敏度。


附圖示出本發(fā)明的實(shí)施例并與說明書一起用以解釋發(fā)明原理，其包括在 說明書中以構(gòu)成說明書的一部分用以提供對于本發(fā)明的進(jìn)一步理解。在附圖 中
圖1至圖8是顯示根據(jù)本發(fā)明實(shí)施例的圖像傳感器的制造過程的示意圖。
具體實(shí)施例方式
現(xiàn)在將詳細(xì)說明本發(fā)明的某些實(shí)施例，其示例示出在附圖中。在任何可 能的情況下，在整個附圖中都采用同一附圖標(biāo)記表示相同或類似的部件。 圖8是根據(jù)實(shí)施例的圖像傳感器的橫截面圖。
圖像傳感器包括半導(dǎo)體襯底10，其中形成有CMOS電路；以及層間
介電層20，包括形成在半導(dǎo)體襯底10上的溝槽23。層間介電層20包括位 于溝槽23下的多個金屬布線層。金屬布線41和導(dǎo)電阻擋膜(conductive barrier film) 51形成在層間介電層20的溝槽23的內(nèi)部。第一導(dǎo)電層61形成于溝槽23內(nèi)部的導(dǎo)電阻擋膜51上，本征層70形成于包括第一導(dǎo)電層61和層間 介電層20的半導(dǎo)體襯底10上。第二導(dǎo)電層80形成在本征層70上以實(shí)現(xiàn)包 括第一導(dǎo)電層61、本征層70、以及第二導(dǎo)電層80的光電二極管結(jié)構(gòu)。
可以由銅形成金屬布線41。金屬布線41可以是終端布線(final wiring) 或用作下電極。
金屬布線41、導(dǎo)電阻擋膜51和第一導(dǎo)電層61位于層間介電層20的溝 槽23內(nèi)部中。第一導(dǎo)電層61的上表面和層間介電層的上表面形成在相同的 高度，以便通過每個像素單元的層間介電層20隔離金屬布線41和第一導(dǎo)電 層61。
可以使用例如Ta、 Ti、 TaN、 TiN、 TiSiN、 TiW、 TaW和TaSiN中的至 少一種材料形成導(dǎo)電阻擋膜51，以防止金屬布線41中的銅擴(kuò)散到第一導(dǎo)電 層61。
在下文中，將參考圖1至8說明根據(jù)實(shí)施例的圖像傳感器的制造方法。
參見圖1，包括金屬布線31和41的層間介電層20形成在半導(dǎo)體襯底 10上，在該半導(dǎo)體襯底10中形成有電路區(qū)域(未示出)。
盡管未示出，但是在該半導(dǎo)體襯底10中形成有界定了有源區(qū)和場區(qū)的 器件隔離膜，并且對于每個像素單元，形成含有例如傳輸晶體管、復(fù)位晶體 管、驅(qū)動晶體管和選擇晶體管的CMOS電路。
在CMOS電路之上，層間介電層20由多個層形成，并包括用于將CMOS 電路連接到電源線或信號線的多個金屬層。
如圖所示，層間介電層20可以由多個層形成，并且可以在該層間介電 層20中形成多條金屬布線，例如布線31和41。
在每個像素單元中設(shè)置金屬布線31和41，以將CMOS電路連接到光電 二極管。該金屬布線的形成和細(xì)節(jié)是本領(lǐng)域公知的。
例如，該金屬布線31和41可以由包括金屬、合金或硅化物在內(nèi)的各種 導(dǎo)電材料形成。在各種實(shí)施例中，由例如鋁、銅、鈷或鎢形成金屬布線31 和41。阻擋金屬層是可選的，這取決于金屬布線的材料。
在根據(jù)本發(fā)明的圖像傳感器中值得注意的是形成在層間介電層20上的 頂端或終端的金屬布線41。特別是，金屬布線41能夠用作該光電二極管的 下電極，或者在金屬布線41上單獨(dú)形成下電極。根據(jù)實(shí)施例，可以采用例如電鍍工藝，通過將銅間隙填充至層間介電層
20中的溝槽23內(nèi)來形成金屬布線41。
盡管未示出，為了容易實(shí)施銅的間隙填充(gap-filling)，可以依次形成 多個銅籽晶層，并且在將銅層間隙填充至溝槽23內(nèi)之前，沉積用于防止銅 擴(kuò)散的阻擋金屬層。
參見圖2，在內(nèi)部具有金屬布線41的溝槽23中形成凹槽25。
通過對溝槽23內(nèi)的金屬布線41實(shí)施凹槽工藝(recess process)，使凹 槽25的高度形成為比層間介電層20低。
換句話說，可以將金屬布線41刻蝕到預(yù)定深度，以使層間介電層20的 表面和金屬布線41的表面處于不同的高度。因此，內(nèi)部具有金屬布線41的 層間介電層20的溝槽23具有凹槽25。
用于金屬布線41的凹槽工藝可以是濕法蝕刻工藝。例如，可以使用由 &02和H2S04構(gòu)成的蝕刻液蝕刻金屬布線41。在實(shí)施例中，可以刻蝕金屬 布線41，以使層間介電層20的上表面和金屬布線41的上表面之間的高度差 為500至1500A左右。
在另一個實(shí)施例中，用于金屬布線41的凹槽工藝可以是化學(xué)機(jī)械研磨 CMP工藝。例如，當(dāng)對金屬布線41實(shí)施CMP工藝時，層間介電層20用作 蝕刻停止層，并且可以通過控制CMP工藝，相對于層間介電層20而過度研 磨形成在溝槽23中的銅層，以使層間介電層20的上表面和金屬布線41的 上表面之間的最終高度差為500至1500 A左右。
因此，通過所選擇的凹槽工藝，在內(nèi)部具有金屬布線41的層間介電層 20的溝槽23的內(nèi)部設(shè)置有凹槽25。在一個實(shí)施例中，從溝槽23完全移除 金屬布線41。
參見圖3A，在內(nèi)部具有凹槽25的層間介電層20上形成可選的導(dǎo)電阻 擋膜50。
形成導(dǎo)電阻擋膜50以覆蓋金屬布線41并填充層間介電層20的凹槽25 的一部分。例如可以通過沉積Ta、 Ti、 TaN、 TiN、 TiSiN、 TiW、 TaW和TaSiN 中的至少一種，形成導(dǎo)電阻擋膜50。.可以使用物理氣相沉積(PVD)法、化 學(xué)氣相沉積(CVD)法或原子層沉積(ALD)法沉積導(dǎo)電阻擋膜50。當(dāng)凹槽 具有500-1500A左右的深度時，導(dǎo)電阻擋膜50形成為例如50-200 A的厚度。盡管在層間介電層20上形成導(dǎo)電阻擋層50，但是可以以薄的厚度形成 導(dǎo)電阻擋膜50，以使層間介電層20的溝槽23仍設(shè)置有凹槽27。
參見圖3B，在可選地形成導(dǎo)電阻擋膜50之后，在一個實(shí)施例中，可以 在層間介電層20上形成下電極層65。例如，下電極層65可以由金屬例如 Cr、 Ti、 TiW、和Ta形成。當(dāng)然，可以不形成下電極層65，如圖4所示。
盡管下電極層65形成在導(dǎo)電阻擋膜50上，但是可以以薄的厚度形成導(dǎo) 電阻擋膜50和下電極層65，以使該層間介電層20的溝槽23仍設(shè)置有凹槽 27。
將參照圖4-圖7說明不形成下電極層65的實(shí)施例，但是，該工藝能夠 以與包括有下電極層65的實(shí)施例相似的方式實(shí)施。
參見圖4，光電二極管的第一導(dǎo)電層60形成在層間介電層20上。
應(yīng)該注意的是，在這些實(shí)施例中該光電二極管描述為PIN二極管，其形 成在層間介電層20的上表面并從外部接收入射光以將其轉(zhuǎn)換和保持為電形 式，但是實(shí)施例不限于此。
PIN二極管形成為結(jié)合了n型非晶硅、本征非晶硅、和p型非晶硅的結(jié) 構(gòu)。光電二極管的性能取決于從外部接收光并將其轉(zhuǎn)換成電形式的效率以及 總電荷容量。形成在襯底中的現(xiàn)有的光電二極管結(jié)構(gòu)在異質(zhì)結(jié)中所產(chǎn)生的耗 盡區(qū)中產(chǎn)生和存儲電荷，該異質(zhì)結(jié)例如為P-N、 N-P、 N-P-N、和P-N-P。然 而，由于形成在p型硅層和n型硅層之間的整個本征非晶硅層變成耗盡區(qū)， 所以PIN 二極管有利于產(chǎn)生和存儲電荷。
當(dāng)PIN 二極管用作光電二極管時，PIN 二極管的結(jié)構(gòu)可以是P-I-N或 N-I-P的結(jié)構(gòu)。尤其是，在所述的實(shí)施例中，作為實(shí)例使用具有P-I-N結(jié)構(gòu)的 PIN 二極管，并且n型非晶硅作為第一導(dǎo)電層60，本征非晶硅作為本征層70， 以及p型非晶硅作為第二導(dǎo)電層80。在其它實(shí)施例中，可以采用PIM 二極 管。PIM二極管不同于PIN二極管，其使用金屬層("M")代替n型導(dǎo)電 層("N")。該金屬層可以由任何在低溫(例如，不超過400°C，并且優(yōu) 選不超過300。C)下能夠被硅化的金屬形成。例如，可以由Cr、 Mo、或W 形成金屬層。
如上所述，在層間介電層20上形成第一導(dǎo)電層60。
該第一導(dǎo)電層60可以用作P-I-N 二極管的"N"層。換句話說，第一導(dǎo)電層60可以是N型導(dǎo)電層，但是不限于此。
可以使用n摻雜非晶硅形成第一導(dǎo)電層60，但是實(shí)施例不限于此。 換句話說，可以例如通過將鍺、碳、氮、或氧加入非晶硅所形成的a-Si:H、
a-SiGe:H、 a-SiC、 a-SiN:H、或a-SiO:H來形成第一導(dǎo)電層60。
通過化學(xué)氣相沉積(CVD)法(例如等離子增強(qiáng)CVD (PECVD)法)
形成第一導(dǎo)電層60。在一個實(shí)施例中，通過將PH3或P2H5與硅烷氣體SiH4
混合，使用PECVD法在大約100至14(TC的溫度下沉積n摻雜非晶硅來形
成第一導(dǎo)電層60。
參見圖5，通過CMP工藝移除堆疊在該層間介電層20的上表面上的導(dǎo) 電阻擋膜50和第一導(dǎo)電層60，直到暴露出層間介電層20的上表面為止。
一旦形成在層間介電層20的上表面上的導(dǎo)電阻擋膜50和第一導(dǎo)電層60 被移除之后，就僅留下堆疊在溝槽23內(nèi)的導(dǎo)電阻擋膜50和第一導(dǎo)電層60。
因此，層間介電層20的溝槽23的內(nèi)部可以設(shè)置有金屬布線41、導(dǎo)電阻 擋膜51、以及第一導(dǎo)電層61。
因此，第一導(dǎo)電層61形成為僅存在于層間介電層20的溝槽23的內(nèi)部， 從而使第一導(dǎo)電層61被劃分到每個像素單元以彼此絕緣。
在實(shí)施例中，在環(huán)繞金屬布線41的上表面和溝槽23的側(cè)壁的結(jié)構(gòu)中形 成導(dǎo)電阻擋膜51，從而僅在該導(dǎo)電阻擋膜51上形成第一導(dǎo)電層61。導(dǎo)電阻 擋膜51防止金屬布線41中的銅擴(kuò)散到第一導(dǎo)電層61，從而能夠確保器件的 可靠性。
在金屬布線41、導(dǎo)電阻擋膜51和第一導(dǎo)電層61形成于層間介電層20 的溝槽23中之后，可以實(shí)施清洗工藝。
通過等離子體氣體或清洗液，清洗工藝可以用于清洗襯底的表面。
參見圖6，在包括第一導(dǎo)電層61的層間介電層20上形成本征層70。本 征層70作為P-I-N 二極管的"I"層。
利用本征非晶硅形成本征層70。通過CVD法(例如，PECVD法)形成 本征層70。例如，采用硅烷氣體SiH4，通過PECVD法，由非晶硅形成本征 層70。
在此，以大約10至1000倍于第一導(dǎo)電層61厚度的厚度較厚地形成本 征層70。這是因?yàn)?，光電二極管的耗盡區(qū)與本征層70的厚度成比例地增加，以存儲和產(chǎn)生大量的光電荷。
參見圖7，在本征層70上形成第二導(dǎo)電層80。
第二導(dǎo)電層80可以作為P-I-N二極管的"P層"。換句話說，第二導(dǎo)電
層80可以為P型導(dǎo)電層，但是實(shí)施例不限于此。
在實(shí)施例中，可以使用p摻雜非晶硅形成第二導(dǎo)電層80。 可以通過CVD法(例如PECVD法)，形成第二導(dǎo)電層80。例如，通
過將BH3或B2H6與硅垸氣體SiH4混合，經(jīng)PECVD法，由p摻雜非晶硅形
成第二導(dǎo)電層80。
由于在層間介電層20的溝槽23內(nèi)部形成第一導(dǎo)電層61，因此在實(shí)施例 中，如上所述由第一導(dǎo)電層61、本征層70、和第二導(dǎo)電層80形成的光電二 極管分隔在每個像素單元中。
參見圖8，在半導(dǎo)體襯底10的上表面上形成上電極90，其中光電二極 管形成在該半導(dǎo)體襯底10上。
上電極90可以由具有良好的光傳輸性和高導(dǎo)電性的透明電極形成。例 如，可以由銦錫氧化物(ITO)、鎘錫氧化物(CTO)或Zn02形成該上電極 90。
之后，可以額外實(shí)施濾色鏡工藝和微透鏡工藝。
因此，如上述實(shí)施例所提供的，PIN結(jié)構(gòu)中的光電二極管可以形成在半 導(dǎo)體襯底上，使得能夠提供晶體管電路和光電二極管的垂直型集成。
此外，通過晶體管電路和光電二極管的垂直型集成，填充系數(shù)能夠接近 100%。
而且，通過采用垂直型集成，在同樣的像素尺寸中，能夠提供比水平型 CMOS圖像傳感器更高的光敏度。
另外，在不減小圖像傳感器的光敏度的情況下，各個像素單元能夠?qū)崿F(xiàn) 復(fù)雜的電路。
通過在層間介電層的溝槽內(nèi)部形成光電二極管的第一導(dǎo)電層，該第一導(dǎo) 電層被劃分到每個像素單元中并確保多個像素單元之間的絕緣性，以防止像 素間的色度亮度干擾，從而能夠提高該圖像傳感器的可靠性。
在實(shí)施例中，可以省略用于隔離每個像素單元的光電二極管的任何獨(dú)立 工藝。在本說明書中提到的"一個實(shí)施例"、"實(shí)施例"，"示例性實(shí)施例" 等，都意味著結(jié)合實(shí)施例所描述的特定的特征、結(jié)構(gòu)、或特性被包含在本發(fā) 明的至少一個實(shí)施例中。在本說明書各處出現(xiàn)的這些詞語并不一定都指同一 個實(shí)施例。此外，當(dāng)結(jié)合任一實(shí)施例來描述特定的特征、結(jié)構(gòu)、或特性時， 則認(rèn)為其落入本領(lǐng)域技術(shù)人員可以結(jié)合其它的實(shí)施例而實(shí)施這些特征、結(jié)構(gòu) 或特性的范圍內(nèi)。
雖然以上參考本發(fā)明的多個示例性實(shí)施例而對實(shí)施例進(jìn)行了描述，但應(yīng) 理解的是，本領(lǐng)域人員可以導(dǎo)出落在此公開的原理的精神和范圍內(nèi)的其它任 何改型和實(shí)施例。更具體地，可以在此公開、附圖以及所附權(quán)利要求書的范 圍內(nèi)對組件和/或主要組合排列中的排列進(jìn)行各種變更與改型。除了組件和/ 或排列的變更與改型之外，本發(fā)明的其它應(yīng)用對本領(lǐng)域技術(shù)人員而言也是顯 而易見的。
權(quán)利要求
1、一種圖像傳感器，包括半導(dǎo)體襯底，其中形成有晶體管電路；層間介電層，包括溝槽并形成在所述半導(dǎo)體襯底上；金屬布線和第一導(dǎo)電層，形成在所述層間介電層的溝槽中；本征層，形成在包括所述第一導(dǎo)電層和所述層間介電層的半導(dǎo)體襯底上；以及第二導(dǎo)電層，形成在所述本征層上。
2、 根據(jù)權(quán)利要求1所述的圖像傳感器，進(jìn)一步包括導(dǎo)電阻擋膜，形 成在位于所述溝槽中的所述金屬布線和所述第一導(dǎo)電層之間。
3、 根據(jù)權(quán)利要求2所述的圖像傳感器，進(jìn)一步包括下電極層，形成 在位于所述溝槽中的所述導(dǎo)電阻擋膜和所述第一導(dǎo)電層之間。
4、 根據(jù)權(quán)利要求2所述的圖像傳感器，其中，所述導(dǎo)電阻擋膜包括選 自由Ta、 TaN、 TaSiN、 TaW、 Ti、 TiN、 TiW和TiSiN組成的組群中的至少 一種。
5、 根據(jù)權(quán)利要求l所述的圖像傳感器，其中，所述金屬布線包括銅。
6、 根據(jù)權(quán)利要求1所述的圖像傳感器，其中，所述第一導(dǎo)電層包括能 在低溫下被硅化的金屬層或摻雜非晶硅。
7、 一種圖像傳感器的制造方法，包括在形成有晶體管電路的半導(dǎo)體襯底上形成層間介電層，所述層間介電層 包括用于暴露下部金屬互連件的溝槽；在所述層間介電層的溝槽內(nèi)形成第一導(dǎo)電層，其中，所述第一導(dǎo)電層電 連接到所述下部金屬互連件；在包括所述第一導(dǎo)電層和所述層間介電層的半導(dǎo)體襯底上形成本征層；以及在所述本征層上形成第二導(dǎo)電層。
8、 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括在形成所述第一導(dǎo)電層 之前，在所述溝槽中形成金屬布線。
9、 根據(jù)權(quán)利要求8所述的方法，其中，形成所述金屬布線的步驟包括 在所述層間介電層的溝槽中沉積銅層；以及通過實(shí)施濕法蝕刻工藝，將所述銅層凹陷到低于所述溝槽的頂端的深度。
10、 根據(jù)權(quán)利要求8所述的方法，其中，形成所述金屬布線的步驟包括: 在所述層間介電層的溝槽中沉積銅層；以及通過化學(xué)機(jī)械研磨工藝，將所述銅層凹陷到低于所述溝槽的頂端的深度。
11、 根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括在所述金屬布線上形成 導(dǎo)電阻擋膜。
12、 根據(jù)權(quán)利要求11所述的方法，其中，形成所述導(dǎo)電阻擋膜和形成 所述第一導(dǎo)電層的步驟包括-在內(nèi)部形成有所述金屬布線的所述層間介電層上沉積用于所述導(dǎo)電阻 擋膜的材料；在用于所述導(dǎo)電阻擋膜的材料上沉積用于所述第一導(dǎo)電層的材料；以及 蝕刻用于所述導(dǎo)電阻擋膜的材料和用于所述第一導(dǎo)電層的材料，以暴露出所述層間介電層的頂部表面，而將用于所述導(dǎo)電阻擋膜的材料和用于所述第一導(dǎo)電層的材料保留在所述溝槽中。
13、 根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括清洗暴露出的所述層 間介電層的頂部表面和所述第一導(dǎo)電層。
14、 根據(jù)權(quán)利要求13所述的方法，其中，所述清洗包括采用等離子體 氣體或清洗液。
15、 根據(jù)權(quán)利要求7所述的方法，其中，所述第一導(dǎo)電層包括在低溫下 能被硅化的金屬。
16、 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括在形成所述第一導(dǎo)電層 之前，在所述溝槽中形成下電極。
17、 根據(jù)權(quán)利要求8所述的方法，其中，所述第一導(dǎo)電層包括在低溫下 能被硅化的金屬。
18、 根據(jù)權(quán)利要求8所述的方法，其中，形成所述第一導(dǎo)電層的步驟包 括在包括所述溝槽的半導(dǎo)體襯底上沉積摻雜非晶硅。
19、 根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括在形成所述第一導(dǎo)電層之前，在所述金屬布線上形成下電極。
20、根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括在形成所述第一導(dǎo)電 層之前，在所述導(dǎo)電阻擋膜上形成下電極。
全文摘要
本發(fā)明提供一種圖像傳感器及其制造方法。根據(jù)本發(fā)明一個實(shí)施例的圖像傳感器包括半導(dǎo)體襯底，其中形成有CMOS電路；層間介電層，形成在所述半導(dǎo)體襯底上并包括形成于其中的溝槽；金屬布線和第一導(dǎo)電層，形成在所述層間介電層的溝槽內(nèi)；本征層，形成在包括所述第一導(dǎo)電層和所述層間介電層的半導(dǎo)體襯底上；以及第二導(dǎo)電層，形成在所述本征層上。本發(fā)明通過采用垂直型集成，在同樣的像素尺寸中，能夠提供比水平型CMOS圖像傳感器更高的光敏度。
文檔編號H04N5/369GK101308857SQ20071015260
公開日2008年11月19日 申請日期2007年9月21日 優(yōu)先權(quán)日2007年5月17日
發(fā)明者李玟炯 申請人:東部高科股份有限公司