專利名稱：一種機(jī)頂盒及視頻流解碼方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電碎見機(jī)機(jī)頂盒領(lǐng)域，尤其涉及一種機(jī)頂盒及視頻流解碼方法。
背景技術(shù)：
目前，機(jī)頂盒只可以解碼一種格式的視頻流，如主流的H.264才各式，卻無法解碼AVS格式的視頻流，當(dāng)用戶購買了這種機(jī)頂盒后，對(duì)于AVS格式的視頻流，用戶的機(jī)頂盒無法進(jìn)行解碼，因此不能收看AVS格式的視頻節(jié)目。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種機(jī)頂盒及視頻流解碼方法，旨在解決現(xiàn)有技術(shù)中機(jī)頂盒只能解碼H.264格式，無法編解碼AVS格式的視頻流的問題。
本發(fā)明是這樣實(shí)現(xiàn)的， 一種機(jī)頂盒，包括主控單元和AVS解碼模塊，所述AVS解碼模塊與主控單元相連。
本發(fā)明的技術(shù)方案還包括所述AVS解碼^t塊通過PCI接口以及XIO接口連接主控單元。
本發(fā)明的技術(shù)方案還包括所述機(jī)頂盒還包括動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊、閃存模塊、音視頻輸入處理模塊、音視頻輸出處理模塊和遙控器模塊，所述主控單元分別與動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊、閃存模塊、音視頻輸入處理模塊、音視頻輸出處理模塊、遙控器模塊相連。
本發(fā)明的技術(shù)方案還包括所述AVS解碼模塊包括AVS解碼器、數(shù)據(jù)緩存、地址緩存和CTR緩存，所述AVS解碼器分別和數(shù)據(jù)緩存、地址緩存、CTR緩存相連。
本發(fā)明的技術(shù)方案還包括所述AVS解碼器還與SDRAM相連。本發(fā)明的技術(shù)方案還包括所述閃存模塊為64M8bit的閃存模塊。
3本發(fā)明的技術(shù)方案還包括所述動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊為128M SDRAM芯片。本發(fā)明所采取的另一技術(shù)方案包括一種視頻流解碼方法，步驟A:偵聽網(wǎng)絡(luò)數(shù)據(jù)包，將AVS視頻流發(fā)送到AVS解碼模塊進(jìn)行解碼；步驟B:從AVS解碼模塊讀取已經(jīng)解碼數(shù)據(jù)；步驟C:通過音視頻輸出模塊輸出已經(jīng)解碼視頻流。本發(fā)明的技術(shù)方案還包括所述步驟A還包括判斷偵聽到的數(shù)據(jù)包是否為AVS視頻 流。
本發(fā)明的技術(shù)方案還包括所述步驟A還包括如果偵聽到的數(shù)據(jù)包不是AVS視頻流，則主控單元直接對(duì)視頻流進(jìn)行解碼。
本發(fā)明的技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果本發(fā)明的機(jī)頂盒及視頻流解碼方法通過PCI接口以及XIO接口連接AVS解碼模塊，在只能解碼R264格式的機(jī)頂盒中擴(kuò)展了功能，使其能夠解碼AVS格式的視頻流，實(shí)現(xiàn)了能夠同時(shí)支持H.264和AVS纟見頻流一各式。
本發(fā)明的特征及優(yōu)點(diǎn)將通過實(shí)施例結(jié)合附圖進(jìn)行詳細(xì)說明。


圖1是本發(fā)明的機(jī)頂盒系統(tǒng)結(jié)構(gòu)示意圖2是本發(fā)明的機(jī)頂盒中AVS解碼模塊的結(jié)構(gòu)示意圖3是本發(fā)明的視頻流解碼方法的流程圖。
具體實(shí)施例方式
為了使本發(fā)明實(shí)施例的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明實(shí)施例進(jìn)行進(jìn)一步詳細(xì)說明。
請(qǐng)參閱圖1,為本發(fā)明的機(jī)頂盒的系統(tǒng)結(jié)構(gòu)示意圖。本發(fā)明的機(jī)頂盒主要包括主控單元，以及與主控單元相連的AVS解碼模塊。主控單元通過PCI接口以及XIO接口連接AVS解碼模塊。
除上述主控單元及AVS解碼模塊之外，本發(fā)明的機(jī)頂盒還包括未在圖中示出的動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊、閃存模塊、音視頻輸入處理模塊、音視頻輸出處理模塊、遙控器模塊和人機(jī)交互接口等機(jī)頂盒所必須的常規(guī)模塊或接口。動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊、閃存模塊、音視頻輸入處理模塊、音視頻輸出處理模塊、遙控器模
塊分別和主控單元相連。閃存模塊為64M8bit的閃存模塊，動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊為128M SDRAM芯片。音視頻信號(hào)通過模/數(shù)處理后輸入到音視頻輸入處理模塊，經(jīng)過主控單元進(jìn)行相應(yīng)的處理輸出到音視頻輸出處理模塊；遙控器模塊通過I2C與主控單元通訊，遙控器模塊接收遙控信息，并將信息發(fā)送給主控單元處理。主控單元還通過PCI總線連接SATA控制器、USB控制器、以太網(wǎng)控制器以及MINIPCI接口。
本發(fā)明的機(jī)頂盒實(shí)現(xiàn)了如下功能電視直播、時(shí)移電視、信息資訊、上網(wǎng)和VOD。本發(fā)明的機(jī)頂盒實(shí)現(xiàn)了如下接口 USB、 PCI、 Minipci、 Sata、 RJ45、RCAVideo、 RCAAudio、 Scart、 Hdmi、 RS232和HDMI接口等。
請(qǐng)參閱圖2，為本發(fā)明機(jī)頂盒的AVS解碼模塊的結(jié)構(gòu)示意圖。AVS解碼模塊包括AVS解碼器、數(shù)據(jù)緩存、地址緩存和CTR緩存。AVS解碼器分別和數(shù)據(jù)緩存、地址緩存、CTR緩存相連。數(shù)據(jù)緩存通過數(shù)據(jù)線連接AVS解碼器。AVS解碼器利用PCI部分總線信號(hào)，以及XI08—XKM5、 XIO—SEL1組成控制AVS解碼器所需要的地址、數(shù)據(jù)以及控制信號(hào)。AVS解碼器通訊符合FLASH/SRAM通信標(biāo)準(zhǔn)，為了對(duì)AVS視頻流解碼，AVS解碼器還通過數(shù)據(jù)線連接SDRAM。具體的連接方式為AVS解碼模塊連接至PCI總線的PCI一AD24至PCI—AD31口線，和XIO接口的XI08至XI015數(shù)據(jù)線，共同組成I6位的數(shù)據(jù)線。AVS解碼才莫塊還連接至PCI總線的PCI—AD18至PCI—AD23 口線組成6位的地址線。此外，AVS解碼才莫塊還連接至PCI總線的PCI_CBE1#、PCI—CBE2#,和XIO一SEL1口線，分別組成寫使能，讀使能，和片選信號(hào)。
相應(yīng)的，主控單元至PCI總線的PCI—AD24至PCI—AD31 口線，和XIO接口的XI08至XI015數(shù)據(jù)線，生成訪問AVS解碼器所需的信號(hào)，并控制AVS解碼器。主控單元控制AVS解碼器的方式主要是將需要解碼的視頻流傳到AVS解碼器解碼，并將解碼后的數(shù)據(jù)讀取回來，然后通過音視頻輸出模塊輸出已經(jīng)解碼纟見頻流。
請(qǐng)參閱圖3，為本發(fā)明的視頻流解碼方法的流程圖。本發(fā)明的視頻流解碼方
法包括以下步驟
步驟100:偵聽網(wǎng)絡(luò)數(shù)據(jù)包。
步驟200:判斷是否為AVS視頻流，如果是AVS視頻流則轉(zhuǎn)到步驟300，如果不是AVS視頻流，則轉(zhuǎn)入步驟600。在本實(shí)施例中，可根據(jù)視頻流中的數(shù)據(jù)包的"流媒體類型"字段的標(biāo)識(shí)來判斷是否為AVS視頻流。
步驟300:發(fā)送AVS視頻流至AVS解碼模塊進(jìn)行解碼。在本實(shí)施例中，AVS視頻流是通過PCI接口及XIO接口發(fā)送至AVS解碼模塊。
步驟400:主控單元從AVS解碼模塊讀取已解碼數(shù)據(jù)。在本實(shí)施例中，主控單元是通過PCI接口及XIO接口從AVS解碼模塊讀取已解碼數(shù)據(jù)。
步驟500:通過音視頻輸出模塊輸出已經(jīng)解碼視頻流。
步驟600:主控單元直接對(duì)視頻流進(jìn)行解碼。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種機(jī)頂盒，包括主控單元，其特征在于，還包括AVS解碼模塊，所述AVS解碼模塊與主控單元相連。
2、 如權(quán)利要求1所述的機(jī)頂盒，其特征在于，所述AVS解碼模塊通過PCI接口以及XIO接口連接主控單元。
3、 如權(quán)利要求1所述的機(jī)頂盒，其特征在于，還包括動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊、閃存模塊、音視頻輸入處理模塊、音視頻輸出處理模塊和遙控器模塊，所述主控單元分別與動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊、閃存模塊、音視頻輸入處理模塊、音視頻輸出處理模塊、遙控器模塊相連。
4、 如權(quán)利要求2或3所述的機(jī)頂盒，其特征在于，所述AVS解碼模塊包括AVS解碼器、數(shù)據(jù)緩存、地址緩存和CTR緩存，所述AVS解碼器分別和數(shù)據(jù)緩存、地址緩存、CTR緩存相連。
5、 如權(quán)利要求4所述的機(jī)頂盒，其特征在于，所述AVS解碼器還與SDRAM相連。
6、 如權(quán)利要求1所述的機(jī)頂盒，其特征在于，所述閃存模塊為64M 8bit的閃存模塊。
7、 如權(quán)利要求1所述的機(jī)頂盒，其特征在于，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)模塊為128M SDRAM芯片。
8、 一種^L頻流解碼方法，包括步驟A:偵聽網(wǎng)絡(luò)數(shù)據(jù)包，將AVS視頻流發(fā)送到AVS解碼模塊進(jìn)行解碼；步驟B:從AVS解碼模塊讀取已經(jīng)解碼數(shù)據(jù)；步驟C:通過音視頻輸出模塊輸出已經(jīng)解碼視頻流。
9、 如權(quán)利要求8所述的視頻流解碼方法，其特征在于，所述步驟A還包括判斷偵聽到的數(shù)據(jù)包是否為AVS視頻流。
10、 如權(quán)利要求9所述的視頻流解碼方法，其特征在于，所述步驟A還包括如果偵聽到的數(shù)據(jù)包不是AVS視頻流，則主控單元直接對(duì)視頻流進(jìn)行解碼。
全文摘要
本發(fā)明提供了一種機(jī)頂盒，包括主控單元和AVS解碼模塊，所述AVS解碼模塊與主控單元相連。本發(fā)明的有益效果在于本發(fā)明通過PCI接口以及XIO接口連接AVS解碼模塊，在只能解碼H.264格式的機(jī)頂盒中擴(kuò)展了功能，使其能夠解碼AVS格式的視頻流。
文檔編號(hào)H04N7/24GK101466030SQ200710125200
公開日2009年6月24日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者琦 孫 申請(qǐng)人:Tcl集團(tuán)股份有限公司