專利名稱：一種適用于時分雙工模式的數(shù)字預(yù)失真射頻收發(fā)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻(Radio Freqency， RF )收發(fā)技術(shù)，特別涉及一種適用 于時分雙工(TDD)沖莫式的數(shù)字預(yù)失真(Digital Predistortion, DPD)射頻電路。
背景技術(shù)：
射頻收發(fā)電路中，通常包括接收(Rx)鏈路和(Tx)發(fā)送鏈路。 發(fā)送鏈路中通常會包括功率放大器，對由待發(fā)送數(shù)字射頻信號轉(zhuǎn)換得到
的模擬射頻信號進(jìn)行功率放大，以抵消模擬射頻信號在傳輸過程中的衰減。 通常情況下，射頻信號應(yīng)為線性信號。然而，由于功率放大器的非線性
特性，經(jīng)功率放大器放大后的模擬射頻信號可能會變?yōu)榉蔷€性信號，從而造
成信號失真。
為了解決上述問題，射頻收發(fā)電路中可以包括一個數(shù)字預(yù)失真單元，由 DPD單元利用預(yù)設(shè)的DPD系數(shù)，對來自數(shù)字中頻發(fā)送單元，例如上變頻器 (DUC)的數(shù)字射頻信號進(jìn)行DPD處理，DPD處理能夠補償功率放大器的 非線性。
實際應(yīng)用中，考慮到電路特性會受環(huán)境溫度和器件老化等的影響，通常 需要實時對預(yù)設(shè)的DPD系數(shù)進(jìn)行調(diào)整。這種情況下，射頻收發(fā)電路中還包 括反饋鏈路，且DPD單元還需要根據(jù)來自反饋鏈路的射頻信號調(diào)整DPD系數(shù)。
圖1為現(xiàn)有射頻收發(fā)電路的結(jié)構(gòu)示意圖。如圖l所示，該電路包括發(fā) 送鏈路、接收鏈路、反饋鏈路和DPD單元。
接收鏈路由多個功能單元依次相連構(gòu)成，輸入自外部接收通道、輸出至
外部數(shù)字中頻接收單元，例如下變頻器(DDC)。
反饋鏈路由多個功能單元依次相連構(gòu)成，輸入自發(fā)送鏈路輸出端、輸出
至DPD單元。
發(fā)送鏈路由多個功能單元依次相連構(gòu)成，輸入自DPD單元、輸出至外 部發(fā)射通道的。
已有的各種射頻收發(fā)電路中，發(fā)送鏈路和接收鏈路中可以包括不同類型 的功能單元，發(fā)送鏈路和接收鏈路中的部分功能單元的排列順序也可以不 同，但通常情況下，發(fā)送鏈路和反饋鏈路中包括的功能單元全部或大部分相 同。
如果射頻收發(fā)電路所在的系統(tǒng)在時分雙工(TDD)模式下進(jìn)行射頻信號 的收發(fā)，則會存在以下問題
在接收時隙到來時，接收鏈路接收射頻信號進(jìn)行相應(yīng)處理并輸出給數(shù)字 中頻接收單元，而發(fā)送鏈路和反饋鏈路空閑；在發(fā)送時隙到來時，發(fā)送鏈路 對DPD單元輸出的待發(fā)送射頻信號進(jìn)行相應(yīng)處理，并輸出給外部發(fā)射通道 和反饋鏈路，同時，反饋對發(fā)送鏈路輸出的射頻信號進(jìn)行相應(yīng)處理并輸出給 DPD單元，而此時的接收鏈路空閑。
可見，適用于TDD模式的DPD射頻收發(fā)電路中，在同一時隙內(nèi)，包括 相同功能單元的接收鏈路和反饋鏈路只有其中 一個處于工作狀態(tài)，而另 一個 卻處于空閑狀態(tài)，從而造成了不必要的資源浪費，且使得該電路中增加了不 必要的成本開銷。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種適用于TDD模式的DPD射頻收發(fā)電路，
能夠節(jié)省硬件資源并降低電路成本。
本發(fā)明提供的一種適用于TDD模式的DPD射頻收發(fā)電路，包括 輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次
相連構(gòu)成的接收鏈路；輸入自DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；
該電路還包括二選一單元、單輸入多輸出單元、控制器； 所述二選一單元的第 一輸入端與所述外部接收通道相連、第二輸入端與
所述發(fā)送鏈路輸出端相連、輸出端與所述接收鏈路輸入端相連；
所述單輸入多輸出單元的輸入端與所述接收鏈路輸出端相連、第 一輸出
端與所述數(shù)字中頻接收單元的輸入端相連、第二輸出端與所述DPD單元的
輸入端相連；
所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸 出端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來 時導(dǎo)通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元 的輸入端與第二輸出端。
所述接收鏈路包括可變增益放大器VGA;
所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè) 置為預(yù)設(shè)的第一 VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA 增益設(shè)置為預(yù)設(shè)的第二 V G A增益。
所述控制器中包括一個與系統(tǒng)時鐘同步的定時器。
所述二選一單元為多路選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、 單端為輸出端。
所述單輸入多輸出單元為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸 入端、多端為輸出端。
所述單輸入多輸出單元在所述控制器的控制下，將輸入端接收到的信號 從第 一輸出端或第二輸出端輸出。
本發(fā)明提供的另一種適用于TDD模式的DPD射頻收發(fā)電路，包括
輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次 相連構(gòu)成的接收鏈路；
輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連 構(gòu)成的反饋鏈路；
輸入自所述DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；
該電路還包括二選一單元、單輸入多輸出單元、控制器； 所述反饋鏈路中的功能單元少于所述接收鏈路，接收鏈路中多于反饋鏈 路的功能單元為一個或至少兩個相鄰的功能單元，且所述一個或至少兩個相 鄰功能單元中的最后 一 個的輸出端為所述接收鏈路的輸出端；
所述接收鏈路中多于反饋鏈路的功能單元中，最前一個的輸入端與所述 二選一單元的輸出端相連，該功能單元前一個相鄰的功能單元輸出端與所述 二選一單元的第一輸入端相連；反饋鏈路中，與接收鏈路中連接二選一單元 第 一榆入端的功能單元相同的一個功能單元輸出端，與所述二選一單元的第 二輸入端相連；
所述接收鏈路的輸出端與單輸入多輸出單元的輸入端相連；所述數(shù)字中 頻接收單元的輸入端與所述單輸入多輸出單元的第 一輸出端相連；所述DPD 單元與所述單輸入多輸出單元的第二輸出端相連；
所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸 出端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來 時導(dǎo)通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元 的輸入端與第二輸出端。
所述反饋鏈路少于所述接收鏈路的功能單元包括可變增益放大器 VGA;
所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè) 置為預(yù)設(shè)的第一VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA 增益設(shè)置為預(yù)設(shè)的第二 VGA增益。
所述控制器中包括一個與系統(tǒng)時鐘同步的定時器。
所述二選一單元為多路選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、 單端為輸出端。
所述單輸入多輸出單元為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸 入端、多端為4t出端。
所述單輸入多輸出單元在所述控制器的控制下，將輸入端接收到的信號
從第 一輸出端或第二輸出端輸出。
本發(fā)明提供的又一種適用于TDD模式的DPD射頻收發(fā)電路，包括
輸入自外部接收通道、輸出至下變頻器數(shù)字中頻接收單元、由多個功能
單元依次相連構(gòu)成的接收鏈路；
輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連 構(gòu)成的反饋鏈路；
輸入自所述DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；
該電路還包括二選一單元、單輸入多輸出單元、控制器；
所述反饋鏈路中的功能單元少于所述接收鏈路，接收鏈路中多于反饋鏈 路的功能單元為一個或至少兩個相鄰的功能單元，且所述一個或至少相鄰功 能單元中的最前一個的輸入端為所述接收鏈路的輸入端；
所述二選一單元的第一輸入端與外部接收通道相連、第二輸入端與發(fā)送 鏈路的輸出端相連、輸出端與接收鏈路的輸入端相連；
所述接收鏈路中多于反饋鏈路的一個或至少兩個相鄰功能單元中，最后 一個功能單元的輸出端與單輸入多輸出單元的輸入端相連，該功能單元相鄰 的后一個功能單元的輸入端與單輸入多輸出單元的第一輸出端相連；反饋鏈 路的輸入端與單輸入多輸出單元的第二輸出端相連；
所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸 出端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來 時導(dǎo)通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元 的輸入端與第二輸出端。
所述反饋鏈路少于所述接收鏈路的功能單元包括可變增益放大器 VGA;
所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè) 置為預(yù)設(shè)的第一 VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA 增益設(shè)置為預(yù)設(shè)的第二 VGA增益。
所述控制器中包括 一 個與系統(tǒng)時鐘同步的定時器。
所述二選一單元為多路選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、 單端為輸出端。
所述單輸入多輸出單元為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸 入端、多端為輸出端。
所述單輸入多輸出單元在所述控制器的控制下，將輸入端接收到的信號 從第 一 輸出端或第二輸出端輸出。
本發(fā)明提供的再一種適用于TDD模式的DPD射頻收發(fā)電路，包括 輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次
相連構(gòu)成的接收鏈路；
輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連
構(gòu)成的反饋鏈路；
輸入自所述DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路； 該電路還包括二選一單元、單輸入多輸出單元、控制器； 所述反饋鏈路中的功能單元少于所述接收鏈路，接收鏈路中多于反饋鏈
路的功能單元具有前一個相鄰的功能單元和后一個相鄰的功能單元；
所述接收鏈路中多于反饋鏈路的功能單元的輸入端與所述二選 一單元
的輸出端相連，該功能單元前一個相鄰的功能單元輸出端與所述二選一單元
的第一輸入端相連；反饋鏈路中，與接收鏈路中連接二選一單元第一輸入端
的功能單元相同的一個功能單元輸出端，與所述二選一單元的第二輸入端相
連；
所述接收鏈路中多于反饋鏈路的功能單元的輸出端與單輸入多輸出單 元的輸入端相連，該功能單元相鄰的后一個功能單元的輸入端與單輸入多輸 出單元的第一輸出端相連；反饋鏈路中，與接收鏈路中連接所迷第一輸出端 的功能單元相同的一個功能單元的輸入端與單輸入多輸出單元的第二輸出 端相連；
所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸 出端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來
時導(dǎo)通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元 的輸入端與第二輸出端。
所述接收鏈路中多于反饋鏈路的功能單元為至少兩個不全相鄰的功能
單元；
所述接收鏈路中多于反饋鏈路的至少兩個不全相鄰的功能單元中，每個 與其他多于反饋鏈路的功能單元不相鄰的一個功能單元對應(yīng)一個二選一單
元和一個單輸入多輸出單元；
所述接收鏈路中多于反饋鏈路的至少兩個不全相鄰的功能單元中，每部
分相鄰的功能單元，也對應(yīng)一個二選一單元和一個單輸入多輸出單元；且所 述每部分相鄰的功能單元中，最前一個的輸入端與該部分相鄰的功能單元對 應(yīng)的二選一單元的輸出端相連，最后一個的輸出端與該部分相鄰的功能單元 對應(yīng)的單輸入多輸出單元的輸入端相連；
所述控制器與每個二選一單元和每個單輸入多輸出單元均相連。 所述反饋鏈路少于所述接收鏈路的功能單元包括可變增益放大器 VGA;
所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè) 置為預(yù)設(shè)的第一 VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA 增益設(shè)置為預(yù)設(shè)的第二 VGA增益。
所述控制器中包括 一 個與系統(tǒng)時鐘同步的定時器。
所述二選一單元為多路選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、 單端為輸出端。
所述單輸入多輸出單元為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸 入端、多端為輸出端。
所述單輸入多輸出單元在所述控制器的控制下，將輸入端接收到的信號 從第 一 輸出端或第二輸出端輸出。
由上述技術(shù)方案可見，本發(fā)明利用TDD收發(fā)不同時工作特性，在發(fā)送 時隙，將接收鏈路中的全部或部分功能單元復(fù)用為反饋鏈路中相應(yīng)的功能單
元，并將復(fù)用了接收鏈路中的功能單元的反饋鏈路輸出的射頻信號輸出給
DPD單元；在接收時隙，接收鏈路中的所有功能單元仍然對接自外部接收
通道的射頻信號進(jìn)行相應(yīng)處理并輸出給數(shù)字中頻接收單元，從而節(jié)省了硬件 資源并降低了電路成本。
而且，在反饋鏈路和接收鏈路復(fù)用的功能單元中包括VGA時，控制器 可以控制VGA選擇不同的VGA增益，分別對外部接收通道接收到的模擬 射頻信號和發(fā)送鏈路反饋的模擬射頻信號進(jìn)行處理，使得利用對應(yīng)VGA增 益處理后的射頻信號能夠符合DPD單元的動態(tài)范圍。


圖1為現(xiàn)有射頻收發(fā)電路的結(jié)構(gòu)示意圖。
圖2為本發(fā)明實施例一中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu) 示意圖。
圖3為本發(fā)明實施例二中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu) 示意圖。
圖4為本發(fā)明實施例三中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu)
示意圖。
圖5為本發(fā)明實施例四中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu)
示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉 實施例，對本發(fā)明進(jìn)一步詳細(xì)說明。
本發(fā)明實施例中，利用TDD收發(fā)不同時工作特性，在發(fā)送時隙到來時， 將接收鏈路中的全部或部分功能單元復(fù)用為反饋鏈路中相應(yīng)的功能單元，并 將復(fù)用了接收鏈路中的功能單元的反饋鏈路輸出的射頻信號輸出給DPD單 元；在接收時隙到來時，接收鏈路中的所有功能單元仍然對接自外部接收通
道的射頻信號進(jìn)行相應(yīng)處理并輸出給數(shù)字中頻接收單元。
這樣，即可實現(xiàn)接收鏈路和反饋鏈路的硬件資源復(fù)用，從而能夠降低電 路成本、提高資源利用率。 實施例一
本實施例中，在接收鏈路和反饋鏈路中包括的所有功能單元均相同的情
況下，接收鏈路和反饋鏈路復(fù)用所有的功能單元，即適用于TDD模式的DPD 射頻收發(fā)電路中可以不包括反饋鏈路，在發(fā)送時隙到來時，接收鏈路即為反 饋鏈路。
圖2為本發(fā)明實施例 一 中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu) 示意圖。如圖2所示，本實施例中適用于TDD模式的DPD射頻收發(fā)電路包 括輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次 相連構(gòu)成的接收鏈路；輸入自數(shù)字預(yù)失真DPD單元、輸出至外部發(fā)射通道 的發(fā)送鏈路；以及DPD單元和控制器。
如圖2所示的電路中還包括 一個二選一單元、一個單輸入多輸出單元、 一個控制器。
二選一單元的輸入端1與外部接收通道相連、二選一單元的輸入端2與發(fā) 送鏈路輸出端相連、二選一單元的輸出端與接收鏈路輸入端相連。
單輸入多輸出單元的輸入端與接收鏈路輸出端相連、單輸入多輸出單元的 輸出端1與數(shù)字中頻接收單元的輸入端相連、單輸入多輸出單元的輸出端2與 DPD單元的輸入端相連。
在接收時隙到來時，控制器導(dǎo)通所述二選一單元的第 一輸入端與輸出 端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；
在發(fā)送時隙到來時，控制器導(dǎo)通所述二選一單元的第二輸入端與輸出 端，導(dǎo)通所述單輸入多輸出單元的輸入端與第二輸出端。
由上述電路可見，本實施例實現(xiàn)了反饋鏈路與接收鏈路的所有硬件資源 的復(fù)用，節(jié)省了硬件資源并降低了電路成本。
實際應(yīng)用中，接收鏈路和反饋鏈路中可能只有部分功能單元相同，例如，
接收鏈路和反饋鏈路的輸入端側(cè)、或輸出端一側(cè)、或中間的一個或至少兩個 功能單元相同。相同的功能單元可以是相鄰的多個、也可以是多個不全相鄰 的多個功能單元。
針對上述不同情況，本發(fā)明中的后續(xù)實施例中提供了多種適用的復(fù)用方 案。所有復(fù)用方案的原則是復(fù)用接收鏈路和反饋鏈路中任意數(shù)量的、任意 類型的相同功能處理。
通常情況下，接收鏈路和反饋鏈路中均會包括可變增益放大器(VGA )， 但接收鏈路中的VGA與反饋鏈路中的VGA的增益可以所不同。
因此，本實施例中，對于向數(shù)字中頻接收單元輸出的射頻信號和向DPD 單元輸出的射頻信號，VGA應(yīng)當(dāng)利用不同的VGA增益進(jìn)行處理，使得利用 對應(yīng)VGA增益處理后的射頻信號能夠符合DPD單元的動態(tài)范圍。
例如，VGA增益G1與接收鏈路對應(yīng)，用于對外部接收通道接收到的模 擬射頻信號進(jìn)行處理；VGA增益G2與反饋鏈路對應(yīng)，用于對發(fā)送鏈路反饋 的模擬射頻信號進(jìn)行處理。
這種情況下，控制器進(jìn)一步在接收時隙將VGA的VGA增益設(shè)置為VGA 增益Gl;在發(fā)送時隙將VGA的增益設(shè)置為VGA增益G2。
這樣，控制器可以控制VGA不同的VGA增益，分別對外部接收通道 接收到的模擬射頻信號和發(fā)送鏈路反饋的模擬射頻信號進(jìn)行處理，使得利用 對應(yīng)VGA增益處理后的射頻信號能夠符合DPD單元的動態(tài)范圍，從而保證 了 DPD系數(shù)調(diào)整的準(zhǔn)確性。 實施例二
本實施例中，接收鏈路和反饋鏈路復(fù)用接收鏈路輸出端側(cè)相同的一個或 至少兩個相鄰功能單元，即接收鏈路多于反饋鏈路的一個或至少兩個相鄰功 能單元中的最后 一 個的輸出端為接收鏈路的輸出端。
這樣，本實施例中適用于TDD模式的DPD射頻收發(fā)電路包括輸入自外 部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的接收 鏈路；輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連構(gòu)
成的反饋鏈路；輸入自數(shù)字預(yù)失真DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路; 以及DPD單元和控制器。
該電路中還包括 一個二選一單元、 一個單輸入多輸出單元、 一個控制器。
反饋鏈路中的功能單元少于接收鏈路，這里所說的少于接收鏈路的功能單 元是指反饋鏈路不包括與接收鏈路輸出端側(cè)相同的多個相鄰的功能單元。
接收鏈路中多于反饋鏈路的一個或至少兩個相鄰功能單元中，最前一個的 輸入端與二選一單元的輸出端相連，該功能單元前一個相鄰的功能單元輸出端 與二選一單元的輸入端1相連；反饋鏈路中，與接收鏈路中連接二選一單元輸 入端1的功能單元相同的一個功能單元輸出端，與二選一單元的輸入端2相連。
接收鏈路的輸出端與單輸入多輸出單元的輸入端相連；數(shù)字中頻接收單元 的輸入端與單輸入多輸出單元的輸出端l相連；DPD單元與單輸入多輸出單元 的輸出端2相連。
在接收時隙到來時，控制器導(dǎo)通二選一單元的輸入端1與輸出端，導(dǎo)通 單輸入多輸出單元的輸入端與輸出端1;在發(fā)送時隙到來時，控制器導(dǎo)通二 選一單元的輸入端2與輸出端，導(dǎo)通單輸入多輸出單元的輸入端與輸出端2。
由上述電路可見，本實施例實現(xiàn)了反饋鏈路與接收鏈路的部分硬件資源 的復(fù)用，節(jié)省了硬件資源并降低了電路成本。
在接收鏈路和反饋鏈路中包括的部分相鄰的功能單元均相同的情況下， 即可采用上述方案。當(dāng)然，在接收鏈路和反饋鏈路中包括的所有功能單元均 相同的情況下，也可以采用本實施例中復(fù)用方案。
與實施例一同理，本實施例中，如果接收鏈路和反饋鏈路復(fù)用的功能單 元中包括VGA,則控制器進(jìn)一步在接收時隙將VGA的VGA增益設(shè)置為 VGA增益Gl;在發(fā)送時隙將VGA的增益設(shè)置為VGA增益G2。
以下舉例對本實施例中適用于TDD模式的DPD射頻收發(fā)電路進(jìn)行進(jìn)一 步說明。
圖3為本發(fā)明實施例二中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu) 示意圖。如圖3所示，以基于現(xiàn)有的一種射頻收發(fā)電路實現(xiàn)本發(fā)明的技術(shù)方
案為例，本實施例中適用于TDD模式的DPD電路包括發(fā)送鏈路、接收鏈 路、反饋鏈路、DPD單元和控制器。
在接收方向上，接收鏈路順序包括RF功率放大器和RF濾波器、混 頻器、增益控制數(shù)字信號(IF)功率放大器和IF濾波器、VGA、中頻濾波 器、ADC。其中，RF功率放大器的輸入端作為接收鏈路的輸入端，與外部 接收通道相連；IF濾波器的輸出端與二選一單元的輸入端1相連，二選一 單元的輸出端與VGA的輸入端相連；ADC的輸出端與單輸入多輸出單元的 輸入端相連。
在反饋方向上，反饋鏈路順序包括RF功率放大器和RF濾波器、混 頻器、IF功率放大器和IF濾波器。其中，RF功率放大器的輸入端與發(fā)送鏈 路的輸出端相連，IF濾波器的輸出端與多路選擇開關(guān)的輸入端2相連。 接收鏈路中的所有功能單元在任何時隙均處于工作狀態(tài)。 在接收時隙到來時發(fā)送鏈路處于空閑狀態(tài)，控制器導(dǎo)通二選一單元的 輸入端1與輸出端、導(dǎo)通單輸入多輸出單元的輸入端與輸出端1;外部接收 通道接收的模擬射頻信號，依次經(jīng)過接收鏈路中的RF功率放大器、RF濾波 器、混頻器、IF功率放大器、IF濾波器、二選一單元、VGA、中頻濾波器、 ADC、單輸入多輸出單元后，輸出給外部的數(shù)字中頻接收單元。此時的VGA 在控制器的控制下，利用與接收鏈路對應(yīng)的VGA增益對接收到的射頻信號 進(jìn)行處理。
在發(fā)送時隙到來時外部接收通道不會接收到模擬射頻信號，控制器導(dǎo) 通二選一單元的輸入端2與輸出端、導(dǎo)通單輸入多輸出單元的輸入端與輸出 端2; DPD單元將來自數(shù)字中頻發(fā)送單元的待發(fā)送的數(shù)字射頻信號進(jìn)行DPD 處理后，通過發(fā)送鏈路輸出給反饋鏈路和外部發(fā)射通道；發(fā)送鏈路輸出給反 饋鏈路的模擬射頻信號，依次經(jīng)過反饋鏈路中的RF功率放大器、RF濾波器、 混頻器、IF功率放大器、IF濾波器、二選一單元、以及接收鏈路中的VGA、 中頻濾波器、ADC、單輸入多輸出單元后，輸出給DPD單元；此時的接收 鏈路作為反饋鏈路，且VGA在控制器的控制下，利用與反饋鏈路對應(yīng)的VGA增益對接收到的射頻信號進(jìn)行處理。
可見，對于接收時隙和發(fā)送時隙，接收鏈路和反饋鏈路共享的功能單元 均能夠處于工作狀態(tài)，且不會發(fā)生沖突，從而節(jié)省了硬件資源，降低了電路 成本。
上述電路中，除復(fù)用的功能單元之外，反饋鏈路中的其他功能單元也可 以與接收鏈路中的不同。 實施例三
本實施例中，接收鏈路和反饋鏈路復(fù)用接收鏈路輸入端側(cè)相同的一個或 至少兩個相鄰功能單元，即接收鏈路多于反饋鏈路的一個或至少兩個相鄰功 能單元中的最前 一 個的輸出端為接收鏈路的輸入端。
這樣，本實施例中適用于TDD模式的DPD射頻收發(fā)電路包括輸入自外 部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的接收 鏈路；輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連構(gòu) 成的反饋鏈路；輸入自DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；以及DPD 單元和控制器。
該電路中還包括 一個二選一單元、 一個單輸入多輸出單元、 一個控制器。
反饋鏈路中的功能單元少于接收鏈路，這里所說的少于接收鏈路的功能單 元是指反饋鏈路不包括與接收鏈路輸入端側(cè)相同的多個相鄰的功能單元。
外部接收通道與二選一單元的輸入端1相連，發(fā)送鏈路的輸出端與二選一 單元的輸入端2相連，接收鏈路的輸入端與二選一單元的輸出端相連。
接收鏈路中多于反饋鏈路的一個或至少兩個相鄰功能單元中，最后一個功 能單元的輸出端與單輸入多輸出單元的輸入端相連，該功能單元相鄰的后 一個 功能單元的輸入端與單輸入多輸出單元的輸出端1相連；反饋鏈路的輸入端與 單輸入多輸出單元的輸出端2相連。
在接收時隙到來時，控制器導(dǎo)通二選一單元的輸入端l與輸出端，導(dǎo)通 單輸入多輸出單元的輸入端與輸出端1;在發(fā)送時隙到來時，控制器導(dǎo)通二 選一單元的輸入端2與輸出端，導(dǎo)通單輸入多輸出單元的輸入端與輸出端2。
由上述電路可見，本實施例實現(xiàn)了反饋鏈路與接收鏈路的部分硬件資源 的復(fù)用，節(jié)省了硬件資源并降低了電路成本。
在接收鏈路和反饋鏈路中包括的部分相鄰的功能單元均相同的情況下， 即可采用上述方案。當(dāng)然，在接收鏈路和反饋鏈路中包括的所有功能單元均 相同的情況下，也可以采用本實施例中復(fù)用方案。
與上述2個實施例同理，本實施例中，如果接收鏈路和反饋鏈路復(fù)用的
功能單元中包括VGA,則控制器進(jìn)一步在接收時隙將VGA的VGA增益設(shè) 置為VGA增益G1;在發(fā)送時隙將VGA的增益設(shè)置為VGA增益G2。
以下舉例對本實施例中適用于TDD模式的DPD射頻收發(fā)電路進(jìn)行進(jìn)一
步說明。
圖4為本發(fā)明實施例三中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu) 示意圖。如圖4所示，以基于現(xiàn)有的一種射頻收發(fā)電路實現(xiàn)本發(fā)明的技術(shù)方 案為例，本實施例中適用于TDD模式的DPD電路包括發(fā)送鏈路、接收鏈 路、反饋鏈路、DPD單元和控制器。
在接收方向上，接收鏈路順序包括RF功率放大器和RF濾波器、混 頻器、IF功率放大器和IF濾波器、VGA、中頻濾波器、ADC。其中，RF 功率放大器的輸入端作為接收鏈路的輸入端，與二選 一 單元的輸出端相連， 二選一單元的輸入端1與外部接收通道相連，二選一單元的輸入端2與發(fā)送 鏈路的輸出端相連；IF濾波器的輸出端與單輸入多輸出單元的輸入端相連， 單輸入多輸出單元的輸出端1與VGA的輸入端相連，單輸入多輸出單元的 輸出端2與反饋鏈路的輸入端相連；ADC的輸出端直接與外部數(shù)字中頻接 收單元的輸入端相連。
在反饋方向上，反饋鏈路順序包括VGA、中頻濾波器、ADC。其中， VGA作為反饋鏈^各的輸入端與單輸入多輸出單元的輸出端2相連；ADC的 輸出端直接與DPD單元的輸入端相連。
接收鏈路中的所有功能單元在任何時隙均處于工作狀態(tài)。
在接收時隙到來時發(fā)送鏈路處于空閑狀態(tài)，控制器導(dǎo)通二選一單元的
輸入端1與輸出端、導(dǎo)通單輸入多輸出單元的輸入端與輸出端1;外部接收
通道接收的模擬射頻信號，依次經(jīng)過二選一單元、接收鏈路中的RF功率放 大器、RF濾波器、混頻器、IF功率放大器、IF濾波器、單輸入多輸出單元、 接收鏈路中的VGA、中頻濾波器、ADC后，輸出給外部的數(shù)字中頻接收單 元。
在發(fā)送時隙到來時外部接收通道不會接收到模擬射頻信號，控制器導(dǎo) 通二選一單元的輸入端2與輸出端、導(dǎo)通單輸入多輸出單元的輸入端與輸出 端2; DPD單元將來自數(shù)字中頻發(fā)送單元的待發(fā)送的數(shù)字射頻信號進(jìn)行DPD 處理后，通過發(fā)送鏈路向反饋鏈路和外部發(fā)射通道輸出；發(fā)送鏈路輸出給反 饋鏈路的模擬射頻信號，依次經(jīng)過二選一單元、接收鏈路中的RF功率放大 器、RF濾波器、混頻器、IF功率放大器、IF濾波器、單輸入多輸出單元、 以及反饋鏈路中的VGA、中頻濾波器、ADC后，輸出給DPD單元。
本實施例中，由于接收鏈路與反饋鏈路復(fù)用的功能單元中，不包括 VGA，因此，控制器不需要對VGA進(jìn)行控制。
可見，對于接收時隙和發(fā)送時隙，接收鏈路和反饋鏈路共享的功能單元 均能夠處于工作狀態(tài)，且不會發(fā)生沖突，從而節(jié)省了硬件資源，降低了電路 成本。
上述電路中，除復(fù)用的功能單元之外，反饋鏈路中的其他功能單元也可 以與接收鏈路中的不同。 實施例四
本實施例中，接收鏈路和反饋鏈路，復(fù)用接收鏈路輸入端與輸出端之間 的任意一個功能單元、或任意多個不全相鄰的功能單元，即接收鏈路中多于 反饋鏈路的功能單元具有前一個相鄰的功能單元和后一個相鄰的功能單元。
這樣，本實施例中適用于TDD模式的DPD射頻收發(fā)電路包括輸入自外 部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的接收 鏈路；輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連構(gòu) 成的反饋鏈路；輸入DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；以及DPD
單元和控制器。
該電路中還包括至少一個二選一單元、至少一個單輸入多輸出單元、一
個控制器。
反饋鏈路中的功能單元少于接收鏈路，這里所說的少于接收鏈路的功能單
元是指反饋鏈路不包括與接收鏈路中相同的任意一個功能單元、或多個不全 相鄰的功能單元。
如果接收鏈路中多于反饋鏈路的功能單元為一個，且該功能單元的輸入端 不為接收鏈路輸入端、該功能單元的輸出端不為接收鏈路輸出端，則接收鏈路 中的該功能單元的輸入端與二選一單元的輸出端相連，該功能單元相鄰的前一 個功能單元輸出端與二選一單元的輸出端l相連；反饋鏈路中與接收鏈路中連 接二選一單元輸入端的功能單元相同的一個功能單元輸出端，與二選一單元的 輸入端2相連。接收鏈路中多于反饋鏈路的一個功能單元的輸出端與單輸入多 輸出單元的輸入端相連，該功能單元的下一個相鄰功能單元^T入端與單輸入多 輸出的輸出端l相連；反饋鏈路中，與接收鏈路中連接單輸入多輸出單元輸出 端1的功能單元相同的一個功能單元輸入端，與單輸入多輸出單元的輸出端2 相連。
如果接收鏈路中多于反饋鏈路的功能單元為至少兩個不全相鄰的功能單 元，則每個與其他多于反饋鏈路的功能單元不相鄰的一個功能單元對應(yīng)一個二 選一單元和一個單輸入多輸出單元，并按照上述方式連接；接收鏈路中多于反 饋鏈路的功能單元中相鄰的每部分功能單元，也對應(yīng)一個二選一單元和一個單 輸入多輸出單元。
對于不全相鄰的多個功能單元中包括部分相鄰功能單元的情況，則每部 分相鄰功能單元中，與對應(yīng)二選一單元的輸出端相連的為該部分中的最前一 個的輸入端；與對應(yīng)單輸入多輸出單元的輸入端相連的為該部分中的最后一 個的輸出端。
由上述電路可見，本實施例實現(xiàn)了反饋鏈路與接收鏈路的部分硬件資源 的復(fù)用，節(jié)省了硬件資源并降低了電路成本。在接收鏈路和反饋鏈路中包括的部分相鄰的功能單元均相同的情況下， 即可采用上述方案。當(dāng)然，在接收鏈路和反饋鏈路中包括的所有功能單元均 相同的情況下，也可以采用本實施例中復(fù)用方案。
與上述3個實施例同理，本實施例中，如果接收鏈路和反饋鏈路復(fù)用的
功能單元中包括VGA,則控制器進(jìn)一步在接收時隙將VGA的VGA增益設(shè) 置為VGA增益Gl;在發(fā)送時隙將VGA的增益設(shè)置為VGA增益G2。
以下舉例對本實施例中適用于TDD模式的DPD射頻收發(fā)電路進(jìn)行進(jìn)一 步說明。
圖5為本發(fā)明實施例四中適用于TDD模式的DPD射頻收發(fā)電路的結(jié)構(gòu) 示意圖。如圖5所示，以基于現(xiàn)有的一種射頻收發(fā)電路實現(xiàn)本發(fā)明的技術(shù)方 案為例，本實施例中適用于TDD模式的DPD電路包括發(fā)送鏈路、接收鏈 路、反饋鏈路、DPD單元和控制器。
在接收方向上，接收鏈路順序包括RF功率放大器和RF濾波器、混 頻器、IF功率放大器和IF濾波器、VGA、中頻濾波器、ADC。
在反饋方向上，反饋鏈路順序包括RF功率放大器、IF功率放大器、 VGA、中頻濾波器、ADC。
即接收鏈路中多于反饋鏈路的功能單元包括RF濾波器、混頻器、IF 濾波器，三者不全相鄰，但三者中的RF濾波器和混頻器相鄰，對應(yīng)二選一 單元1和單輸入多輸出單元1,三者中的IF濾波器與其他二者均不相鄰，對 應(yīng)二選一單元2和單輸入多輸出單元2。
其中，接收鏈路中的RF功率放大器的輸入端作為接收鏈路的輸入端； 二選一單元1的輸入端1與接收鏈路中的RF功率放大器的輸出端相連，二 選一單元1的輸入端2與反饋鏈路中RF功率放大器的輸出端相連，二選一 單元1的輸出端與接收鏈路中的RF濾波器的輸入端相連；單輸入多輸出單 元1的輸入端與接收鏈路中的混和器的輸出端相連，單輸入多輸出單元1的 輸入端1與接收鏈路中的IF功率放大器的輸入端相連，單輸入多輸出單元1 的輸入端2與反饋鏈路中的IF功率放大器的輸入端相連；
二選一單元2的輸入端1與接收鏈路中的IF功率放大器的輸出端相連，
二選一單元2的輸入端2與反饋鏈路中的IF功率放大器的輸出端相連，二 選一單元2的輸出端與接收鏈路中的IF濾波器的輸入端；單輸入多輸出單 元2的輸入端與接收鏈路中的IF濾波器的輸出端相連，單輸入多輸出單元2 的輸入端1與接收鏈路中的VGA的輸入端相連，單輸入多輸出單元2的輸 入端2與反饋鏈路中的VGA的輸入端相連。
接收鏈路中的所有功能單元在任何時隙均處于工作狀態(tài)。
在接收時隙到來時發(fā)送鏈路處于空閑狀態(tài)，控制器導(dǎo)通二選一單元l 的輸入端1與輸出端、導(dǎo)通二選一單元2的輸入端1與輸出端、導(dǎo)通單輸入 多輸出單元1的輸入端與輸出端1、導(dǎo)通單輸入多輸出單元2的輸入端與輸 出端1;外部接收通道接收的模擬射頻信號，依次經(jīng)過接收鏈路中的RF功 率放大器、二選一單元1、接收鏈路中的RF濾波器、混頻器、單輸入多輸 出單元1、接收鏈路中的IF功率放大器、二選一單元2、接收鏈路中的IF 濾波器、單輸入多輸出單元2、接收鏈路中的VGA、中頻濾波器、ADC后， 輸出給外部的數(shù)字中頻接收單元。
在發(fā)送時隙到來時外部接收通道不會接收到模擬射頻信號，控制器導(dǎo) 通二選一單元l的輸入端2與輸出端、導(dǎo)通二選一單元2的輸入端2與輸出 端、導(dǎo)通單輸入多輸出單元1的輸入端與輸出端2、導(dǎo)通單輸入多輸出單元 2的輸入端與輸出端2; DPD單元將來自數(shù)字中頻發(fā)送單元的待發(fā)送的數(shù)字 射頻信號進(jìn)行DPD處理后，通過發(fā)送鏈路向反饋鏈路和外部發(fā)射通道輸出； 發(fā)送鏈路輸出給反饋鏈路的模擬射頻信號，依次經(jīng)過反饋鏈路中的RF功率 放大器、二選一單元1、接收鏈路中的RF濾波器、混頻器、單輸入多輸出 單元1、反饋鏈路中的IF功率放大器、二選一單元2、接收鏈路中的IF濾 波器、單輸入多輸出單元2、以及反饋鏈路中的VGA、中頻濾波器、ADC 后，輸出給DPD單元。
本實施例中，由于接收鏈路與反饋鏈路復(fù)用的功能單元中，不包括 VGA,因此，控制器不需要對VGA進(jìn)行控制。
可見，對于接收時隙和發(fā)送時隙，接收鏈路和反饋鏈路共享的功能單元 均能夠處于工作狀態(tài)，且不會發(fā)生沖突，從而節(jié)省了硬件資源，降低了電路 成本。
上迷電路中，除復(fù)用的功能單元之外，反饋鏈路中的其他功能單元也可 以與接收鏈路中的不同。
本發(fā)明上述4個實施例中，控制器可以通過各種可編程邏輯器件或單片 機等來實現(xiàn)；控制器中可以設(shè)置與射頻系統(tǒng)的系統(tǒng)時鐘同步的定時器?；?預(yù)設(shè)的單位時間，定時器進(jìn)行時間累積；當(dāng)系統(tǒng)時隙切換時，定時器累積的 時間達(dá)到預(yù)設(shè)的閾值，控制器向二選一單元和單輸入多輸出、或者還向VGA 輸出對應(yīng)的控制信號。
本發(fā)明上述4個實施例中，單輸入多輸出單元可以為多路選擇開關(guān)，其 中，多路選擇開關(guān)的單端作為單輸入多輸出單元的輸入端，多路選擇開關(guān)的 多端作為單輸入多輸出單元的輸出端。
單輸入多輸出單元還可以為一個具有主動轉(zhuǎn)發(fā)功能的功能單元，在主控 單元的控制下，將輸入端接收到的射頻信號從輸出端l或輸出端2輸出。例 如，將一個具有路由功能的功能單元作為單輸入多輸出單元。具體來說，單 輸入多輸出單元中存儲著預(yù)設(shè)的時隙與目的地址的對應(yīng)關(guān)系，其中，目的地 址包括外部數(shù)字中頻接收單元的地址和DPD單元的地址；外部數(shù)字中頻 接收單元的地址對應(yīng)接收時隙、DPD單元的地址對應(yīng)發(fā)送時隙。這種情況 下，單輸入多輸出單元可以利用各種可編程邏輯器件或單片機等來實現(xiàn)。
這樣，在控制器的控制下，單輸入多輸出單元在接收時隙到來時，將接 收鏈路輸出的射頻信號路由轉(zhuǎn)發(fā)到外部數(shù)字中頻接收單元；在發(fā)送時隙到來 時，將接收鏈路輸出的射頻信號路由轉(zhuǎn)發(fā)到DPD單元。
本發(fā)明中的上述4個實施例僅以對現(xiàn)有的一種射頻收發(fā)電路的改進(jìn)為 例，而實際應(yīng)用中，各種射頻收發(fā)電路中，發(fā)送鏈路和接收鏈路中可以包括 不同類型的功能單元，每種類型的功能單元的數(shù)量和物理特性可以不同，發(fā) 送鏈路和接收鏈路中的部分功能單元的排列順序也可以不同。本發(fā)明的技術(shù)
方案可適用于任何一種適用于TDD模式的DPD射頻收發(fā)電路。只需在射頻 收發(fā)電路中設(shè)置控制器、按照上述任意一個實施例中的方式將接收鏈路中的 全部或部分功能單元復(fù)用為反饋鏈路中相應(yīng)的功能單元即可。
以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護(hù)范 圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換以及改進(jìn)等， 均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種適用于時分雙工模式的數(shù)字預(yù)失真DPD射頻收發(fā)電路，包括輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的接收鏈路；輸入自DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；其特征在于，該電路還包括二選一單元、單輸入多輸出單元、控制器；所述二選一單元的第一輸入端與所述外部接收通道相連、第二輸入端與所述發(fā)送鏈路輸出端相連、輸出端與所述接收鏈路輸入端相連；所述單輸入多輸出單元的輸入端與所述接收鏈路輸出端相連、第一輸出端與所述數(shù)字中頻接收單元的輸入端相連、第二輸出端與所述DPD單元的輸入端相連；所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來時導(dǎo)通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元的輸入端與第二輸出端。
2、 如權(quán)利要求l所述的電路，其特征在于，所述接收鏈路包括可變增益放 大器VGA;所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè)置為 預(yù)設(shè)的第一 VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA增益 設(shè)置為預(yù)設(shè)的第二VGA增益。
3、 如權(quán)利要求1或2所述的電路，其特征在于，所述控制器中包括一個與 系統(tǒng)時鐘同步的定時器。
4、 如權(quán)利要求1或2所述的電路，其特征在于，所述二選一單元為多路選 擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、單端為輸出端。
5、 如權(quán)利要求1或2所述的電路，其特征在于，所述單輸入多輸出單元為 多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸入端、多端為輸出端。
6、 如權(quán)利要求1或2所述的電路，其特征在于，所述單輸入多輸出單元在 所述控制器的控制下，將輸入端接收到的信號從第 一輸出端或第二輸出端輸出。
7、 一種適用于時分雙工模式的數(shù)字預(yù)失真DPD射頻收發(fā)電路，包括 輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的接收鏈路；輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連構(gòu)成 的反饋鏈路；輸入自所述DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路； 其特征在于，該電路還包括二選一單元、單輸入多輸出單元、控制器； 所述反饋鏈路中的功能單元少于所述接收鏈路，接收鏈路中多于反饋鏈路 的功能單元為一個或至少兩個相鄰的功能單元，且所述一個或至少兩個相鄰功 能單元中的最后一個的輸出端為所述接收鏈路的輸出端；所述接收鏈路中多于反饋鏈路的功能單元中，最前一個的輸入端與所述二 選一單元的輸出端相連，該功能單元前一個相鄰的功能單元輸出端與所述二選 一單元的第一輸入端相連；反饋鏈路中，與接收鏈路中連接二選一單元第一輸 入端的功能單元相同的一個功能單元輸出端，與所述二選一單元的第二輸入端 相連；所述接收鏈路的輸出端與單輸入多輸出單元的輸入端相連；所述數(shù)字中頻 接收單元的輸入端與所述單輸入多輸出單元的第一輸出端相連；所述DPD單元 與所述單輸入多輸出單元的第二輸出端相連；所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸出 端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來時導(dǎo) 通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元的輸入 端與第二輸出端。
8、 如權(quán)利要求7所述的電路，其特征在于，所述反饋鏈路少于所述接收鏈 路的功能單元包括可變增益^L大器VGA;所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè)置為 預(yù)設(shè)的第一 VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA增益 設(shè)置為預(yù)設(shè)的第二 VGA增益。
9、 如權(quán)利要求7或8所述的電路，其特征在于，所述控制器中包括一個與 系統(tǒng)時鐘同步的定時器。
10、 如權(quán)利要求7或8所述的電路，其特征在于，所述二選一單元為多路 選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、單端為輸出端。
11、 如權(quán)利要求7或8所述的電路，其特征在于，所述單輸入多輸出單元 為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸入端、多端為輸出端。
12、 如權(quán)利要求7或8所述的電路，其特征在于，所述單輸入多輸出單元 在所述控制器的控制下，將輸入端接收到的信號從第一輸出端或第二輸出端輸 出。
13、 一種適用于時分雙工模式的數(shù)字預(yù)失真DPD射頻收發(fā)電路，包括 輸入自外部接收通道、輸出至下變頻器數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的4妄收鏈路；輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連構(gòu)成 的反饋鏈路；輸入自所述DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路；其特征在于，該電路還包括二選一單元、單輸入多輸出單元、控制器；所述反饋鏈路中的功能單元少于所述接收鏈路，接收鏈路中多于反饋鏈路的功能單元為一個或至少兩個相鄰的功能單元，且所述一個或至少相鄰功能單元中的最前一個的輸入端為所述接收鏈路的輸入端；所述二選一單元的第一輸入端與外部接收通道相連、第二輸入端與發(fā)送鏈路的輸出端相連、輸出端與接收鏈路的輸入端相連；所述接收鏈路中多于反饋鏈路的一個或至少兩個相鄰功能單元中，最后一個功能單元的輸出端與單輸入多輸出單元的輸入端相連，該功能單元相鄰的后一個功能單元的輸入端與單輸入多輸出單元的第一輸出端相連；反饋鏈路的輸入端與單輸入多輸出單元的第二輸出端相連；所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第 一輸入端與輸出 端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來時導(dǎo) 通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元的輸入 端與第二輸出端。
14、 如權(quán)利要求13所述的電路，其特征在于，所述反饋鏈路少于所述接收 鏈路的功能單元包括可變增益放大器VGA;所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè)置為 預(yù)設(shè)的第一 VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA增益 設(shè)置為預(yù)設(shè)的第二VGA增益。
15、 如權(quán)利要求13或14所述的電路，其特征在于，所述控制器中包括一 個與系統(tǒng)時鐘同步的定時器。
16、 如權(quán)利要求13或14所述的電路，其特征在于，所述二選一單元為多 路選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、單端為輸出端。
17、 如權(quán)利要求13或14所述的電路，其特征在于，所述單輸入多輸出單 元為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸入端、多端為輸出端。
18、 如權(quán)利要求13或14所述的電路，其特征在于，所述單輸入多輸出單 元在所述控制器的控制下，將輸入端接收到的信號從第一輸出端或第二輸出端 輸出。
19、 一種適用于時分雙工模式的數(shù)字預(yù)失真DPD射頻收發(fā)電路，包括 輸入自外部接收通道、輸出至數(shù)字中頻接收單元、由多個功能單元依次相連構(gòu)成的接收鏈路；輸入自發(fā)送鏈路輸出端、輸出至DPD單元、由多個功能單元依次相連構(gòu)成 的反饋鏈路；輸入自所述DPD單元、輸出至外部發(fā)射通道的發(fā)送鏈路； 其特征在于，該電路還包括二選一單元、單輸入多輸出單元、控制器； 所迷反饋鏈路中的功能單元少于所述接收鏈路，接收鏈路中多于反饋鏈路 的功能單元具有前一個相鄰的功能單元和后一個相鄰的功能單元；所述接收鏈路中多于反饋鏈路的功能單元的輸入端與所述二選一單元的輸出端相連，該功能單元前一個相鄰的功能單元輸出端與所述二選一單元的第一輸入端相連；反饋鏈路中，與接收鏈路中連接二選一單元第一輸入端的功能單 元相同的一個功能單元輸出端，與所述二選一單元的第二輸入端相連；所述接收鏈路中多于反饋鏈路的功能單元的輸出端與單輸入多輸出單元的 輸入端相連，該功能單元相鄰的后 一個功能單元的輸入端與單輸入多輸出單元 的第一輸出端相連；反饋鏈路中，與接收鏈路中連接所述第一輸出端的功能單 元相同的 一個功能單元的輸入端與單輸入多輸出單元的第二輸出端相連；所述控制器，在接收時隙到來時導(dǎo)通所述二選一單元的第一輸入端與輸出 端，導(dǎo)通所述單輸入多輸出單元的輸入端與第一輸出端；在發(fā)送時隙到來時導(dǎo) 通所述二選一單元的第二輸入端與輸出端，導(dǎo)通所述單輸入多輸出單元的輸入 端與第二輸出端。
20、 如權(quán)利要求19所述的電路，其特征在于，所述接收鏈路中多于反饋鏈 路的功能單元為至少兩個不全相鄰的功能單元；所述接收鏈路中多于反饋鏈路的至少兩個不全相鄰的功能單元中，每個與 其他多于反饋鏈路的功能單元不相鄰的 一個功能單元對應(yīng) 一個二選一單元和一 個單輸入多輸出單元；所述接收鏈路中多于反饋鏈路的至少兩個不全相鄰的功能單元中，每部分 相鄰的功能單元，也對應(yīng)一個二選一單元和一個單輸入多輸出單元；且所述每 部分相鄰的功能單元中，最前一個的輸入端與該部分相鄰的功能單元對應(yīng)的二 選一單元的輸出端相連，最后一個的輸出端與該部分相鄰的功能單元對應(yīng)的單 輸入多輸出單元的輸入端相連；所述控制器與每個二選一單元和每個單輸入多輸出單元均相連。
21、 如權(quán)利要求19或20所述的電路，其特征在于，所述反饋鏈路少于所 述接收鏈路的功能單元包括可變增益放大器VGA;所述控制器，在接收時隙到來時，進(jìn)一步將所述VGA的VGA增益設(shè)置為 預(yù)設(shè)的第一VGA增益；在發(fā)送時隙到來時，進(jìn)一步將所述VGA的VGA增益 設(shè)置為預(yù)設(shè)的第二 VGA增益。
22、 如權(quán)利要求19或20所述的電路，其特征在于，所述控制器中包括一 個與系統(tǒng)時鐘同步的定時器。
23、 如權(quán)利要求19或20所述的電路，其特征在于，所述二選一單元為多 路選擇開關(guān)，所述多路選擇開關(guān)的多端為輸入端、單端為輸出端。
24、 如權(quán)利要求19或20所述的電路，其特征在于，所述單輸入多輸出單 元為多路選擇開關(guān)，所述多路選擇開關(guān)的單端為輸入端、多端為輸出端。
25、 如權(quán)利要求19或20所述的電路，其特征在于，所述單輸入多輸出單 元在所述控制器的控制下，將輸入端接收到的信號從第一輸出端或第二輸出端 輸出。
全文摘要
本發(fā)明公開了一種適用于時分雙工(TDD)模式的數(shù)字預(yù)失真(DPD)射頻收發(fā)電路。本發(fā)明利用TDD收發(fā)不同時工作特性，在發(fā)送時隙，將接收鏈路中的全部或部分功能單元復(fù)用為反饋鏈路中相應(yīng)的功能單元，并將復(fù)用了接收鏈路中的功能單元的反饋鏈路輸出的射頻信號輸出給DPD單元；在接收時隙到來時，接收鏈路中的所有功能單元仍然對接自外部接收通道的射頻信號進(jìn)行相應(yīng)處理并輸出給數(shù)字中頻接收單元，從而節(jié)省了硬件資源并降低了電路成本。
文檔編號H04B1/54GK101355537SQ20071011943
公開日2009年1月28日 申請日期2007年7月24日 優(yōu)先權(quán)日2007年7月24日
發(fā)明者何洪俊, 兵 熊 申請人:鼎橋通信技術(shù)有限公司