專利名稱：信息編碼譯碼方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，特別涉及信息編碼譯碼技術(shù)。
背景技術(shù)：
隨著通信技術(shù)的不斷發(fā)展，用戶對通信的容量、速度等各種服務(wù)質(zhì)量的 要求越來越高。由于接入網(wǎng)是整個(gè)電信網(wǎng)中最具有技術(shù)挑戰(zhàn)性的區(qū)域之一， 因此為了滿足用戶對帶寬日益增長的要求，實(shí)現(xiàn)接入網(wǎng)的高速化、寬帶化和 智能化，各種接入技術(shù)層出不窮的出現(xiàn)。其中，被認(rèn)為最有前途的是無源光
網(wǎng)絡(luò)(Passive Optical Network,簡稱"PON")技術(shù)。
PON技術(shù)是點(diǎn)到多點(diǎn)的光纖接入技術(shù)。PON由光線路終端、光纖網(wǎng)絡(luò)單 元(Optical Network Unit,簡稱"ONU")和光分配網(wǎng)絡(luò)(Optical Distribution Network,簡稱"ODN")組成。其中以太網(wǎng)無源光網(wǎng)絡(luò)(Ethernet Passive Optical Network,簡稱"EPON")技術(shù)是一種比較好的接入技術(shù)。其主要特點(diǎn)在于 維護(hù)簡單，成本較低，較高的傳輸帶寬和高性能價(jià)格比。特別是EPON技術(shù) 能夠提供lGHz (吉赫茲)甚至到lOGHz的帶寬，這使得同時(shí)傳送語音、數(shù) 據(jù)和視頻業(yè)務(wù)成為可 能。
由于EPON是一種采用無源光傳輸?shù)募夹g(shù)，不使用具有放大和中繼功能 的元器件。因此EPON網(wǎng)絡(luò)的傳輸距離和分支數(shù)目依賴于功率預(yù)算和各種傳 輸損耗。隨著傳輸距離或分支比數(shù)目的增加，傳輸數(shù)據(jù)的信噪比(Signal Noise Ratio,簡稱"SNR")逐漸減小，從而就導(dǎo)致了更多的比特錯(cuò)誤。為了解決 這一 問題，在EPON系統(tǒng)中引入了前向糾錯(cuò)(Forward Error Correction,簡稱 "FEC")技術(shù)來提高系統(tǒng)的抗干擾能力，以增大系統(tǒng)的功率預(yù)算。EPON系統(tǒng)中的FEC的基本工作原理是在發(fā)送端被傳輸?shù)囊蕴W(wǎng)幀后 附加上FEC校驗(yàn)碼字，這些校驗(yàn)碼字與被校驗(yàn)的以太網(wǎng)幀數(shù)據(jù)以某種確定的 規(guī)則互相關(guān)聯(lián)(約束)，接收端按既定的規(guī)則檢驗(yàn)以太網(wǎng)幀數(shù)據(jù)與校驗(yàn)碼字 的關(guān)系， 一旦傳輸中發(fā)生錯(cuò)誤，就會破壞這種關(guān)系，從而實(shí)現(xiàn)對以太網(wǎng)幀數(shù) 據(jù)的糾錯(cuò)功能。FEC技術(shù)力求用盡可能少的校驗(yàn)字節(jié)糾正盡可能多的錯(cuò)誤， 在開銷(增加了校驗(yàn)字節(jié)而帶來的開銷)和獲得的編碼增益之間找到一個(gè)最 佳的平衡點(diǎn)。
在EPON系統(tǒng)中，為使發(fā)送的數(shù)據(jù)是接收器可以接收的格式，在采用FEC 技術(shù)之前，需要使用線路編碼技術(shù)，該線路編碼還必須保證所發(fā)送的數(shù)據(jù)有 足夠的切換(即0、 1之間的變換)以保證接收端能夠恢復(fù)時(shí)鐘。線路編碼器 還提供一種將數(shù)據(jù)對齊到字的方法，同時(shí)線路可以保持良好的直流平衡。
在與EPON系統(tǒng)相關(guān)的標(biāo)準(zhǔn)中，已經(jīng)在物理編碼子層(Physical Coding Sublayer,簡稱"PCS")使用了 64b/66b等編碼效率更高的線路編碼機(jī)制。 這種線路編碼使用了帶有非擾碼同步字符和控制字符的擾碼方式。
64b/66b線路編碼機(jī)制是在64比特信息的基礎(chǔ)上，增加了 2比特的同步 字符(又稱同步頭)。這2比特同步字符在正常情況下只有"01"或"10" 這兩種可能。其中，同步字符為"01"表示64比特全部為數(shù)據(jù)；同步字符為 "10"表示64比特信息中包含數(shù)據(jù)和控制信息。同步字符為"00"或"11" 表示傳輸過程中發(fā)生了錯(cuò)誤。同時(shí)，這種同步字符的使用保證了傳輸數(shù)據(jù)每 隔66比特至少變換一次，這種方式便于實(shí)現(xiàn)塊同步(block synchronization )。 64比特的信息通過一種自同步加擾機(jī)制進(jìn)行加擾，最大程度上保證了所傳送 信息有足夠的切換，便于接收端的時(shí)鐘恢復(fù)。
目前，針對10G EPON系統(tǒng)中的PCS層的一種FEC編碼的方案如圖1 所示。圖1中左半部分是待校驗(yàn)的信息數(shù)據(jù)，右半部分是與該信息數(shù)據(jù)相關(guān) 聯(lián)的校驗(yàn)信息。具體地說，進(jìn)入PCS層的以太網(wǎng)數(shù)據(jù)先經(jīng)過64b/66b線路編碼，形成以66比特為單位的線路編碼塊(如圖1左半部分所示)。當(dāng)線路編 碼塊的數(shù)目達(dá)到FEC編碼所要求的數(shù)據(jù)長度時(shí)，進(jìn)行FEC編碼。經(jīng)過FEC 編碼后得到長度為64比特的倍數(shù)的校驗(yàn)信息。將該校驗(yàn)信息形成多個(gè)以64 比特為單位的校驗(yàn)塊。然后在第一個(gè)校驗(yàn)塊的前面加2個(gè)比特的校驗(yàn)同步頭 "00",在其余的校驗(yàn)塊前面加2比特的校驗(yàn)同步頭"11",將以64比特為 單位的校驗(yàn)塊形成以66比特為單位的校驗(yàn)信息塊(如圖l右半部分所示)， 也就是說，校驗(yàn)信息塊中包含了校驗(yàn)同步頭和校驗(yàn)塊。經(jīng)過FEC系統(tǒng)編碼后 的信息數(shù)據(jù)和校驗(yàn)信息均為66比特的倍數(shù)。
由于信息數(shù)據(jù)是經(jīng)過線路編碼的，每66比特的線路編碼塊中含有2比 特的同步頭，這2比特總是互異的。而校驗(yàn)信息塊中的校驗(yàn)同步頭的2比特 總是相同的。因此可利用這些信息在接收端同時(shí)實(shí)現(xiàn)校驗(yàn)信息塊和線路編碼 塊的同步，從而便于進(jìn)行FEC譯碼和線路譯碼。
然而，本發(fā)明的發(fā)明人發(fā)現(xiàn)，在上述現(xiàn)有技術(shù)中，在以64比特為單位 的校驗(yàn)塊前面加2比特校驗(yàn)同步頭(即"11"或"00")實(shí)現(xiàn)了校驗(yàn)信息塊 的同步，但對FEC編碼的性能提高沒有幫助。這是因?yàn)?，雖然校驗(yàn)信息塊中 的比特?cái)?shù)總共為66比特，但用于對信息數(shù)據(jù)進(jìn)行校驗(yàn)的比特?cái)?shù)仍只有64比 特，增加的2比特僅用于實(shí)現(xiàn)校驗(yàn)信息塊的同步。也就是說，在增加了2比 特開銷的情況下，獲得的增益相對較小。
另外，現(xiàn)有技術(shù)是對經(jīng)過線路編碼后的數(shù)據(jù)進(jìn)行FEC編碼，而經(jīng)過線路 編碼后的數(shù)據(jù)中包含冗余信息(即線路編碼塊的2比特同步頭)，也就是說 FEC把線路編碼的冗余信息也當(dāng)作FEC編碼的數(shù)據(jù)部分進(jìn)行編碼，降低了 FEC編碼的性能。

發(fā)明內(nèi)容
本發(fā)明實(shí)施方式提供一種信息編碼譯碼方法及裝置，使得系統(tǒng)在不改變 幀結(jié)構(gòu)的情況下，提高了編碼增益。為解決上述技術(shù)問題，本發(fā)明的實(shí)施方式提供了一種信息編碼方法，包
含以下步驟
生成校驗(yàn)信息塊時(shí)，在該校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特填入 部分校驗(yàn)信息，根據(jù)該X比特的校驗(yàn)信息生成該校驗(yàn)同步頭中剩余的Y比特；
其中，X和Y為正整數(shù)。
本發(fā)明的實(shí)施方式還提供了一種信息譯碼方法，包含以下步驟
從校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特獲取部分校驗(yàn)信息，根據(jù)這 部分校驗(yàn)信息和該校驗(yàn)信息塊中校驗(yàn)同步頭之外承載的校驗(yàn)信息，對與該校 驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼，其中X為正整數(shù)。
本發(fā)明的實(shí)施方式還提供了一種信息編碼裝置，包含
填入模塊，用于將部分校驗(yàn)信息填入校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的 X比特；
生成模塊，用于根據(jù)X比特的校驗(yàn)信息生成校驗(yàn)同步頭中剩余的Y比特； 其中，X和Y為正整數(shù)。
本發(fā)明的實(shí)施方式還提供了一種信息譯碼裝置，包含
獲取模塊，用于從校驗(yàn)信息塊中獲取校驗(yàn)信息，其中部分校驗(yàn)信息從該 校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特獲取，X為正整數(shù)；
譯碼模塊，用于根據(jù)獲取模塊獲取的校驗(yàn)信息對與該校驗(yàn)信息塊對應(yīng)的 線路編碼塊進(jìn)行譯碼。
本發(fā)明實(shí)施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于
在生成校驗(yàn)信息塊時(shí)，利用該校驗(yàn)信息塊的校驗(yàn)同步頭中的部分比特來 承載部分校驗(yàn)信息，再根據(jù)該承載部分校驗(yàn)信息的比特生成該校驗(yàn)同步頭中 的剩余比特。從而在不改變幀結(jié)構(gòu)、不增加復(fù)雜度的情況下，將現(xiàn)有技術(shù)中的校驗(yàn)信息塊中用于同步的信息利用起來，提高了編碼增益，增大了系統(tǒng)的 功率預(yù)算。


圖1是現(xiàn)有技術(shù)中針對10G EPON系統(tǒng)中的PCS層的信息編碼方法示意
圖2是根據(jù)本發(fā)明第 一 實(shí)施方式的信息編碼方法流程圖3是根據(jù)本發(fā)明第一實(shí)施方式的信息編碼方法示意圖4是根據(jù)本發(fā)明第二實(shí)施方式的信息譯碼方法流程圖5是根據(jù)本發(fā)明第二實(shí)施方式的信息譯碼方法示意圖6是根據(jù)本發(fā)明第一實(shí)施方式中待校驗(yàn)的信息包含2比特的線路編碼 塊同步頭的示意圖7是根據(jù)本發(fā)明第三實(shí)施方式的信息編碼方法中待校驗(yàn)的信息不包含 線路編碼塊同步頭中的次要比特的示意圖8是根據(jù)本發(fā)明第三實(shí)施方式中64b/66b線路編碼器生成的次要比特 不參與FEC編碼的示意圖9是根據(jù)本發(fā)明第三實(shí)施方式的信息編碼方法流程圖IO是根據(jù)本發(fā)明第三實(shí)施方式的信息編碼方法示意圖11是根據(jù)本發(fā)明第四實(shí)施方式的信息譯碼方法示意圖12是根據(jù)本發(fā)明第五實(shí)施方式的信息編碼裝置的結(jié)構(gòu)示意圖13是根據(jù)本發(fā)明第六實(shí)施方式的信息編碼裝置的結(jié)構(gòu)示意圖14是根據(jù)本發(fā)明第七實(shí)施方式的信息譯碼裝置的結(jié)構(gòu)示意圖。
1具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā) 明的實(shí)施方式作進(jìn)一步地詳細(xì)描述。
本發(fā)明的第一實(shí)施方式涉及一種信息編碼方法，本實(shí)施方式中的信息編碼
方法應(yīng)用于對EPON系統(tǒng)中的線路編碼塊進(jìn)行編碼，生成的校驗(yàn)信息塊的校驗(yàn) 同步頭為2比特，具體流程如圖2所示。
在步驟210中，發(fā)送端將信息數(shù)據(jù)從調(diào)和子層以以太網(wǎng)數(shù)據(jù)幀(Ethernet packet)的形式，通過以太網(wǎng)媒質(zhì)無關(guān)接口送入到PCS層，然后64b/66b線路編 碼器按傳送信息數(shù)據(jù)的類型對其進(jìn)行線路編碼，信息數(shù)據(jù)的類型分為純數(shù)據(jù)和 帶控制信息的數(shù)據(jù)。
具體地說，當(dāng)數(shù)據(jù)從以太網(wǎng)媒質(zhì)無關(guān)接口傳送到PCS層后，由64比特信息 模塊以64比特為單位將接收的信息數(shù)據(jù)分成K小塊信息。然后，由64b/66b線 路編碼器對每小塊信息進(jìn)行線路編碼，即在每小塊信息前面加2比特的同步頭， 同步頭中的一個(gè)比特?cái)y帶了指示該信息塊中數(shù)據(jù)類型的信息，如圖3所示。
接著，進(jìn)入步驟220，將經(jīng)過64b/66b線路編碼的線路編碼塊送入到加擾器 進(jìn)行加擾處理，以在最大程度上保證所傳送信息有足夠的切換，便于接收端的 時(shí)鐘恢復(fù)。也就是說，對經(jīng)64b/66b線路編碼后的每個(gè)線路編碼塊再進(jìn)行加擾(每 個(gè)線路編碼塊前所加的2比特同步頭不參與該加擾)，加擾后的線路編碼塊中的 信息數(shù)據(jù)用S, (/ = 0,1，...《)表示，加擾后的每個(gè)線路編碼塊中，包含2比特的 同步頭和64比特的信息數(shù)據(jù)，如圖3所示。
接著，進(jìn)入步驟230，將經(jīng)加擾后的線路編碼塊傳送到碼字緩存/排序模塊。 碼字緩存/排序模塊對收到的數(shù)據(jù)進(jìn)行緩存處理，當(dāng)碼字緩存/排序模塊接收的數(shù) 據(jù)達(dá)到FEC編碼器所要求的長度后，將接收的數(shù)據(jù)進(jìn)行排序，組成一個(gè)FEC編 碼幀，并將該FEC編碼幀傳送到FEC編碼器。如圖3所示，對線路編碼塊進(jìn)行 緩存，當(dāng)緩存的線路編碼塊的數(shù)據(jù)長度滿足FEC編碼器所要求的長度時(shí)，將其送入到FEC編碼器，送入到FEC編碼器的數(shù)據(jù)長度(即一個(gè)FEC編碼幀)為66xK 比特。
接著，進(jìn)入步驟240， FEC編碼器對所接收的信息進(jìn)行FEC編碼，生成相 對應(yīng)的校驗(yàn)信息，生成的校驗(yàn)信息的長度為65的倍數(shù)，如65xM個(gè)比特，如圖 3所示，Pi塊(i-l， 2, ...M)中承載的即為生成的4t瞼信息。
具體地說，F(xiàn)EC編碼器對收到的FEC編碼幀進(jìn)行FEC編碼，即對經(jīng)加擾后 的線路編碼塊進(jìn)行FEC編碼，生成相應(yīng)的校驗(yàn)信息。校驗(yàn)信息和線路編碼塊之 間存在著約束關(guān)系，正是由于這種約束關(guān)系增強(qiáng)了線路編碼塊的抗干擾能力。
接著，進(jìn)入步驟250，經(jīng)FEC編碼后的FEC碼字被傳送到校驗(yàn)字同步頭生 成器，校驗(yàn)字同步頭生成器生成包含校驗(yàn)塊和校驗(yàn)同步頭的校驗(yàn)信息塊。具體 地說，如圖3所示，為每個(gè)Pj塊添加1比特信息，這個(gè)比特信息的取值和這個(gè) Pi塊的第1個(gè)比特的取值是相同的，添加的這一比特與這個(gè)Pj塊的第1個(gè)比特 共同構(gòu)成校驗(yàn)信息塊的校驗(yàn)同步頭。比如說，Pi塊的第l個(gè)比特為"1"，那么， 可以在該比特之前(或該比特之后)添加一個(gè)為"1"的比特，取值為"11"的 兩個(gè)比特共同構(gòu)成了該校驗(yàn)信息塊的校驗(yàn)同步頭。從而形成了以66比特為單位 的校驗(yàn)信息塊，并且這長度為66比特的校驗(yàn)信息塊中的前2個(gè)比特為校驗(yàn)同步 頭，這長度為66比特的才交-瞼信息塊中的第二個(gè)比特至最后一個(gè)比特為校驗(yàn)信息， 也就是說，在校驗(yàn)信息塊中第二個(gè)比特既用于校驗(yàn)信息塊的同步，又用于對信 息數(shù)據(jù)的校驗(yàn)。每個(gè)校驗(yàn)信息塊中的校驗(yàn)同步頭是為了將FEC編碼碼字中的信 息數(shù)據(jù)和校驗(yàn)信息區(qū)分開來，即用于區(qū)分Si塊和Pj塊。
如果沿用校驗(yàn)信息塊中前2個(gè)比特為校驗(yàn)同步頭，后64個(gè)比特為校驗(yàn)塊的 概念，那么，本實(shí)施方式可以理解為將長度為65比特的Pi塊中的64個(gè)比特填 入校驗(yàn)塊中，剩余的1個(gè)比特填入校驗(yàn)同步頭，并將校驗(yàn)同步頭中另一個(gè)比特 的值設(shè)置為與該比特相等的值。
由于2比特的校驗(yàn)同步頭中有一個(gè)比特承載了校驗(yàn)信息，因此每一個(gè)校驗(yàn)信息塊中可以有65個(gè)比特來承載校驗(yàn)信息。與現(xiàn)有技術(shù)相比，本實(shí)施方式在沒 有增加系統(tǒng)復(fù)雜度和改變系統(tǒng)幀結(jié)構(gòu)的情況下，將校驗(yàn)信息塊中的校驗(yàn)同步頭 中用于同步的比特利用起來，允許FEC編碼中有更多的校驗(yàn)位對信息數(shù)據(jù)進(jìn)行 保護(hù)，從而提高了 FEC的編碼增益，進(jìn)而增大了 EPON系統(tǒng)的功率預(yù)算。
而且，通過將校驗(yàn)同步頭中另一個(gè)比特的值設(shè)置為與校驗(yàn)同步頭中承載校 驗(yàn)信息的比特相等的值，使得校驗(yàn)同步頭具有比特值相等的特性。由于經(jīng)線路 編碼生成的線路編碼塊的同步頭為"01"，或"10"，而本實(shí)施方式中生成的校 驗(yàn)同步頭只可能為"00"或"11"，因此，可以方便接收端利用線路編碼塊同步 頭的互異和校驗(yàn)同步頭的相等的特性來進(jìn)行線路編碼塊和校驗(yàn)信息塊的同步。 比如說，接收端可以通過同步頭是"00"(或"11")，還是"10"(或"01")直 接判斷出該塊是線路編碼塊還是校驗(yàn)信息塊，從而進(jìn)行塊的同步。
接著，進(jìn)入步驟260，將FEC碼字中的線路編碼塊部分和校驗(yàn)信息塊部分 送入到成幀模塊進(jìn)行數(shù)據(jù)的重組、成幀，以幀的形式傳送到物理媒質(zhì)附加子層 進(jìn)行發(fā)送。如圖3所示，將線路編碼塊和校驗(yàn)信息塊進(jìn)行重組和成幀，進(jìn)行碼 率調(diào)和后再傳送到物理J 某質(zhì)附加子層進(jìn)行發(fā)送。
值得一提的是，本實(shí)施方式中是在完成線路編碼后，對線路編碼塊進(jìn)行FEC 編碼前，對信息數(shù)據(jù)進(jìn)行加擾的，但在實(shí)際應(yīng)用中，也可以在進(jìn)行線路編碼之 前，先對信息數(shù)據(jù)進(jìn)行加擾，再將經(jīng)加擾后的信息數(shù)據(jù)進(jìn)行線路編碼。另外， 在實(shí)際應(yīng)用中，采用的線路編碼也可以是32b/34b編碼(或是其它n/ (n + 2)編 碼方式)，生成的校驗(yàn)信息長度為33比特(或是n+l比特)，具體實(shí)現(xiàn)方式與 本實(shí)施方式類似，在此不再贅述。
本發(fā)明的第二實(shí)施方式涉及一種信息譯碼方法，本實(shí)施方式對應(yīng)于第一實(shí) 施方式的信息編碼方法，具體流程如圖4所示。
在步驟410中，物理媒質(zhì)附加子層將從物理媒質(zhì)相關(guān)子層接收的信息進(jìn)行 幀同步。具體地說，物理士某質(zhì)附加子層將接收的信息傳送到FEC幀和線路編碼塊同步模塊，利用線路編碼同步頭的互異和校驗(yàn)同步頭的相等的特性完成線路 編碼塊和校驗(yàn)信息塊的同步。
接著，進(jìn)入步驟420,在完成線路編碼塊和校驗(yàn)信息塊的同步后，將每個(gè)校 驗(yàn)信息塊中的第一個(gè)比特去除掉。由于校驗(yàn)信息塊的校驗(yàn)同步頭中有一個(gè)比特 承載了部分4t驗(yàn)信息，而且2比特的校驗(yàn)同步頭為"00"或"11",具有比特值 相同的特性，因此，只要去除校驗(yàn)同步頭中的一個(gè)比特，就可以獲取該校驗(yàn)信 息塊中承栽的校驗(yàn)信息，便于后面進(jìn)行的FEC譯碼。
接著，進(jìn)入步驟430，將同步后的線路編碼塊和已被去除校驗(yàn)同步頭中一個(gè) 比特的校驗(yàn)信息塊，送到FEC碼字排序模塊進(jìn)行FEC幀的排序，當(dāng)FEC碼字 排序模塊中的數(shù)據(jù)構(gòu)成一個(gè)FEC幀時(shí)，將該FEC幀傳送到FEC譯碼器，如圖5 所示。
接著，進(jìn)入步驟440， FEC譯碼器對所接收的FEC幀進(jìn)行譯碼，在譯碼過 程中將線路編碼塊中的同步頭和64比特的信息數(shù)據(jù)(即Si塊)恢復(fù)出來，同時(shí) 將冗余的才交驗(yàn)信息，即Pi塊去掉，如圖5所示。
具體地說，F(xiàn)EC譯碼器根據(jù)獲取的校驗(yàn)同步頭中承載的校驗(yàn)信息，以及校 驗(yàn)信息塊中除校驗(yàn)同步頭之外承載的校驗(yàn)信息，對與該校驗(yàn)信息塊對應(yīng)的線路 編碼塊進(jìn)行FEC譯碼。該FEC譯碼器通過以下方式對與該校驗(yàn)信息塊對應(yīng)的線 路編碼塊進(jìn)行FEC譯碼對線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊的同步頭 進(jìn)行FEC譯碼。
接著，進(jìn)入步驟450，將經(jīng)過FEC譯碼后的信息進(jìn)行分段，也就是說，將 經(jīng)過FEC譯碼后的信息分為K段(即分成K個(gè)線路編碼塊)，每段包含64比特 的經(jīng)線路編碼的信息數(shù)據(jù)和2比特的線路編碼塊的同步頭，如圖5所示。
接著，進(jìn)入步驟460，對分為K段的信息進(jìn)行解擾，也就是說，對K個(gè)線 路編碼塊中的信息數(shù)據(jù)進(jìn)行解擾。
接著，進(jìn)入步驟470,對解擾后的K個(gè)線路編碼塊進(jìn)行64b/66b線路譯碼。具體地說，對解擾后的每個(gè)線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊中的同步
頭進(jìn)行64b/66b線路譯碼，并將完成64b/66b線路譯碼后的信息通過以太網(wǎng)媒質(zhì) 無關(guān)接口傳送到調(diào)和子層，如圖5所示。
值得一提的是，由于第一實(shí)施方式中是在完成線路編碼后，對線路編碼塊 進(jìn)行FEC編碼前，對信息數(shù)據(jù)進(jìn)行加擾的，因此本實(shí)施方式需要在進(jìn)行FEC譯 碼和64b/66b線路譯碼之間，對K個(gè)線路編碼塊中的信息數(shù)據(jù)進(jìn)行解擾。如果 第一實(shí)施方式中是在進(jìn)行線路編碼之前，先對信息數(shù)據(jù)進(jìn)行加擾，再將經(jīng)加擾 后的信息數(shù)據(jù)進(jìn)行線路編碼，則在本實(shí)施方式中，需要在完成64b/66b線路譯碼 之后，再進(jìn)行信息數(shù)據(jù)的解擾。
本發(fā)明的第三實(shí)施方式涉及一種信息編碼方法，本實(shí)施方式與第一實(shí)施方 式大致相同，其區(qū)別在于，在第一實(shí)施方式中，通過對經(jīng)線路編碼后的線路編 碼塊中的信息數(shù)據(jù)和同步頭進(jìn)行FEC編碼，得到校驗(yàn)信息，如圖6所示；而在 本實(shí)施方式中，通過對經(jīng)線路編碼后的線路編碼塊中的信息數(shù)據(jù)和同步頭中的 重要比特進(jìn)行FEC編碼，得到校驗(yàn)信息，如圖7所示，該重要比特為用于指示 同 一線路編碼塊中信息數(shù)據(jù)的類型的比特。
具體地說，由于在將64比特的信息數(shù)據(jù)進(jìn)行64b/66b線路編碼后，生成的 2個(gè)比特的線路編碼塊同步頭中，有一個(gè)比特除用于塊同步外還用于指示該線路 編碼塊中信息數(shù)據(jù)的類型，因此，可將該比特視為重要比特，另一個(gè)比特視為 次要比特，而且，由于線路編碼塊中的2比特同步頭具有互異的特性(即為"01" 或"10")，也就是說，通過對重要比特的取反即可得到該次要比特。因此，可 以將64比特的信息數(shù)據(jù)與該重要比特作為FEC編碼器的輸入數(shù)據(jù)比特送入到碼 字緩存/排序模塊中，等到碼字緩存/排序模塊中的數(shù)據(jù)比特構(gòu)成一個(gè)FEC編碼數(shù) 據(jù)幀時(shí)再一并送入到FEC編碼器進(jìn)行FEC編碼；而線路編碼塊同步頭中的次要 比特不參與該FEC編碼，如圖8所示。該方案可以使得相同大小的校驗(yàn)信息塊 保護(hù)較少的重要信息比特，從而提高了 FEC編碼的性能。本實(shí)施方式的流程圖與示意圖分別如圖9和圖IO所示。經(jīng)過64b/66b線路 編碼后的線路編碼塊同步頭中只有其中的一個(gè)重要比特參與FEC編碼，因此參 與FEC編碼的信息長度為65比特的倍數(shù)，而經(jīng)過FEC編碼后生成的校驗(yàn)信息 長度仍為65比特的倍數(shù)。校驗(yàn)信息塊的生成方法與第一實(shí)施方式相同，每個(gè)校 驗(yàn)信息塊中的第二個(gè)比特既用于校驗(yàn)信息塊的同步，又用于對信息數(shù)據(jù)的校驗(yàn)。
由此可見，由于線路編碼塊同步頭中有一個(gè)比特不參與FEC編碼，有效減 少了需要通過FEC編碼保護(hù)的信息量，使得更多的校驗(yàn)比特對盡可能少的有用 的信息數(shù)據(jù)進(jìn)行保護(hù)，從而獲得更大的編碼增益，增大了 EPON系統(tǒng)的功率預(yù) 算。而且，由于對用于指示數(shù)據(jù)類型的比特進(jìn)行了 FEC編碼保護(hù)，更大的編碼 增益可以提高對數(shù)據(jù)類型判斷的正確概率。
本發(fā)明的第四實(shí)施方式涉及一種信息譯碼方法，本實(shí)施方式對應(yīng)于第三實(shí) 施方式的信息編碼方法。因此，本實(shí)施方式與第二實(shí)施方式大致相同，其區(qū)別 在于，在第二實(shí)施方式中，接收端是對線路編碼塊中的信息數(shù)據(jù)和該線路編碼 塊的同步頭進(jìn)行FEC譯碼，在完成FEC譯碼后，進(jìn)行64b/66b線路譯碼的信息 為經(jīng)FEC譯碼后的線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊中的同步頭；而在 本實(shí)施方式中，接收端是對線路編碼塊中的信息數(shù)據(jù)，和該線路編碼塊的同步 頭中的重要比特進(jìn)行FEC譯碼，該重要比特為用于指示同一線路編碼塊中信息 數(shù)據(jù)的類型的比特(如圖ll所示)，在完成FEC譯碼后，進(jìn)行64b/66b線路譯 碼的信息為經(jīng)FEC譯碼后的線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊中的同步 頭中的重要比特，以及未參與該FEC譯碼的該同步頭中的次要比特。
本發(fā)明的第五實(shí)施方式涉及一種信息編碼裝置，包含線路編碼模塊，用 于對待校驗(yàn)的信息數(shù)據(jù)進(jìn)行線路編碼，生成包含同步頭的線路編碼塊；校驗(yàn)信 息生成模塊，用于對線路編碼塊中的信息數(shù)據(jù)和同步頭進(jìn)行FEC編碼，得到校 驗(yàn)信息；填入模塊，用于將部分校驗(yàn)信息填入校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定 的X比特；生成模塊，用于根據(jù)X比特的校驗(yàn)信息生成校驗(yàn)同步頭中剩余的Y比特，其中，X和Y為正整數(shù)；發(fā)送模塊，用于發(fā)送校驗(yàn)信息塊和對應(yīng)于該校 驗(yàn)信息塊的線路編碼塊。由于本實(shí)施方式中將校驗(yàn)信息塊中的校驗(yàn)同步頭中用 于同步的比特利用了起來，從而在不改變幀結(jié)構(gòu)、不增加復(fù)雜度的情況下，提 高了編碼增益，進(jìn)而增大了 EPON系統(tǒng)的功率預(yù)算。
本實(shí)施方式中的線路編碼塊為EPON的線路編碼塊，校驗(yàn)同步頭的大小為2 比特，X= 1， Y = 1，該生成模塊將1比特的Y比特的值，設(shè)置為與1比特的X 比特相等的值。使得校驗(yàn)同步頭具有比特值相等的特性，以便接收端可以利用 線路編碼同步頭的互異和校驗(yàn)同步頭的相等的特性來進(jìn)行線路編碼塊和校驗(yàn)信 息塊的同步。
另外，本實(shí)施方式還可以包含加擾模塊，用于對信息數(shù)據(jù)進(jìn)行加擾。加擾 模塊的加擾結(jié)果輸出到該線路編碼模塊；或者，加擾模塊對線路編碼模塊輸出 的信息數(shù)據(jù)進(jìn)行加擾，再將加擾結(jié)果輸出到校驗(yàn)信息生成模塊。
具體地說，如圖12所示，從上層來的數(shù)據(jù)進(jìn)入64b/66b線路編碼器(即線 路編碼模塊)，線路編碼器按照信息類型加上相應(yīng)的同步頭，生成一個(gè)包含2比 特同步頭的線路編碼塊。然后把線路編碼塊中的64比特信息數(shù)據(jù)送入到加擾器 (即加擾模塊)進(jìn)行加擾后送到緩存/排序器中，同時(shí)將線路編碼塊中的同步頭 也直接送入到緩存/排序器。緩存/排序器按照一定的規(guī)則儲存數(shù)據(jù)，當(dāng)存儲的數(shù) 據(jù)達(dá)到FEC編碼器(即校驗(yàn)信息生成模塊)所要求的信息長度66"時(shí)，緩存/ 排序器把這組信息順序地傳送到FEC編碼器，然后開始接收和儲存新的信息塊。 FEC編碼器在接收到信息組后，按照所選定的編碼規(guī)則對信息組進(jìn)行FEC編碼， 生成相對應(yīng)的校驗(yàn)信息。然后將校驗(yàn)信息以65比特為單位順序地送入到校驗(yàn)信 息塊緩存/排序器中，同時(shí)將各單位中的第1比特重復(fù)送到校驗(yàn)信息塊緩存/排序 器中，這樣就實(shí)現(xiàn)了填入模塊和生成模塊的功能，使得生成的校驗(yàn)信息塊中的 第一比特和第二比特構(gòu)成了此校驗(yàn)信息塊的校驗(yàn)同步頭。與此同時(shí)，F(xiàn)EC編碼 器將信息組傳送到信息數(shù)據(jù)緩存/排序器，信息數(shù)據(jù)緩存/排序器和校驗(yàn)信息塊緩存/排序器接收滿數(shù)據(jù)后將數(shù)據(jù)傳送到發(fā)送模塊等待成幀后發(fā)送到物理媒質(zhì)附加 子層。
本發(fā)明的第六實(shí)施方式涉及一種信息編碼裝置，本實(shí)施方式與第五實(shí)施方 式大致相同，其區(qū)別在于，在第五實(shí)施方式中，校驗(yàn)信息生成模塊用于對線路
編碼塊中的信息數(shù)據(jù)和同步頭進(jìn)行FEC編碼，得到校驗(yàn)信息；而在本實(shí)施方式 中，校驗(yàn)信息生成模塊用于對線路編碼塊中的信息數(shù)據(jù)和同步頭中的重要比特 進(jìn)行FEC編碼，得到校驗(yàn)信息，該重要比特為用于指示同一線路編碼塊中信息 數(shù)據(jù)的類型的比特。
具體地說，如圖13所示，來自上層的數(shù)據(jù)進(jìn)入到64b/66b線路編碼器進(jìn)行 編碼，線路編碼器按照信息類型加上相應(yīng)的同步頭(同步頭可放置于信息的頭 端或尾端)，然后線路編碼器把已進(jìn)行線路編碼的包含同步頭的66比特信息傳 送到相應(yīng)的緩存/排序器。具體地說，64b/66b線路編碼器把64比特信息數(shù)據(jù)送 入到加擾器進(jìn)行加擾，接著把加擾后的64比特信息數(shù)據(jù)和線路編碼塊同步頭中 的重要比特送到第一緩存/排序器中，為進(jìn)行FEC編碼做準(zhǔn)備；將該線路編碼塊 同步頭中的次要比特傳送到同步頭緩存/排序器中。各緩存/排序器按照一定的規(guī) 則儲存數(shù)據(jù)。當(dāng)?shù)谝痪彺?排序器存儲的數(shù)據(jù)達(dá)到FEC編碼器所要求的信息長度 65x/:時(shí)，第一緩存/排序器把這組信息順序的傳送到FEC編碼器，然后開始接 收和儲存新的信息塊。FEC編碼器在接收到信息組后，按照所選定的編碼規(guī)則 對信息組進(jìn)行FEC編碼，生成相對應(yīng)的校^驗(yàn)信息。然后將校驗(yàn)信息以65比特為 單位順序地送入到校驗(yàn)信息塊緩存/排序器中，同時(shí)將各單位中的第1比特也重 復(fù)送到校驗(yàn)信息塊緩存/排序器中，這樣，生成的校驗(yàn)信息塊中的第一比特和第 二比特構(gòu)成了此校驗(yàn)信息塊的校驗(yàn)同步頭。與此同時(shí)，F(xiàn)EC編碼器將信息組傳 送到信息數(shù)據(jù)緩存/排序器中，信息數(shù)據(jù)緩存/排序器和校驗(yàn)信息塊緩存/排序器接 收滿數(shù)據(jù)后，將數(shù)據(jù)傳送到發(fā)送模塊等待成幀后發(fā)送到物理媒質(zhì)附加子層。
由于在本實(shí)施方式中，線路編碼塊同步頭中有一個(gè)比特不參與FEC編碼，有效減少了需要通過FEC編碼保護(hù)的信息量，使得更多的冗余(校驗(yàn)比特)對 盡可能少的有用的信息數(shù)據(jù)進(jìn)行保護(hù)，從而獲得更大的編碼增益，增大了 EPON 系統(tǒng)的功率預(yù)算。而且，由于對用于指示lt據(jù)類型的比特進(jìn)行了 FEC編碼保護(hù)， 更大的編碼增益可以提高對數(shù)據(jù)類型判斷的正確概率。本發(fā)明的第七實(shí)施方式涉及一種信息譯碼裝置，對應(yīng)與第五或第六實(shí)施方 式中的信息編碼裝置，具體如圖14所示，包含接收模塊，用于接收校驗(yàn)信息塊 和與該校驗(yàn)信息塊對應(yīng)的線路編碼塊；同步模塊，用于根據(jù)校-瞼同步頭與線路 編碼塊的同步頭，對收到的校驗(yàn)信息塊和與該校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn) 行同步；獲取模塊，用于從同步后的校驗(yàn)信息塊中獲取校驗(yàn)信息，其中部分校 驗(yàn)信息從該校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特獲取，X為正整數(shù)；譯碼 模塊，用于根據(jù)該獲取模塊獲取的校驗(yàn)信息對與該校驗(yàn)信息塊對應(yīng)的線路編碼 塊進(jìn)行譯碼。該譯碼模塊可通過以下方式對與校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼 對線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊的同步頭進(jìn)行FEC譯碼；或者，對 線路編碼塊中的信息數(shù)據(jù)，和該線路編碼塊的同步頭中的重要比特進(jìn)行FEC譯 碼，該重要比特為用于指示同 一線路編碼塊中信息數(shù)據(jù)的類型的比特。本實(shí)施方式中的信息譯碼裝置還可包含線路譯碼模塊和解擾模塊。該線路 譯碼模塊用于對該譯碼模塊輸出的線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊中 的同步頭進(jìn)行線路譯碼；或者，對譯碼模塊輸出的線路編碼塊中的信息數(shù)據(jù)和 該線路編碼塊的同步頭中的重要比特，連同未輸入該譯碼模塊的該同步頭中的 其它比特進(jìn)行線路譯碼，線路譯碼時(shí)根據(jù)該同步頭中的重要比特判斷信息數(shù)據(jù) 的類型。該解擾模塊用于對信息數(shù)據(jù)進(jìn)行解擾。具體地說，該解擾模塊對線路譯碼 模塊輸出的信息數(shù)據(jù)進(jìn)行解擾，或者，該解擾模塊對譯碼模塊輸出的信息數(shù)據(jù) 進(jìn)行解擾，再將解擾結(jié)果輸出到線路譯碼模塊。綜上所述，在本發(fā)明的實(shí)施方式中，在生成校驗(yàn)信息塊時(shí)，利用該校驗(yàn)信 息塊的校驗(yàn)同步頭中的部分比特來承載部分校,瞼信息，再根據(jù)該承栽部分校驗(yàn) 信息的比特生成該校驗(yàn)同步頭中的剩余比特。從而在不改變幀結(jié)構(gòu)、不增加復(fù) 雜度的情況下，將現(xiàn)有技術(shù)中的校驗(yàn)信息塊中用于同步的信息利用起來，提高 了編碼增益，進(jìn)而增大了系統(tǒng)的功率預(yù)算。將2比特的校驗(yàn)同步頭中的1比特承載校驗(yàn)信息，并將校驗(yàn)同步頭中另1 比特的值，設(shè)置為與該承載校驗(yàn)信息的比特相等的值，使得校驗(yàn)同步頭具有比 特相等的特性，以便接收端可以利用線路編碼同步頭的互異和校驗(yàn)同步頭的相 等的特性來進(jìn)行線路編碼塊和校驗(yàn)信息塊的同步。對經(jīng)線路編碼后的信息數(shù)據(jù)和線路編碼塊的同步頭中的重要比特進(jìn)行FEC 編碼得到校驗(yàn)信息，該重要比特為用于指示同一線路編碼塊中信息數(shù)據(jù)的類型 的比特。由于該同步頭中用于線路編碼塊同步的部分比特不參與FEC編碼，有 效減少了需要通過FEC編碼保護(hù)的信息量，使得更多的冗余(校驗(yàn)比特)對盡 可能少的有用的信息數(shù)據(jù)進(jìn)行保護(hù)，從而獲得更大的編碼增益，增大了 EPON 系統(tǒng)的功率預(yù)算。而且，由于對用于指示數(shù)據(jù)類型的比特進(jìn)行了 FEC編碼保護(hù)， 更大的編碼增益可以提高對數(shù)據(jù)類型判斷的正確概率。雖然通過參照本發(fā)明的某些優(yōu)選實(shí)施方式，已經(jīng)對本發(fā)明進(jìn)行了圖示和 描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對其作各 種改變，而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1. 一種信息編碼方法，其特征在于，包含以下步驟生成校驗(yàn)信息塊時(shí)，在該校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特填 入部分校驗(yàn)信息，根據(jù)該X比特的校驗(yàn)信息生成該校驗(yàn)同步頭中剩余的Y 比特；其中，X和Y為正整數(shù)。
2. 根據(jù)權(quán)利要求1所述的信息編碼方法，其特征在于，所述X-Y;根據(jù)所述X比特的校驗(yàn)信息生成所述校驗(yàn)同步頭中剩余的Y比特的方 式如下將所述Y比特的值設(shè)置為與所述X比特對應(yīng)相等的值。
3. 根據(jù)權(quán)利要求2所述的信息編碼方法，其特征在于， 所述X-1、 Y= 1。
4. 根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的信息編碼方法，其特征在于， 在所述生成校驗(yàn)信息塊的步驟之前，還包含以下步驟對待校驗(yàn)的信息數(shù)據(jù)進(jìn)行線路編碼，生成包含信息數(shù)據(jù)和同步頭的線路 編碼塊。
5. 根據(jù)權(quán)利要求4所述的信息編碼方法，其特征在于，在所述生成線 路編碼塊的步驟之后，在所述生成校驗(yàn)信息塊的步驟之前，還包含以下步驟對所述線路編碼塊中的信息數(shù)據(jù)和同步頭進(jìn)行前向糾錯(cuò)編碼，得到所述 校驗(yàn)信息；或者，對所述線路編碼塊中的信息數(shù)據(jù)和同步頭中的重要比特進(jìn)行前向糾錯(cuò) 編碼，得到所述校驗(yàn)信息；所述重要比特為用于指示同一線路編碼塊中信息 數(shù)據(jù)的類型的比特。
6. 根據(jù)權(quán)利要求5所述的信息編碼方法，其特征在于，在進(jìn)行所述線路編碼的步驟之前，或在所述線路編碼的步驟與所述前向糾錯(cuò)編碼的步驟之間，還包含以下步驟對所述信息數(shù)據(jù)進(jìn)行加擾。
7. 根據(jù)權(quán)利要求4所述的信息編碼方法，其特征在于，在所述生成校 驗(yàn)信息塊的步驟之后，還包含以下步驟發(fā)送所述校驗(yàn)信息塊和對應(yīng)于該校驗(yàn)信息塊的線路編碼塊。
8. 根據(jù)權(quán)利要求4所述的信息編碼方法，其特征在于，所述對待校驗(yàn) 的信息數(shù)據(jù)進(jìn)行的線路編碼是64b/66b編碼或32b/34b編碼。
9. 一種信息譯碼方法，其特征在于，包含以下步驟從校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特獲取部分校驗(yàn)信息，根據(jù) 這部分校驗(yàn)信息和該校驗(yàn)信息塊中校驗(yàn)同步頭之外承載的校驗(yàn)信息，對與該 校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼，其中X為正整數(shù)。
10. 根據(jù)權(quán)利要求9所述的信息譯碼方法，其特征在于，在對與所述校 驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼的步驟之前，還包含以下步驟接收所述校驗(yàn)信息塊和與該校驗(yàn)信息塊對應(yīng)的線路編碼塊；根據(jù)所述校驗(yàn)同步頭與所述線路編碼塊的同步頭，對收到的所述校驗(yàn)信 息塊和與該校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行同步。
11. 根據(jù)權(quán)利要求9或IO所述的信息譯碼方法，其特征在于，對與所 述校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼的方式如下對所述線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊的同步頭進(jìn)行前向糾 錯(cuò)譯碼；或者，對所述線路編碼塊中的信息數(shù)據(jù)，和該線路編碼塊的同步頭中的重要比 特進(jìn)行前向糾錯(cuò)譯碼；所述重要比特為用于指示同 一線路編碼塊中信息數(shù)據(jù) 的類型的比特。
12. 根據(jù)權(quán)利要求11所述的信息譯碼方法，其特征在于，在對所述校 驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼的步驟之后，還包含以下步驟對經(jīng)所述前向糾錯(cuò)譯碼后的所述線路編碼塊中的信息數(shù)據(jù)和該線路編 碼塊中的同步頭進(jìn)行線路譯碼；或者，對經(jīng)所述前向糾錯(cuò)譯碼后的所述線路編碼塊中的信,t，數(shù)據(jù)和該線路編 碼塊的同步頭中的重要比特，連同未參與該前向糾錯(cuò)譯碼的該同步頭中的其 它比特進(jìn)行線路譯碼，線路譯碼時(shí)根據(jù)該同步頭中的重要比特判斷所述信息 數(shù)據(jù)的類型。
13. 根據(jù)權(quán)利要求12所述的信息譯碼方法，其特征在于，在所述線路 譯碼的步驟之后，或者在所述前向糾錯(cuò)譯碼的步驟和所述線路譯碼的步驟之 間，還包含以下步驟對所述信息數(shù)據(jù)進(jìn)行解擾。
14. 一種信息編碼裝置，其特征在于，包含填入模塊，用于將部分校驗(yàn)信息填入校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的 X比特；生成模塊，用于根據(jù)所述X比特的校驗(yàn)信息生成所述校驗(yàn)同步頭中剩 余的Y比特；其中，X和Y為正整數(shù)。
15. 根據(jù)權(quán)利要求14所述的信息編碼裝置，其特征在于，所述X-Y;所述生成模塊根據(jù)所述X比特的校驗(yàn)信息生成所述校驗(yàn)同步頭中剩余 的Y比特的方式如下將所述Y比特的值設(shè)置為與所述X比特對應(yīng)相等的值。
16. 根據(jù)權(quán)利要求15所述的信息編碼裝置，其特征在于，所述X-1、 Y= 1。
17. 根據(jù)權(quán)利要求14至16中任一項(xiàng)所述的信息編碼裝置，其特征在于， 該裝置還包含線路編碼模塊，用于對待校驗(yàn)的信息數(shù)據(jù)進(jìn)行線路編碼，生成包含信息 數(shù)據(jù)和同步頭的線路編碼塊。
18. 根據(jù)權(quán)利要求17所述的信息編碼裝置，其特征在于，該裝置還包含校驗(yàn)信息生成模塊，用于對所述線路編碼塊中的信息數(shù)據(jù)和同步頭進(jìn)行 前向糾錯(cuò)編碼，得到所述校驗(yàn)信息；或者，所述校驗(yàn)信息生成模塊用于對所述線路編碼塊中的信息數(shù)據(jù)和同 步頭中的重要比特進(jìn)行前向糾錯(cuò)編碼，得到所述校驗(yàn)信息；所述重要比特為 用于指示同 一線路編碼塊中信息數(shù)據(jù)的類型的比特。
19. 根據(jù)權(quán)利要求18所述的信息編碼裝置，其特征在于，該裝置還包含加擾模塊，用于對所述信息數(shù)據(jù)進(jìn)行加擾；所述加擾模塊的加擾結(jié)果輸出到所述線路編碼模塊；或者，所述加擾模塊對所述線路編碼模塊輸出的信息數(shù)據(jù)進(jìn)行加擾，將加擾結(jié) 果輸出到所述校驗(yàn)信息生成模塊。
20. 根據(jù)權(quán)利要求18所述的信息編碼裝置，其特征在于，該裝置還包含發(fā)送模塊，用于發(fā)送所述校驗(yàn)信息塊和對應(yīng)于該校驗(yàn)信息塊的線路編碼塊。
21. —種信息譯碼裝置，其特征在于，包含獲取模塊，用于從校驗(yàn)信息塊中獲取校驗(yàn)信息，其中部分校驗(yàn)信息從該校驗(yàn)信息塊的校驗(yàn)同步頭中預(yù)定的X比特獲取，X為正整數(shù)；譯碼模塊，用于根據(jù)所述獲取模塊獲取的校驗(yàn)信息對與該校驗(yàn)信息塊對 應(yīng)的線路編碼塊進(jìn)行譯碼。
22. 根據(jù)權(quán)利要求21所述的信息譯碼裝置，其特征在于，該裝置還包含接收模塊，用于接收所述校驗(yàn)信息塊和與該校驗(yàn)信息塊對應(yīng)的線路編碼塊；同步模塊，用于根據(jù)所述校驗(yàn)同步頭與所述線路編碼塊的同步頭，對收到的所述校驗(yàn)信息塊和與該校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行同步；所述獲取模塊從同步后的校驗(yàn)信息塊獲取所述校驗(yàn)信息。
23. 根據(jù)權(quán)利要求21或22所述的信息譯碼裝置，其特征在于，所述譯 碼模塊對與所述校驗(yàn)信息塊對應(yīng)的線路編碼塊進(jìn)行譯碼的方式如下對所述線路編碼塊中的信息數(shù)據(jù)和該線路編碼塊的同步頭進(jìn)行前向糾 錯(cuò)譯碼；或者，對所述線路編碼塊中的信息數(shù)據(jù)，和該線路編碼塊的同步頭中的重要比 特進(jìn)行前向糾錯(cuò)譯碼；所述重要比特為用于指示同 一 線路編碼塊中信息數(shù)據(jù) 的類型的比特。
24. 根據(jù)權(quán)利要求23所述的信息譯碼裝置，其特征在于，該裝置還包含線路譯碼模塊，用于對所述譯碼模塊輸出的所述線路編碼塊中的信息數(shù) 據(jù)和該線路編碼塊中的同步頭進(jìn)行線路譯碼；或者，所述線路譯碼模塊用于對所述譯碼模塊輸出的所述線路編碼塊中的信 息數(shù)據(jù)和該線路編碼塊的同步頭中的重要比特，連同未參與所述前向糾錯(cuò)譯碼的該同步頭中的其它比特進(jìn)行線路譯碼，線路譯碼時(shí)根據(jù)該同步頭中的重 要比特判斷所述信息數(shù)據(jù)的類型。
25.根據(jù)權(quán)利要求24所述的信息譯碼裝置，其特征在于，該裝置還包含解擾模塊，用于對所述信息數(shù)據(jù)進(jìn)行解擾；所述解擾模塊對所述線路譯碼模塊輸出的信息數(shù)據(jù)進(jìn)行解擾，或者，所 述解擾模塊對所述譯碼模塊輸出的信息數(shù)據(jù)進(jìn)行解擾，再將解擾結(jié)果輸出到 所述線路譯碼模塊。
全文摘要
本發(fā)明涉及通信領(lǐng)域，公開了一種信息編碼譯碼方法及裝置，使得系統(tǒng)在不改變幀結(jié)構(gòu)的情況下，提高了編碼增益。本發(fā)明中，在生成校驗(yàn)信息塊時(shí)，利用該校驗(yàn)信息塊的校驗(yàn)同步頭中的部分比特來承載部分校驗(yàn)信息，再根據(jù)該承載部分校驗(yàn)信息的比特生成該校驗(yàn)同步頭中的剩余比特。對經(jīng)線路編碼后的信息數(shù)據(jù)和線路編碼塊的同步頭中的重要比特進(jìn)行FEC編碼得到校驗(yàn)信息，該重要比特為用于指示同一線路編碼塊中信息數(shù)據(jù)的類型的比特。
文檔編號H04L1/00GK101312385SQ200710109329
公開日2008年11月26日 申請日期2007年5月23日 優(yōu)先權(quán)日2007年5月23日
發(fā)明者封東寧, 梁偉光, 耿東玉 申請人:華為技術(shù)有限公司