專利名稱：用于在可連接終端和外圍設備電路之間提供接口的控制電路的制作方法
技術領域：
本發(fā)明涉及一種用于在可連接終端和外圍設備電路之間提供接 口的控制電路。
背景技術：
多種附件或外圍設備可以連接到電子設備例如移動電話手機。 外圍設備或附件所連接的設備被稱作終端?？梢赃B接到各種終端的 附件的一個例子是耳機。終端和附件之間的接口可以使用有線連接 器或可選地使用無線連接來實現(xiàn)。在單個有線連接中，可能需要傳 送音頻和數(shù)據信號，并且終端還可以向附件提供能量。圖1給出了例如可以連接到移動電話手機的耳機10。耳機10包 括左揚聲器11、右揚聲器12以及插頭13。圖2更詳細地給出了圖1 中耳機10的插頭13。插頭13的本體包括套管21、環(huán)圈22以及末 梢端頭(terminating tip) 23,它們中的每個均提供與終端中插座的 接觸點。這些插頭接觸通常稱為電極。在此例子中，端頭23連接至 左揚聲器ll,環(huán)圏22連接至右揚聲器，而插頭套管21用于接地連 接。在消費品音頻和通信產品中頻繁地使用標準音頻/視頻(A/V ) 插頭和插座。A/V插頭對很多人是熟悉的，其中典型的A/V包括一 系列電隔離的圓柱形分段，結束于端頭分段。圖3給出了耳機30。在該耳機30中，除了左右揚聲器和插頭之 外，還具有麥克風31。因此，該耳機的插頭部分可以包括四個接觸 點 一個套管、兩個環(huán)圏以及一個端頭。該額外的環(huán)圏用于麥克風。 可選擇地，可以使用具有三個接觸的插頭，但在此情況下，相同的 信號被引導至左揚聲器和右揚聲器。還存在更高級的耳機終端配置，其中在終端和耳機之間傳送一些控制信號。這些控制信號可以是例如音量調節(jié)信號、控制呼叫(掛機或摘 機)的信號，或用于控制音樂播放器操作的信號。圖4示出了此類高級耳機-終端配置的框圖。該系統(tǒng)包括終端 401、附件402以及它們之間的單線總線403。在此上下文中，總線 是終端401和附件402的專用集成電路(ASIC) 413之間的聯(lián)接器。 現(xiàn)有技術解決方案中的系統(tǒng)加以工作，使得在終端401 —側具有通 過電阻Rbias411 (通常為2.2k歐姆)連接到該單線總線的2V至2.5V 的偏壓Vb^410。在附件402 —側，麥克風412(例如電容式麥克風) 連接到總線403。電阻Rbias 411將調制的麥克風電流轉換為交流(AC ) 電壓，該電壓進一步在終端401的音頻級中放大。在附件402 —側， 使用MicCtrl419來控制麥克風412的操作。對于附件控制以及將任何用戶交互信號發(fā)送至終端401，低功率 ASIC 413也連接至總線403。其還使用Rbias411作為工作電阻，用 于通過終端401和附件402 —側上的"漏極開路"型輸出來進行數(shù) 字信號發(fā)送。"漏極開路"輸出是這樣一種輸出信號，即通過ASIC 的FET來完成拉低(O比特)，而通過外部電阻來完成拉高(1比特)。 DataCom管腳414用作附件402 —側的輸入/輸出(I/O)。ASIC 413也必須經過總線403來接收其供電電壓。當將附件 ASIC 413的VDD415直接連接到總線403時，其供電電容器416對 于音頻和數(shù)據信號變?yōu)槎搪?，因為其通常具有相當大電?例如 47^ )并在音頻頻率處具有低阻抗。因此，需要電阻Rse^417來將終端401從VDD415處解耦合。Rserial417的值必須不能太大，因為電阻太大的Rse^417將導致太低的VDD供電電壓。當前技術至少要求VoD為1V到1.5V。當在總線上發(fā)生數(shù)字信號發(fā)送時，邏輯低電 平數(shù)據(0比特)意味著從節(jié)點420到GND的電壓接近于0V。在邏 輯低電平脈沖(0比特)期間，沒有二極管418的話，則供電電容器416將經由RseHa,進行相當迅速的放電。為了防止這樣，在VDD 4 1 5和Rsenal417之間使用二極管418,從而避免任何電流從ASIC 413的 供電電容器416中回流。盡管Rseriai417和二極管418的位置可以互 換，但這會使得將二極管418與ASIC 413的集成存在問題。不幸的是，二極管418的非線性特性對總線403上的音頻信號 具有整流效應。通過合理的RseHaJi ( 800歐姆至2k歐姆)，這可以 在音頻信號中引起不可接受的失真。二極管418的阻抗變化也是一個問題。二極管418的阻抗與合 理Rseria,處于相同范圍(500歐姆)，并且其隨著ASIC 413的供電電 流(其隨溫度變化)以及操作狀態(tài)(激活性)發(fā)生變化。二極管418 的阻抗還隨組件的變化而變化。二極管418和Rserial417形成阻抗， 其并聯(lián)于Rbias411。通過使用上述變化的并聯(lián)阻抗所確定的因子，麥 克風412 AC電流在終端401的輸入處被轉換為麥克風412的電壓。 這導致了不期望的音頻水平變化。發(fā)明內容根據本發(fā)明第一方面，提供一種控制電路，用于在可連接終端 和外圍設備電路之間提供接口 ，其中，所述外圍設備電路包括總線線路，用于在所述外圍設備電路與所述終端設備電路之間 傳送數(shù)據和功率；電荷存儲設備，被設置為通過所述總線線路從所述終端設備電 路中接收功率，并將所述功率提供給所述控制電路；其中，所述控制電路可以操作用于響應于所述終端設備電路 傳輸由較高電壓電平所表示的第 一數(shù)據值，而將所述電荷存儲設備 連接到所述總線線路，以接收功率從而進行存儲；以及，響應于所 述終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而將所 述電荷存儲設備從所述總線線路上斷開連接，以防止所述電荷存儲 設備通過所述總線進行放電。以此方式，可以通過該接口將數(shù)據(包括音頻信號)和功率傳 送到所述外圍設備，并且極大地改進了外圍設備的音頻性能。該控制電路制造便宜，并且占用很小的空間。在價格和尺寸方面，控制 電路可與二極管解決方案相提并論。該控制電路可以容易地集成到ASIC中?？刂齐娐房梢圆僮饔糜冢憫谕鈬O備電路傳輸由較低電壓 電平所表示的數(shù)據值，而將電荷存儲設備從總線線路上斷開連接?？刂齐娐房梢园ㄩ_關，用于實行電荷存儲設備與總線線路的 連接和斷開連接。該開關可以是p通道增強模式金屬氧化物半導體場效應晶體管。根據本發(fā)明第二方面，提供一種專用集成電路(ASIC),其包 括第一方面的控制電路。根據本發(fā)明第二方面，提供一種外圍設備電路，包括第一方面 的控制電路。根據本發(fā)明第四方面，提供一種系統(tǒng)，其至少包括終端設備電 路和第三方面的外圍設備電路。根據本發(fā)明第五方面，提供一種外圍設備電路，用于在可連接 終端和外圍設備電路之間提供接口，其中，所述外圍設備電路包括:總線線路，用于在所述外圍設備電路與所述終端設備電路之間 傳送數(shù)據和功率；控制電路；電荷存儲設備，被設置為通過所述總線線路從所述終端設備電 路中接收功率，并將所述功率提供給所述控制電路；其中，所述控制電路可以操作用于響應于所述終端設備電路 傳輸由較高電壓電平所表示的第 一數(shù)據值，而將所述電荷存儲設備 連接到所述總線線路，以接收功率從而進行存儲；以及，響應于所 述終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而將所 述電荷存儲設備從所述總線線路上斷開連接，以防止所述電荷存儲 設備通過所述總線進行放電。根據本發(fā)明第六方面，提供一種外圍設備，包括第一方面的控 制電路。根據本發(fā)明第七方面，提供一種外圍設備，包括第五方面的外 圍設備電路。根據本發(fā)明第八方面，提供一 種用于控制可連接終端與外圍設備電路之間的接口的裝置，其中，所述外圍設備電路包括用于在所述外圍設備電路與所述終端設備電路之間傳送數(shù)據和 功率的裝置；用于通過傳送數(shù)據和功率的裝置從所述終端設備電路中接收功 率，并將所述功率提供給所述控制電路的裝置；其中，用于控制的裝置可以操作用于響應于所述終端設備電 路傳輸由較高電壓電平所表示的第一數(shù)據值，而將用于接收和提供 功率的裝置連接到用于傳送數(shù)據和功率的裝置，以接收功率從而進 行存儲；以及，響應于所述終端設備電路傳輸由較低電壓電平所表 示的第二數(shù)據值，而將用于接收和提供功率的裝置從用于傳送數(shù)據 和功率的裝置上斷開連接，以防止用于接收和提供功率的裝置通過用于傳送數(shù)據和功率的裝置進行放電。根據本發(fā)明第九方面，提供一種在可連接終端和外圍設備電路 之間」提供接口的方法，該方法包括響應于所述終端設備電路傳輸由較高電壓電平所表示的第一數(shù) 據值，而將電荷存儲設備連接到總線線路，以接收功率從而進行存 儲；以及，響應于所述終端設備電路傳輸由較低電壓電平所表示的 第二數(shù)據值，而將所述電荷存儲設備從所述總線線路上斷開連接， 以防止所述電荷存儲設備通過所述總線進行放電。該方法可以包括響應于外圍設備電路傳輸由較低電壓電平所 表示的數(shù)據值，而將電荷存儲設備從總線線路上斷開連接。根據本發(fā)明第十方面，提供一種在可連接終端和外圍設備電路 之間提供接口的方法，該方法包括響應于所述終端設備電路傳輸由較高電壓電平所表示的第一數(shù) 據值，而將電荷存儲設備連接到總線線路，以接收功率從而進行存 儲的步驟；以及，響應于所述終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而將所述電荷存儲設備從所述總線線路上斷開 連接，以防止所述電荷存儲設備通過所述總線進行放電的步驟。根據本發(fā)明第十一方面，提供一種計算機可讀介質，其具有用 于在可連接終端和外圍設備電路之間提供接口的計算機可執(zhí)行組件，包括用于響應于所述終端設備電路傳輸由較高電壓電平所表示的第 一數(shù)據值，而將電荷存儲設備連接到總線線路，以接收功率從而進 行存儲的組件；以及，響應于所述終端設備電路傳輸由較低電壓電 平所表示的第二數(shù)據值，而將所述電荷存儲設備從所述總線線路上 斷開連接，以防止所述電荷存儲設備通過所述總線進行放電的組件。根據本發(fā)明第十二方面，提供一種計算機程序，其包括程序代 碼裝置，該程序代碼裝置在處理器上運行時適用于執(zhí)行第九方面的 方法步驟中的任意一個。根據本發(fā)明第十三方面，提供一種計算機程序產品，其包括存 儲在計算機可讀介質中的程序代碼裝置，該程序代碼裝置在處理器 上運行時適用于執(zhí)行第九方面的方法步驟中的任意一個。任何電路可以包括一個或多個處理器、存儲器和總線線路。所 描述的一個或多個電路可以共享電路元件。本發(fā)明包括一個或多個分離的或各種組合的方面、實施方式或 特征，而不管是否在該組合或隔離中進行了特定聲明(包括所要求 保護的)。上述發(fā)明內容僅旨在示例而非限制。


當結合附圖進行考慮時，從隨后的詳細描述中，本發(fā)明的這些 和其他特征將通過示例而變得清楚明了，其中 圖1示出了一種耳機； 圖2示出了 A/V插頭； 圖3示出了一種耳機；圖4是現(xiàn)有技術耳機-終端配置的示意框圖； 圖5是耳機-終端配置的示意框圖； 圖6是耳機-終端配置的示意框圖； 圖7表示p通道晶體管的輸出特性；圖8表示p通道晶體管的輸出特性，其示出了 lD相對于V&圖的 所有四個象限；以及圖9是表示在可連接終端與外圍設備電路之間提供接口的方法 流程圖。
具體實施方式
除了二極管418現(xiàn)在被開關所替代，并且還有在附件側413處 具有新管腳VoDCtrl519用于控制該開關之外，圖5和圖6與圖4相 同 在整個說明書中，使用相同的數(shù)字標記來描述相同的模塊。終 端401與附件402的ASIC413之間的接口在本說明書中稱為總線， 其可以例如是終端401與附件402的ASIC 413之間的連接器或導線。在圖5中，圖4的二極管418被開關518所替代，在此情況下 該開關為模擬開關。開關518可以由附件側的VDDCtrl 519來控制。 該開關可以是開路(電阻高)或閉合(電阻很小)。開關518的一 端(節(jié)點520)連接至Rserial417,而另一端(節(jié)點521 )連接至附件 402的ASIC 413的VDD 415。連接至Rserial 417的該端(節(jié)點520) 主要為(通常如此，例外在于當附件402的終端401在總線上拉到 邏輯低電平(0比特)的時候)基本上與連接至VDD415的端(節(jié)點 521)處于相同的電壓，因為開關518是閉合的。在此上下文中，當 參考電壓的時候，它們均是相對于地來測量的，除非另行提及。開 關518是由附件ASIC413所控制的低阻抗開關。當總線403通過 Rbias411被拉至邏輯高電平時，開關518應當閉合以向ASIC413提 供功率。邏輯高電平在總線403上是缺省值。開關518主要為(通常如此，例外之處在于當在總線403上拉 動邏輯低電平時)閉合(低電阻)，并且允許經由Rse^417來向ASIC413供電。由于開關518的電阻范圍為幾歐姆并且跨越該電阻具有非 常低的電壓壓降，所以Rserial417不可避免地可能消耗圖4中二極管 418的0.2V至0.5V的電壓壓降。因此，Rserial417的電阻值可以高于 現(xiàn)有技術解決方案中的電阻值。Rse^417現(xiàn)在可以處于2k至4k歐姆的范圍內(在當前解決方案中，如參考圖4所描述，R^a,417不 能高出lk歐姆太多)。這意味著，Rseria,417現(xiàn)在可以支配開關518的電阻以及開關518的電阻的可能的非線性。通過并聯(lián)電阻Rbias411 和RseHal 417將麥克風電流轉換為AC電壓。由于現(xiàn)在Rserial 417較高， 所以在終端401輸入處存在有更多可用的AC電壓。Rserial 417對于 開關518電阻的支配性還最小化了由于開關518的電阻而引起的終 端401處AC輸入電壓溫度變化的任何影響。ASIC 413提供對開關518的控制，從而當由終端401或附件402 在總線403上將邏輯電平拉低時(0比特)，其總是處于開路(高電 阻)，因為當在總線403上將邏輯電平拉低時，供電電容器416可 以通過Rse^417來》文電。結果，當電流可以流回終端401的時^f'美， ASIC 413的供電電容器416從總線斷開連接。ASIC 413自身知道其 何時將總線的邏輯電平拉低，因為其將信號信息發(fā)送至終端401。此 外，其可以通過雙向DataCom管腳414來觀察總線403,并且當終 端401正在將邏輯低電平發(fā)送至附件402的時候還可以通過使用 VDDCtrl管腳來打開開關518。每當在總線403上拉至邏輯1時，開 關518應當快速地閉合以允許對供電電容器416進行充電。在圖6中，p通道增強模式金屬氧化物半導體場效應晶體管 (P-MOSFET) 619作為開關操作。如圖6所示，晶體管619的柵極 連接到VDDCtrl 519，源極連接到ASIC 413的VDD 415，并且漏極連 接到Rserial417。晶體管619現(xiàn)在可以由VooCtrl519來控制，從而晶 體管619按照其在技術資料(datasheet)中規(guī)定的那樣操作(柵極 電壓相對于源極為負，從而使得該晶體管從漏極向源極導通)。在VoDCtrl519處的邏輯高電壓電平(接近于Vdd)使得柵極-源極電壓V^接近于0V,這將晶體管619在漏極合源極之間設置為非常高的阻抗(開關開路)。在VoDCtrl519處的邏輯低電平(接近 于GND)將大約VDD的電壓應用于跨柵極-源極(其中柵極相對于源 極電壓為負)。供電電壓Vdd以及由此的I Vgs I大于IV，因為即使 對于低功率ASIC而言，其也是最小的可操作電壓。晶體管619具有0.4V-0.8V的低閾值電壓，并且具有低的接通電 阻。當柵極電壓相對于源極(這里為VoD節(jié)點)比閾值更負時，漏 極-源極通道在幾歐姆的范圍內變得電阻很小(開關閉合，即晶體管 導通)。正常情況下，當P-MOSFET晶體管被應用于其它應用時，漏極 電壓相對于源極(Vgs)為負，并且如果柵極將MOSFET控制為導通， 則電流從源極流向漏極。然而，漏極電壓相對于源極(Vds)主要為 負，這在P-MOSFET的技術資料中并未明確規(guī)定。Vds僅當在總線 403上將邏輯電平拉低的時候才是負的。如果P-MOSFET 619仍然被 控制為低電阻，則其將允許電流從源極流向漏極，并且由此對供電 電容器416進行放電。然而，當將邏輯電平拉低時，MOSFET619 仍然需要由ASIC413來控制，使得其具有高電阻。圖7描述了如晶體管銷售商通常所描述的典型p通道MOSFET 的輸出特性。在水平軸上，具有負的漏極-源極電壓Vds，而在垂直 軸上，具有負的漏極電流Io。圖中的每條曲線表示具有不同的負Vgs 值的輸出特性。圖7僅示出了圖表的第一象限(其它三個象限在此 圖中不可見)。圖8示出了-I。相對于-Vds圖表的所有4個象限。晶體管619主 要(當開關閉合時)在該-Io相對于-Vds圖表的左下角(第三象限) 中操作，其接近于在圖7中不可見的具有正ID (例如+50W )和Vds(例如+10mV)的原點(origin)。這在ASIC 413控制柵極從而開 關閉合(即晶體管處于低電阻)的時候是這樣的情況。Vgs然后可以 是大約-1.8V。當Vgs等于-2V的時候，可以從圖8中看到的是對應于Vgs=-2V 的曲線在接近于原點的操作點中幾乎為直線。這是相比于圖4中的二極管解決方案，本晶體管開關解決方案為何提供了極低的音頻失 真的另一原因。當開關開路時(晶體管電阻高)，晶體管619在圖8圖表的第 一象限(右上)僅操作很短時間，因為在總線403上將邏輯電平拉 低。示例值例如可以是總線電壓-0V， VDD 1.8V， Vds -1.8V, Vgs 0V,并且Id-1iiA。在圖8中，該可操作點在V&軸上的1.8V 處。如圖6所示P通道MOSFET晶體管具有寄生二極管620。在根 據FET技術資料的通常應用中，其被反向偏置(陰極相對于陽極為 正)并且因此并不導通。然而，當VDD415初始為0V的時候，寄生 二極管620在附件402的啟動階段有幫助。沒有寄生二極管620的 話，ASIC 413將不能將任何電壓應用于柵極以使得晶體管619導通。 結果，VDD415將并不開始上升，并且沒有電流從漏極流向源極-死 鎖。然而，寄生二極管620正處于導通并且將電流應用到供電電容 器416，并且附件413的VDD415將要爬升。 一旦Vdd415比晶體管 619的閾值大一點，則電流將不再流經寄生二極管，而是二極管619 變得導通，并且最后僅具有幾歐姆的電阻。該寄生二極管620對于 例如音頻信號將不再可見，因為其被導通的晶體管所短路。代替使用p通道MOSFET619,也可以應用雙極晶體管。然而， 雙極晶體管并不提供寄生二極管，因此可以使用額外的組件來代替 寄生二極管620。開關518、 619可以連接到總線403。開關518、 619可以物理地位于附件402中。系統(tǒng)可以至少包括開關518、 619，附件402,總線403以及終 端401。圖9是表示在可連接終端和外圍設備電路之間提供接口的方法的流程圖。方法在900開始，并且包括(902 )響應于所述終端設備電路傳 輸由較高電壓電平所表示的第 一數(shù)據值，而將所述電荷存儲設備連接到所述總線線路，以接收功率從而進行存儲；以及，(904)響應 于所述終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而 將所述電荷存儲設備從所述總線線路上斷開連接，以防止所述電荷 存儲設備通過所述總線進行放電。該方法在906處結束。應該理解，前述電路除了上述功能之外還可以具有其他功能， 并且這些功能可以由相同的電路來執(zhí)行。本申請人在本文單獨公開了此處所描述的每個單獨特征以及兩 個或更多此類特征的任意組合，公開的程度在于此類特征或組合能 夠根據本領域技術人員的 一般公知常識并基于本發(fā)明來整體實現(xiàn)， 而不管此類特征或特征組合是否解決了這里所公開的問題，并且不 對權利要求的范圍構成限制。本申請人指出，本發(fā)明的各種方面可 以包括任何此類單獨特征或特征的組合。根據前述描述，對于本領 域技術人員而言很明顯的是，可以在本發(fā)明的范圍內做出各種修改。盡管已經示出、描述并指出了應用于本發(fā)明優(yōu)選實施方式的根 本新穎特征，但需要理解的是，本領域技術人員在不脫離本發(fā)明實 質的情況下，可以對所述方法和設備的形式以及細節(jié)做出各種省略 和替代。例如，在表達上指出，以基本相同方式執(zhí)行基本相同功能 以實現(xiàn)相同結果的那些元素和/或方法步驟的所有組合處于本發(fā)明的 范圍中。此外，應當理解，結合任何公開形式或本發(fā)明實施方式而已公開或描述或建議的形式或實施方式中作為設計選擇的 一 般問 題。因此這意味著，其限制僅由所附權利要求書的范圍來指示。此外，在權利要求中，裝置加功能的表述意在于覆蓋這里所述 描述的結構，其執(zhí)行所引用的功能以及結構上等同和等同結構。因 此，盡管釘子和螺釘在結構上的不等同之處在于釘子采用圓柱表面來將木制部件固定在一起，而螺釘采用螺旋表面，但在緊固木制部 件的環(huán)境中，釘子和螺釘可以是等同結構。
權利要求
1.一種用于在可連接終端和外圍設備電路之間提供接口的控制電路，其中，所述外圍設備電路包括總線線路，用于在所述外圍設備電路與所述終端設備電路之間傳送數(shù)據和功率；電荷存儲設備，被設置為通過所述總線線路從所述終端設備電路中接收功率，并將所述功率提供給所述控制電路；其中，所述控制電路可以操作用于響應于所述終端設備電路傳輸由較高電壓電平所表示的第一數(shù)據值，而將所述電荷存儲設備連接到所述總線線路，以接收功率從而進行存儲；以及，響應于所述終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而將所述電荷存儲設備從所述總線線路上斷開連接，以防止所述電荷存儲設備通過所述總線進行放電。
2. 根據前述任一權利要求所述的控制電路，可操作用于響應 于所述外圍設備電路傳輸由所述較低電壓電平所表示的數(shù)據值，而 將所述電荷存儲設備從所述總線線路上斷開連接。
3. 根據前述任一權利要求所述的控制電路，包括開關，用于實 行所述電荷存儲設備與總線線路的連接和斷開連接。
4. 根據權利要求3所述的控制電路，其中，所述開關是p通道增強模式金屬氧化物半導體場效應晶體管。
5. —種專用集成電路(ASIC),包括前述任一權利要求所述的 控制電路。
6. —種外圍設備電路，包括權利要求1-4中任一項所述的控制 電路。
7. —種系統(tǒng)，至少包括終端設備電路和權利要求6所述的外圍 設備電路。
8. —種外圍設備電路，用于在可連接終端和外圍設備電路之間 提供接口，其中，所述外圍設備電路包括總線線路，用于在所述外圍設備電路與所述終端設備電路之間傳送數(shù)據和功率； 控制電路；電荷存儲設備，被設置為通過所述總線線路從所述終端設備電路 中接收功率，并將所述功率提供給所述控制電路；其中，所述控制電路可以操作用于響應于所述終端設備電路傳 輸由較高電壓電平所表示的第 一數(shù)據值，而將所述電荷存儲設備連 接到所述總線線路，以接收功率從而進行存儲；以及，響應于所述 終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而將所述 電荷存儲設備從所述總線線路上斷開連接，以防止所述電荷存儲設 備通過所述總線進行放電。
9. 一種外圍設備，包括權利要求1至4中任一項所述的控制電路。
10. —種外圍設備，包括權利要求8所述的外圍設備電路。
11. 一種用于控制可連接終端與外圍設備電路之間的接口的裝 置，其中，所述外圍設備電路包括用于在所述外圍設備電路與所述終端設備電路之間傳送數(shù)據和 功率的裝置；用于通過傳送數(shù)據和功率的裝置從所述終端設備電路中接收功 率，并將所述功率提供給所述控制電路的裝置；其中，用于控制的裝置可以操作用于響應于所述終端設備電路 傳輸由較高電壓電平所表示的第一數(shù)據值，而將所述用于接收和提 供功率的裝置連接到所述用于傳送數(shù)據和功率的裝置，以接收功率 從而進行存儲；以及，響應于所述終端設備電路傳輸由較低電壓電 平所表示的第二數(shù)據值，而將所述用于接收和提供功率的裝置從用 于傳送數(shù)據和功率的裝置上斷開連接，以防止所述用于接收和提供 功率的裝置通過用于傳送數(shù)據和功率的裝置進行放電。
12. —種在可連接終端和外圍設備電路之間提供接口的方法，該 方法包4舌響應于所述終端設備電路傳輸由較高電壓電平所表示的第 一 數(shù) 據值，而將電荷存儲設備連接到總線線路，以接收功率從而進行存儲；以及，響應于所述終端設備電路傳輸由較低電壓電平所表示的 第二數(shù)據值，而將所述電荷存儲設備從所述總線線路上斷開連接， 以防止所述電荷存儲設備通過所述總線進行放電。
13. 根據權利要求12所述的方法，包括響應于所述外圍設備 電路傳輸由所述較低電壓電平所表示的數(shù)據值，而將所述電荷存儲 設備從總線線路上斷開連接。
14. 一種在可連接終端和外圍設備電路之間提供接口的方法，該 方法包括響應于所述終端設備電路傳輸由較高電壓電平所表示的第一數(shù) 據值，而將電荷存儲設備連接到總線線路，以接收功率從而進行存 儲的步驟；以及，響應于所述終端設備電路傳輸由較低電壓電平所 表示的第二數(shù)據值，而將所述電荷存儲設備從所述總線線路上斷開 連接，以防止所述電荷存儲設備通過所述總線進行放電的步驟。
15. —種計算機可讀介質，其具有用于在可連接終端和外圍設備 電路之間提供接口的計算機可執(zhí)行組件，包括用于響應于所述終端設備電路傳輸由較高電壓電平所表示的第 一數(shù)據值，而將電荷存儲設備連接到總線線路，以接收功率從而進 行存儲的組件；以及，用于響應于所述終端設備電路傳輸由較低電 壓電平所表示的第二數(shù)據值，而將所述電荷存儲設備從所述總線線 路上斷開連接，以防止所述電荷存儲設備通過所述總線進行放電的 組件。
16. —種計算機程序，其包括程序代碼裝置，該程序代碼裝置在 處理器上運行時適用于執(zhí)行權利要求12或13中任意一項所述的步驟。
17. —種計算機程序產品，其包括存儲在計算機可讀介質中的程 序代碼裝置，該程序代碼裝置在處理器上運行時適用于執(zhí)行權利要 求12或13中任意一項所述的步驟。
全文摘要
一種用于在可連接終端和外圍設備電路之間提供接口的控制電路，其中，外圍設備電路包括總線線路，用于在外圍設備電路與終端設備電路之間傳送數(shù)據和功率；電荷存儲設備，設置用于通過總線線路從終端設備電路中接收功率，并將功率提供給控制電路；其中，控制電路可以操作用于響應于終端設備電路傳輸由較高電壓電平所表示的第一數(shù)據值，而將電荷存儲設備連接到總線線路，以接收功率從而進行存儲；以及，響應于終端設備電路傳輸由較低電壓電平所表示的第二數(shù)據值，而將電荷存儲設備從總線線路上斷開連接，以防止電荷存儲設備通過總線進行放電。
文檔編號H04R3/00GK101336561SQ200680051832
公開日2008年12月31日 申請日期2006年12月15日 優(yōu)先權日2005年12月16日
發(fā)明者H·林德拉爾, S·扎特勒 申請人:諾基亞公司