專利名稱：：分組處理交換機(jī)及其工作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及分組通信設(shè)備和方法，更具體而言，涉及分組交換的設(shè)備和方法。
背景技術(shù)：
：對(duì)通信服務(wù)的需求的增長(zhǎng)，已經(jīng)普遍地增加了網(wǎng)絡(luò)元件的帶寬要求。例如，大量增長(zhǎng)的無線通信一般伴隨著無線終端與基站之間帶寬要求的增加。需要從他們的蜂窩電話及其他無線設(shè)備獲取更多信息和更多業(yè)務(wù)的用戶可以覆蓋可用帶寬。無線服務(wù)供應(yīng)商正在遷移到2.5G和3G技術(shù)，以減輕此問題。這些技術(shù)通常能夠使每個(gè)廣播波段的數(shù)據(jù)多于2G技術(shù)，可用于給單用戶提供更多的帶寬，以及在相同的蜂窩區(qū)域中服務(wù)于更多的用戶。3G無線通信系統(tǒng)的一個(gè)重要的方面是閉環(huán)功率控制。例如，在寬帶碼分多址(WCDMA)系統(tǒng)中，一般理想的是基站能夠告訴移動(dòng)終端在從終端接收分組后的5毫秒內(nèi)調(diào)整它的發(fā)射功率。這可以是對(duì)基站中總延遲的最強(qiáng)制性的限制，因?yàn)樗ń邮盏降臒o線信號(hào)采樣的從RF卡出發(fā)到基帶卡以及到控制卡上和向后到基帶卡、射頻卡和天線的往返延遲。每個(gè)基站可以具有多個(gè)RF卡和基帶卡，并且信號(hào)采樣可以在任何給定的RF卡與任何給定的基帶卡之間傳輸。降低在這些卡之間傳輸數(shù)據(jù)的延遲，勢(shì)必很重要。不同的體系結(jié)構(gòu)可以用于在這種卡之間傳送數(shù)據(jù)。在全網(wǎng)狀的體系結(jié)構(gòu)中，每個(gè)射頻卡連接每個(gè)基帶卡。交換式體系結(jié)構(gòu)在RF卡和基帶卡之間提供多輸入多輸出的交換。交換式體系結(jié)構(gòu)能夠提供改進(jìn)的可伸縮性和靈活性，不過可能添加了高于全網(wǎng)狀解決方案的延遲。同時(shí)，對(duì)于小系統(tǒng)，全網(wǎng)狀體系結(jié)構(gòu)可以比變換式體系結(jié)構(gòu)更便宜。集成電路(IC)已經(jīng)得以發(fā)展，其可以支持基站元件(例如，射頻卡和基帶卡)之間的通信。例如，SpectrumSignalProcessingInc.提供基于ASIC的SolanoTM芯片，可用于接口處理器，例如數(shù)字信號(hào)處理器(DSP)、RISC處理器和FPGA;以及數(shù)據(jù)源，例如RF卡。芯片包括八個(gè)高速FIFO,與控制邏輯電路相關(guān)聯(lián)，成對(duì)地形成四個(gè)全雙工信道。Tundra半導(dǎo)體公司提供SerialRapidlO⑧芯片，包括交換結(jié)構(gòu)，可用于提供RF卡和基帶卡之間的交換式結(jié)構(gòu)。
發(fā)明內(nèi)容在本發(fā)明的一些實(shí)施例中，分組交換集成電路芯片被配置成從多個(gè)外部源接收分組，例如RapidIOTM兼容的分組，并有選擇地將接收到的分組中的數(shù)據(jù)傳送給多個(gè)外部接收方。所述芯片還被配置成無有效載荷修改地傳送第一接收分組，以及終止第二接收分組并預(yù)處理第二接收分組中的有效載荷，以產(chǎn)生新的分組。在一些實(shí)施例中，所述芯片可以被配置成對(duì)第二接收分組執(zhí)行信號(hào)采樣處理操作，例如比特?cái)U(kuò)展、比特截?cái)唷⒈忍刂匦屡判蚝?或比特運(yùn)算操作。所述芯片還可以被配置成基于接收到的分組中的目的地址，管理第一和第二接收分組。在本發(fā)明另外的實(shí)施例中，分組交換集成電路芯片包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；以及多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組。所述芯片還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組從輸入端口路由到輸出端口中的選定端口，與被配置成從輸入端口接收選定的分組的分組處理器一起，構(gòu)建其中具有新有效載荷的新分組，并將新的分組路由到輸出端口中的選定端口。分組處理器和交換結(jié)構(gòu)可以被配置成基于分組的目的地址，從輸入端口接收分組。分組處理器可以支持多個(gè)分組處理模式(scenario)。該多個(gè)分組處理模式可以包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用并發(fā)處理的組群(group)分組處理模式?？梢皂憫?yīng)于分組處理模式的接收到的分組累積，控制每個(gè)分組處理模式的定時(shí)。可以響應(yīng)于初始化信號(hào)來控制分組處理模式的分組累積。分組處理模式可以是用戶可配置的，例如，通過寫芯片的配置寄存器進(jìn)行配置。分組交換結(jié)構(gòu)和/或分組處理器可以被配置成根據(jù)分組中的優(yōu)先權(quán)標(biāo)識(shí)符來路由分組。在一些實(shí)施例中，分組交換結(jié)構(gòu)包括多組輸入緩沖器，輸入緩沖器組中的相應(yīng)輸入緩沖器被配置成根據(jù)分組中的優(yōu)先權(quán)標(biāo)識(shí)符，從輸入端口中的相應(yīng)端口接收分組并存儲(chǔ)分組。分組處理器還包括多組輸出緩沖器，其被配置成接收分組，并向輸出端口中的相應(yīng)端口轉(zhuǎn)送分組；以及交換機(jī)，其被配置成基于分組中的目的地址以及根據(jù)輸入緩沖器的優(yōu)先權(quán)指示，從輸入緩沖器向輸出緩沖器傳輸分組。輸入緩沖器的優(yōu)先權(quán)指示可以是用戶可配置的。在本發(fā)明另外的實(shí)施例中，分組處理器、分組交換結(jié)構(gòu)、輸入端口和/或輸出端口可通過至少其中一個(gè)輸入端口進(jìn)行配置。所述芯片還包括集成電路間U2C)總線接口，并且分組處理器、分組交換結(jié)構(gòu)、輸入端口和/或輸出端口可通過I2C總線接口進(jìn)行配置。本發(fā)明另外的實(shí)施例提供了一種接口電路，用于接口連接第一多個(gè)電路卡與第二多個(gè)電路卡。所述接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；以及多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組。所述接口電路還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組從輸入端口路由到輸出端口中的選定端口；以及分組處理器，其被配置成從輸入端口接收選定的分組，構(gòu)建其中具有新有效載荷的新分組，并將新的分組路由到輸出端口中的選定端口。分組處理器可以被配置成對(duì)接收到的分組執(zhí)行信號(hào)采樣處理操作。信號(hào)采樣處理操作可以包括比特?cái)U(kuò)展、比特截?cái)唷⒈忍刂匦屡判蚝?或運(yùn)算的操作。接口電路例如可以被配置成提供無線信號(hào)采樣分組在無線基站或其他的通信設(shè)備中的路由和處理。根據(jù)本發(fā)明的一些實(shí)施例，分組處理集成電路芯片包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；以及多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組。所述芯片還包括分組處理器，其被配置成根據(jù)基于接收到的分組中的目的地址而從多個(gè)分組處理模式中選定模式，處理接收到的分組，以產(chǎn)生具有新有效載荷的新分組。多個(gè)分組處理模式可以包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用分組并行處理的組群分組處理模式。所述芯片還可以包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。在另外的實(shí)施例中，分組處理器可被配置成從接收到的有效載荷中提取數(shù)據(jù)，并處理提取的數(shù)據(jù)，以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)兼容的格式的有效載荷的新分組。例如，分組處理器可以被配置成對(duì)接收到的分組執(zhí)行比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作。根據(jù)本發(fā)明另外的實(shí)施例，響應(yīng)于分組處理模式的接收到的分組累積，控制每個(gè)分組處理模式的定時(shí)。分組處理器可以被配置成響應(yīng)于初始化信號(hào)，初始化分組處理模式的分組累積。在本發(fā)明的一些實(shí)施例中，用于在第一多個(gè)電路卡和第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；以及多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組。所述接口電路還包括分組處理器，其被配置成根據(jù)基于接收到的分組中的目的地址而從多個(gè)分組處理模式中選定模式，處理接收到的分組，以產(chǎn)生具有新有效載荷的新分組。所述接口電路還可以包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。在一些無線通信實(shí)施例中，該多個(gè)輸入端口被配置成從多個(gè)RF卡中的相應(yīng)RF卡接收分組，以及該多個(gè)輸出端口被配置成向多個(gè)基帶卡中的相應(yīng)基帶卡傳輸分組。在本發(fā)明的一些實(shí)施例中，分組處理集成電路芯片包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；以及多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組。所述芯片還包括分組處理器，其可被配置成從接收到的分組的有效載荷中提取數(shù)據(jù)，處理提取的數(shù)據(jù)，以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)兼容的格式的有效載荷的新分組，并將新分組傳送給輸出端口。所述芯片還可以包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。根據(jù)一些實(shí)施例，所述數(shù)據(jù)結(jié)構(gòu)可以例如包括用于外部接收方的處理器的處理器數(shù)據(jù)結(jié)構(gòu)。分組處理器可以被配置成對(duì)提取的有效載荷執(zhí)行例如比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作，以產(chǎn)生新分組的有效載荷。在本發(fā)明的一些實(shí)施例中，分組處理器支持多個(gè)分組處理模式。分組處理器可以基于分組中的目的地址，有選擇地施加分組處理模式。分組處理模式可以包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用并發(fā)處理的組群分組處理模式。在本發(fā)明另外的實(shí)施例中，用于在第一多個(gè)電路卡和第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；以及多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組。接口電路還包括分組處理器，其可被配置成從接收到的分組的有效載荷中提取數(shù)據(jù)，處理提取的數(shù)據(jù)，以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)兼容的格式的有效載荷的新分組，并將新分組傳送給輸出端口。所述接口電路還可以包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。在示例性的實(shí)施例中，該多個(gè)輸入端口被配置成從多個(gè)RF卡中的相應(yīng)RF卡接收分組，以及該多個(gè)輸出端口被配置成向多個(gè)基帶卡中的相應(yīng)基帶卡傳輸分組。數(shù)據(jù)結(jié)構(gòu)可以包括基帶卡上的基帶處理器的數(shù)據(jù)結(jié)構(gòu)。在本發(fā)明的一些實(shí)施例中，分組處理集成電路芯片包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；以及多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組。所述芯片還包括分組處理器，其可被配置成根據(jù)多個(gè)分組處理模式中的選定模式，處理接收到的分組，以產(chǎn)生具有新有效載荷的新輸出分組，并將新的輸出分組傳送給輸出端口。響應(yīng)于分組處理模式的接收到的分組累積，控制每個(gè)分組處理模式的定時(shí)。分組處理器可以被配置成響應(yīng)于初始化信號(hào)，初始化分組處理模式的分組累積。多個(gè)分組處理模式中的一個(gè)分組處理模式可以包括從給定數(shù)量的接收分組中產(chǎn)生給定數(shù)量的新輸出分組所需的累積、處理和傳輸?shù)囊唤M操作，并且分組處理器可以被配置成響應(yīng)于分組處理模式的分組累積，迭代執(zhí)行分組處理模式。分組處理模式的迭代可以包括響應(yīng)于產(chǎn)生給定數(shù)量的新輸出分組所需的給定數(shù)量的接收到的分組有效載荷的累積和/或生成，處理分組處理模式的接收到的分組的有效載荷。分組處理模式可以替換被引導(dǎo)至分組處理模式的、在由具有默認(rèn)分組有效載荷的第一累積接收分組定義的分組累積窗口之外開始累積的任何分組的有效栽荷。在另外的實(shí)施例中，分組處理器可以被配置成從接收到的有效載荷中提取數(shù)據(jù)，并處理提取的數(shù)據(jù)，以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)(例如，外部接收方的處理器所采用的數(shù)據(jù)結(jié)構(gòu))兼容的格式的新有效栽荷的新分組。例如，分組處理器可以被配置成對(duì)接收到的分組執(zhí)行比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作。所述芯片還可以包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。在本發(fā)明的其他實(shí)施例中，分組處理器可以基于分組中的目的地址，有選擇地施加分組處理模式。多個(gè)分組處理模式可以包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用并發(fā)處理的組群分組處理模式。分組處理模式可以是用戶可配置的。根據(jù)本發(fā)明的其他實(shí)施例中，用于在第一多個(gè)電路卡和第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；以及多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組。例如，該多個(gè)輸入端口可以被配置成從多個(gè)RF卡中的相應(yīng)RF卡接收分組，以及該多個(gè)輸出端口可以被配置成向多個(gè)基帶卡中的相應(yīng)基帶卡傳輸分組。所述接口電路還包括分組處理器，其可被配置成根據(jù)多個(gè)分組處理模式中的選定模式，處理接收到的分組，以產(chǎn)生具有新有效載荷的新輸出分組，并將新的輸出分組傳送給輸出端口。響應(yīng)于分組處理模式的接收到的分組累積，控制每個(gè)分組處理模式的定時(shí)。所述接口電路還可以包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端o。圖1是說明根據(jù)本發(fā)明一些實(shí)施例的分組處理交換機(jī)集成電路芯片的示意圖。圖2是說明根據(jù)本發(fā)明器另外實(shí)施例的分組處理交換機(jī)集成電路芯片的示意圖。圖3和4說明了根據(jù)本發(fā)明一些實(shí)施例的分組處理交換機(jī)的示例性端口配置。圖5說明了根據(jù)本發(fā)明一些實(shí)施例的分組處理交換機(jī)的示例性分組流的體系結(jié)構(gòu)。圖6和7說明了根據(jù)本發(fā)明另外的實(shí)施例，使用分組目的地址路由分組處理交換機(jī)中的分組。圖8說明了根據(jù)本發(fā)明一些實(shí)施例的示例性分組處理模式結(jié)構(gòu)。圖9和IO說明了可以與本發(fā)明一些實(shí)施例一起使用的示例性分組有效栽荷格式。圖11說明了根據(jù)本發(fā)明其他實(shí)施例的分組處理器的示例性信道隊(duì)列。圖13和13說明了根據(jù)本發(fā)明一些實(shí)施例的分組處理器的示例性求和操作。圖14說明了根據(jù)本發(fā)明其他實(shí)施例的示例性分組處理交換機(jī)接口電路應(yīng)用。圖15說明了用于圖14所示應(yīng)用的源卡的示例性分組結(jié)構(gòu)。圖16說明了由圖15所示分組組成的示例性采樣隊(duì)列。圖17~20說明了由圖15的分組通過根據(jù)本發(fā)明的多個(gè)實(shí)施例的多種分組處理模式產(chǎn)生的示例性輸出分組。圖21說明了根據(jù)本發(fā)明一些實(shí)施例的分組處理器的示例性操作。圖22和23說明了根據(jù)本發(fā)明其他實(shí)施例的示例性分組處理初始化操作。圖24~27說明了根據(jù)本發(fā)明一些實(shí)施例的用于分組處理模式的示例性定時(shí)關(guān)系。圖28和29說明了根據(jù)本發(fā)明其他實(shí)施例的分組處理器及其示例性操作。圖30說明了根據(jù)本發(fā)明另外實(shí)施例的用于分組處理的示例性操作。具體實(shí)施例方式現(xiàn)將參照附圖描述本發(fā)明的具體示例性實(shí)施例。然而，本發(fā)明可以表現(xiàn)為多種不同的形式，并且不應(yīng)該被看作限于在此所述的實(shí)施例；更確切地說，這樣提供這些實(shí)施例，即，本公開將是徹底的和完全的，并且將向本領(lǐng)域技術(shù)人員充分表達(dá)本發(fā)明的范圍。在這些附圖中，相似的數(shù)字指的是相似的元件。應(yīng)該理解，在元件被認(rèn)為是"連接"或"耦合，，至另一元件時(shí)，它可以直接連接或耦合于另一元件或者可以存在插入的元件。此外，于此使用的"連接，，或"耦合"可以包括無線連接或耦合。在此使用的術(shù)語"和/或，，包括一個(gè)或多個(gè)相關(guān)列出的項(xiàng)目的任何組合和所有的組合。在此使用的術(shù)語僅僅為了描述具體實(shí)施例，并未旨在限制本發(fā)明。于此使用的單數(shù)形式"一"、"一個(gè)，，和"該"除非另外明確說明，旨在也包括復(fù)數(shù)形式。還應(yīng)該理解，當(dāng)術(shù)語"包括"、"包含"、"含有"和/或"具有"用在此說明書中，表示所述特征、整體、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、部件和/或它們的組合的存在或增加。在此使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)除非另外的定義，都具有本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常所理解的相同意思。還將理解，諸如通常所用字典中定義的術(shù)語，應(yīng)被解釋為與具有它們的有關(guān)領(lǐng)域的環(huán)境中意思一致的意思，并且除非在此明確的定義，不會(huì)用理想化或過度正式的意義來解釋。圖1說明了根據(jù)本發(fā)明一些實(shí)施例的分組處理交換機(jī)集成電路(IC)芯片100。芯片100包括被配置成接收數(shù)據(jù)分組的輸入端口110。在輸入端口IIO接收的分組，被有選擇地路由給分組處理器130或交換結(jié)構(gòu)140。交換結(jié)構(gòu)140提供接收到的分組向芯片100輸出端口120無有效載荷修改的路由。分組處理器130根據(jù)所選的分組處理模式(PPSc)132，從選擇的在輸入端口110接收的分組中合成出具有新有效載荷的新分組，且合成后的分組通過輸出端口120向外部接收方的設(shè)備傳輸。如下面詳細(xì)所述，分組處理模式132可以包括多種有效載荷處理，例如來自多個(gè)接收分組的有效載荷的比特?cái)U(kuò)展、比特截?cái)?、比特重新排?例如，交織和/或翻轉(zhuǎn))，以及組合(例如，求和或其他算術(shù)運(yùn)算)。因此，例如，當(dāng)芯片100在信號(hào)采樣處理應(yīng)用(例如，無線基站)中使用時(shí)，芯片100可以減輕外部接收方(例如，數(shù)字信號(hào)處理器(DSP)或芯片速率處理器(CRP))的重新格式化下游操作(例如，基帶處理)的接收信號(hào)采樣流的負(fù)擔(dān)。此外，分組處理模式132可以是用戶可配置的，允許芯片用于多種不同的通信協(xié)議和/或消息接發(fā)格式。在當(dāng)前于此所述的多個(gè)實(shí)施例中，分組處理芯片，例如圖1中所述的芯片100，可以被配置成提供與RapidIOTM互連體系結(jié)構(gòu)兼容的分組通信，其包括用于設(shè)備間通信的物理和邏輯上的通信規(guī)范，如在www.rapidio.org通常所描述的。然而將要理解的是，盡管于此所述的示例性實(shí)施例涉及RapidIOTM兼容的分組處理交換機(jī)芯片及其操作，但是本發(fā)明可以使用其他的分組通信體系結(jié)構(gòu)。如圖2所示，根據(jù)本發(fā)明另外實(shí)施例的分組處理交換機(jī)IC芯片200可以是用戶可配置的，以便提供例如配置寄存器250中所限定的多種端口配置、分組處理模式、和/或交換功能。配置寄存器250可以例如存儲(chǔ)用于由分組處理器230實(shí)施的分組處理模式232的參數(shù)、用于操作交換結(jié)構(gòu)240的參數(shù)和/或用于配置輸入端口210和輸出端口220的參數(shù)。如所示，配置寄存器250可以通過輸入端口210中的一個(gè)輸入端口和/或通過集成電路間(I2C)總線接口260進(jìn)行配置。在圖3中，說明了輸入輸出端口可配置性方案的實(shí)例。在所述的實(shí)例中，40個(gè)輸入/輸出鏈路(線路)可以被編程為4x或lx端口。每個(gè)鏈路可以例如被配置成處理長(zhǎng)距串行傳輸和短距串行傳輸，例如如由RapidlOTM串行規(guī)范所定義的那樣。鏈路0~3可被編程成一個(gè)4x或一個(gè)lx端口，鏈路4~7可凈皮編程成一個(gè)4x或四個(gè)lx端口，以及鏈路20~23能夠被編程成一個(gè)4x端口。在所示的實(shí)例中，每個(gè)鏈路是一起配置的四鏈路組群的一部分，即，鏈路3不與鏈路4、5、6和7—起進(jìn)行配置。端口按照排好序的方式從鏈路0到鏈路40進(jìn)行編號(hào)。例如，如果鏈路03被配置為4x端口，則它們被分配給端口0;如果鏈路47被配置為單個(gè)的lx端口，則給它們分配端口號(hào)1~4。表1說明了一些示例性的配置表1<formula>complextableseeoriginaldocumentpage21</formula>再次參照?qǐng)D2，配置寄存器250可以包括定義端口配置、速度和/或定時(shí)(長(zhǎng)運(yùn)行/短運(yùn)行)以及其他端口特征的寄存器。這些寄存器可以被編程，例如在初始化程序期間通過I2C總線接口260進(jìn)行編程。在一些實(shí)施例中，可以不采用I'C接口260，并且代替地可以使用通過輸入端口210接收的分組用于設(shè)備配置。在這種實(shí)施方式中，輸入端口210可以具有默認(rèn)(例如，加電)配置，以便能夠與配置源進(jìn)行通信。該初始的配置不一定是結(jié)束時(shí)所希望的配置，但是可以允許通信開始于芯片使得可以編程所希望的配置。圖4中示出了示例性加電配置，其中，鏈路0祐:設(shè)置成按照1.25Gb/s工作的lx端口0，鏈路4~7被設(shè)置成按照1.25Gb/s工作的lx端口1~4，以及給其余的鏈路分配4x、1.25Gb/s的端口。圖5說明了根據(jù)本發(fā)明另外實(shí)施例的分組處理交換機(jī)IC芯片500的示例性分組流的體系結(jié)構(gòu)。芯片500包括輸入端口510，該輸入端口510包括從外部源接收分組的輸入FIFO512。接收到的分組從輸入FIFO512向分組處理器530或交換結(jié)構(gòu)540傳輸，例如使用接收到的分組中的目的地址，如下面進(jìn)一步描述的那樣。分組處理器530和交換結(jié)構(gòu)540分別向輸出端口520路由合成的分組或有效載荷無修改的分組，該輸出端口520被示為包括輸出FIFO524和關(guān)聯(lián)的多路復(fù)用器(mux)522。針對(duì)所述的實(shí)施例，假設(shè)接收的分組是其中包含優(yōu)先權(quán)字段的RapidIOTM分組，則旨在用于交換結(jié)構(gòu)540的接收到的分組可以基于接收分組中的優(yōu)先權(quán)信息，存儲(chǔ)在輸入緩沖器542中，并根據(jù)輸入緩沖器542的優(yōu)先權(quán)結(jié)構(gòu)向分組交換544提供。輸入緩沖器542中的相應(yīng)組群與輸入端口510中的相應(yīng)輸入端口相關(guān)聯(lián)。輸入緩沖器542中的每組輸入緩沖器的優(yōu)先權(quán)結(jié)構(gòu)可以是用戶可配置的。例如，可以分配一些緩沖器(例如，使用配置寄存器)來接收具有不同RapidIOTM優(yōu)先等級(jí)Q~3的分組。交換機(jī)544將分組從輸入緩沖器542路由到多組優(yōu)先權(quán)結(jié)構(gòu)化的輸出緩沖器546的組群，且相應(yīng)的輸出緩沖器546的組群與相應(yīng)的輸出端口520相關(guān)聯(lián)。在分組處理器530中，將要用分組處理模式534處理的接收到的分組存儲(chǔ)在輸入緩沖器532中。分組處理模式534合成來自存儲(chǔ)的接收分組的分組。合成的分組存儲(chǔ)在輸出緩沖器536中，其相應(yīng)的組群與相應(yīng)的輸出端口520相關(guān)聯(lián)。合成的分組可以包括從接收的分組恢復(fù)的優(yōu)先權(quán)信息。存儲(chǔ)在輸出緩沖器536、546中的分組，可以被路由給輸出端口520，例如使用輪叫調(diào)度(roundrobinscheduling)算法進(jìn)行路由。根據(jù)圖6所示本發(fā)明的特定實(shí)施例，將接收到的分組600向分組處理器610或交換機(jī)結(jié)構(gòu)620的路由可以基于接收到的分組中所包含的目的地址進(jìn)行控制。尤其是，可以給分組處理器610所支持的相應(yīng)分組處理模式612預(yù)留相應(yīng)的目的地址，同時(shí)將其他的地址與交換結(jié)構(gòu)620進(jìn)行映射。這種方法可能是有利的，因?yàn)榭赡芟Ｍㄟ^分組處理器610進(jìn)行的處理對(duì)發(fā)送和/或接收設(shè)備是透明的。如圖7所示，分組處理器實(shí)施的分組處理模式可以包括單個(gè)分組處理模式710和組群分組處理模式720。可以給單個(gè)分組處理模式710分配輸入分組700的特定目的地址701。單個(gè)分組處理模式可以是用戶可配置的，例如使用配置寄存器(例如，圖2的寄存器250)進(jìn)行配置。這種配置寄存器可以例如定義有效載荷格式和在具體分組處理模式的分組有效載荷上執(zhí)行的操作。組群分組處理模式地址720可以具有分配給它的其他目的地址710。如所示，組群分組處理模式720可以用于促使接收的分組向成組的單個(gè)分組處理模式710多點(diǎn)傳送，用于并行處理。這種單個(gè)分組處理模式的成組可以是可配置的，例如使用配置寄存器進(jìn)行配置。圖8說明了根據(jù)本發(fā)明一些實(shí)施例的示例性分組處理模式800。模式800包括采樣處理塊810，其可以包括初始采樣和二次采樣級(jí)操作，這取決于模式800的配置，例如增加(填充)或減少采樣中比特的數(shù)量和/或翻轉(zhuǎn)比特的順序和/或在于排隊(duì)塊820中排隊(duì)與分離隊(duì)列中分離信道(例如，天線)相關(guān)聯(lián)的采樣之前進(jìn)行二次采樣。排隊(duì)的采樣可以在傳輸給分組結(jié)構(gòu)塊830之前，在采樣處理塊810中進(jìn)行進(jìn)一步的處理，分組結(jié)構(gòu)塊830從處理過的采樣中創(chuàng)建新的合成分組。分組處理模式可以例如接收對(duì)應(yīng)于M個(gè)信道的分組，且每個(gè)信道N個(gè)信號(hào)采樣以及在每個(gè)分組中該結(jié)構(gòu)重復(fù)R次。在終止分組系統(tǒng)開銷之后，存儲(chǔ)在分組處理器的輸入緩沖器中的分組有效載荷可以看圖9所示，其中，有效載荷包括預(yù)留的用戶字段(即，未處理的字段)和信號(hào)采才羊Am，…，Armn;Bni，…，B,;Xm,…，X麗。如圖10所示,采樣Aiii,…，Armn，Biii，…，Brmn,Xlll，…，Xrmn中的毎一個(gè)又可以包括多個(gè)二次采樣，例如，I信道二次采樣1。，…，Ih和Q信道二次采樣Q。，…，QB—u每個(gè)分組處理模式識(shí)別的采樣格式和/或每個(gè)模式中執(zhí)行的操作可以是寄存器可配置的。除了比特?cái)U(kuò)展/截?cái)嗖僮饕酝?，采樣處?10可以包括重新排序操作，例如重新排列二次采樣的順序和/或采樣內(nèi)比特的順序。例如，假設(shè)采樣是4比特I和4比特Q,則采樣處理810可以包括分別如下翻轉(zhuǎn)I和Q二次采樣輸入I。L12LQ。(hQ2Q3輸出I3I2LI。Q3Q2(hQo采樣處理810還可以如下重新排序采樣中二次采樣的順序輸入I。LLI3Q。Q2Q3輸出Q。Q2Q3I。LI2I3采樣處理810還可以如下交織I和Q比特輸入I。L……Ib-iQ。Qi......QB-1輸出I。Q。1!Q！......Ib-iQb-!采樣處理810中這些及其他的操作可能需要按照特殊的順序執(zhí)行，以便保持采樣的完整性。例如，假定輸入采樣具有IQ格式，被IQ交織，并且每個(gè)I和Q二次采樣具有6個(gè)比特，以便產(chǎn)生交織的、IQ翻轉(zhuǎn)的、標(biāo)記擴(kuò)展的輸出，則可能需要執(zhí)行如下操作輸入I。Q。LLQ2I3Q3LQ4IsQ5;解交織I和Q:I。LI2I3LI5Q。Q2Q3Q4Q5;標(biāo)記從LSB擴(kuò)展到8個(gè)比特I。LI2LLI5I5I5Q。Q!Q2Q3Q4Q5Q5Q5;翻轉(zhuǎn)I5I5I5LI3I2LI。Q5Q5Q5Q4Q3Q2Q。；改變IQ順序Q5Q5Q5Q4Q3Q2(hQ。LIsI5LI3LLI。；以及IQ輸出交織QsIsQ5I5Q5IsQ4LQ3I3Q2I2I!Q。I。。如圖9所示，在初步處理之后，對(duì)應(yīng)于M個(gè)信道中的相應(yīng)信道的采樣被放置在相應(yīng)的隊(duì)列中。還可以設(shè)置給定的分組處理模式，以便提供對(duì)來自多個(gè)分組的有效載荷的求和或其他算術(shù)運(yùn)算，如圖12所示。尤其是，如圖13所示，可以建立一組新的隊(duì)列1320,以l更通過對(duì)存儲(chǔ)在其他隊(duì)列1310的來自多個(gè)端口的采樣求和而保持求和結(jié)果。如果求和被包含在具體的模式中，則采樣處理的特定比特處理操作，例如解交織和比特?cái)U(kuò)展或刪除，必須在求和之前執(zhí)行，而其他的操作，例如翻轉(zhuǎn)、I-Q排序和交織，可能需要在求和之后執(zhí)行?，F(xiàn)將參照?qǐng)D14~20，描述根據(jù)本發(fā)明一些實(shí)施例的分組處理交換機(jī)芯片在無線基站環(huán)境中的示例性使用。應(yīng)該理解，提供這些實(shí)例是為了說明，且本發(fā)明不限于所述的具體操作和體系結(jié)構(gòu)，或者更一般地說，不限于應(yīng)用在無線應(yīng)用中。圖14中示出了典型的無線基站體系結(jié)構(gòu)，其中，四個(gè)RF卡1410a、1410b、1410c、1410d向分組處理交換機(jī)(PPS)芯片1420的相應(yīng)輸入端口1421提供包含無線信號(hào)采樣的分組。芯片1420處理接收到的分組的有效載荷，產(chǎn)生通過相應(yīng)的輸出端口1422向相應(yīng)的數(shù)字信號(hào)處理器/芯片速率處理器(DSP/CRP)1430a、1430b、1430c傳輸?shù)姆纸M。應(yīng)該理解，DSP/CRP1430a、1430b、1430c可以例如祐^配置成對(duì)RF卡1410a、1410b、1410c、1410d生成的信號(hào)采樣執(zhí)行特定基帶處理功能，例如解調(diào)和解碼。針對(duì)下列圖15~20所示的實(shí)例，每個(gè)RF卡1410a、1410b、1410c、1410d具有每卡2個(gè)天線信道，表示為AntA和AntB。假設(shè)每個(gè)I和Q分量為8個(gè)比特(1個(gè)字節(jié))，且沒有進(jìn)行比特交織。來自相同天線的串行分組中的相鄰采樣的數(shù)量為2，并且重復(fù)2次。來自每個(gè)RF卡的每個(gè)分組將包含8個(gè)采樣，包括來自天線A的4個(gè)采樣和來自天線B的4個(gè)采樣。在相應(yīng)的輸入端口1421上輸入PPS芯片1420的分組可以看圖15所示。一些預(yù)處理，例如比特?cái)U(kuò)展/刪除的操作，將不作說明。圖16說明了預(yù)處理之后為相應(yīng)信道形成的隊(duì)列0~7。在圖17中，說明了根據(jù)本發(fā)明一些實(shí)施例的分組處理的第一實(shí)例。從所有隊(duì)列1~7中合成單個(gè)分組，且未對(duì)采樣求和。合成的分組被發(fā)送給輸出端口20、22和23，被引導(dǎo)(address)至目標(biāo)設(shè)備中的具體存儲(chǔ)器的地址。在圖18中，說明了根據(jù)本發(fā)明另外實(shí)施例的分組處理的第二實(shí)例。從圖16所示的隊(duì)列0~7中產(chǎn)生多個(gè)合成的分組，且每個(gè)合成的分組包括來自每個(gè)隊(duì)列的4個(gè)采樣。所有合成的分組被發(fā)送給輸出端口20、22和23，且每一個(gè)被引導(dǎo)至目標(biāo)設(shè)備的相應(yīng)的存儲(chǔ)器地址。在一些應(yīng)用中，用戶可能想要向不同的目的組群發(fā)送不同的分組。為此，用戶可以使用尋址方案沿上面參照?qǐng)D7描述的線路，向組群分組處理模式地址送發(fā)送分組。這導(dǎo)致多個(gè)分組處理模式的并行操作，且每個(gè)輸入分組被該多個(gè)模式中的每個(gè)模式接收。模式可以獨(dú)立地處理分組，并且產(chǎn)生不同的分組，然后將它們發(fā)送給不同的端口。在圖19中，說明了根據(jù)本發(fā)明另外實(shí)施例的這種多分組到多目的地的分組處理的實(shí)例。用戶發(fā)送去往映射兩個(gè)獨(dú)立分組處理模式的組群分組處理模式的分組。第一個(gè)模式采用來自隊(duì)列0、2、4和6的輸入。第一個(gè)模式產(chǎn)生的分組被發(fā)送給輸出端口20、22。第二個(gè)模式采用來自隊(duì)列1、3、5和7的輸入。第二個(gè)模式產(chǎn)生的分組被發(fā)送給輸出端口23。圖20示出了其中能夠進(jìn)行求和的實(shí)例。當(dāng)能夠進(jìn)行求和時(shí)，相應(yīng)的信道被求和，并形成新的隊(duì)列。最終的合成分組被發(fā)送給輸出端口20、22和23。再次參照?qǐng)D1，在分組處理交換機(jī)IC芯片100的輸入端口110中的任何輸入端口接收的分組,可能是需要在分組處理器120處理的分組或即將由交換結(jié)構(gòu)130無有效載荷修改地傳送的分組。此外，用于不同分組處理模式132的分組可以在任何輸入端口被復(fù)用(multiplex)。通常希望同步化分組處理器130的操作，以保持需要的數(shù)據(jù)速率以及滿足其他的定時(shí)標(biāo)準(zhǔn)。現(xiàn)將參照?qǐng)D21~26，描述用于同步化分組處理操作的示例性操作。根據(jù)本發(fā)明的一些實(shí)施例，分組處理器使用動(dòng)態(tài)分組累積方法進(jìn)行操作。一旦在設(shè)備已經(jīng)累積了完成具體模式所需的所有進(jìn)入分組，就處理它們以形成一個(gè)或多個(gè)與模式相關(guān)聯(lián)的輸出分組。(這些)輸出分組然后被傳送出與模式相關(guān)聯(lián)的(這些)輸出端口。在一些實(shí)施例中，每個(gè)分組處理模式每個(gè)處理間隔每個(gè)端口處理一個(gè)輸入分組，且具體模式所用的所有輸入分組按照基本上相同的數(shù)據(jù)速率運(yùn)行，并且具有相同的大小和格式。在一些實(shí)施例中，動(dòng)態(tài)分組累積可以使用響應(yīng)于累積和處理事件進(jìn)行躍遷的狀態(tài)機(jī)來實(shí)現(xiàn)。每個(gè)模式可以進(jìn)行配置(例如，通過配置寄存器，例如圖2中的配置寄存器250)，并且知道將要提供分組的輸入端口。參照?qǐng)D21，在狀態(tài)機(jī)的初始化(方塊2105)之后，模式的分組開始累積(方塊2110)。在所述的實(shí)施例中，需要所有指定給該模式的分組在第一到達(dá)分組的累積時(shí)間內(nèi)開始累積；在第一分組已經(jīng)完成累積之后到達(dá)的任何分組的有效載荷，被替換為默認(rèn)的有效載荷(方塊2115、2120、2125)。在滿足在第一到達(dá)分組的累積時(shí)間定義的累積窗口中開始累積的要求的所有分組已經(jīng)完成累積之后，分組(即，累積的分組，以及一些情況下的任何更換分組)被處理，以產(chǎn)生一個(gè)或多個(gè)輸出分組(方塊2130、2135),所述輸出分組然后被傳送(方塊2140)。新的累積周期(方塊2110)可以在開始處理先前接收的分組之后開始。分組處理模式可以被初始化，例如通過寫入初始化寄存器或另外的初始化信號(hào)進(jìn)行初始化。成功接收的與分組處理模式相關(guān)聯(lián)的分組(例如，引導(dǎo)至模式地址的分組)然后被認(rèn)為是進(jìn)入模式之內(nèi)的第一個(gè)分組。圖22說明了模式0~4，這些模式可以通過發(fā)送相應(yīng)的初始化信號(hào)Initl~Init4而凈皮彼此無關(guān)地同步。如果初始化信號(hào)沿著上面參照?qǐng)D7描述的線路被發(fā)送給組群分組處理模式，則所有有關(guān)的單個(gè)分組處理模式可以被初始化。如果輸入端口用于一個(gè)以上的模式，則用于該多個(gè)模式的初始化信號(hào)可以在相同的端口或分開的端口上接收。在收到它的初始化信號(hào)之后，分組處理模式開始累積分組(如陰影區(qū)所示)，其后是處理累積的分組來合成新的分組。如圖22所示，任何給定模式的分組累積，從開始累積該模式的第一到達(dá)分組開始。通常模式不必同時(shí)開始。在另外的實(shí)施例中，可以實(shí)現(xiàn)"全局"初始化，例如通過寫入全局初始化寄存器和/或通過同時(shí)向所有的分組處理模式提供初始化信號(hào)，如圖23所示。全局初始化信號(hào)可以通過4壬何端口進(jìn)入。不同的模式可以具有與所需大小和分組處理相關(guān)的不同延遲。通常，處理時(shí)間取決于發(fā)送給模式的數(shù)據(jù)量(分組的大小和進(jìn)入端口的數(shù)量)以及計(jì)算類型(采樣處理、加法等)。圖24示出了其中5個(gè)模式0~4處于操作中的實(shí)例。模式0在端口0和2上的第一分組到達(dá)和第二分組到達(dá)之間具有間隔，說明處理時(shí)間可以指示分組可以每隔多久從給定端口發(fā)送給給定的模式。尤其是，用于模式0的第一次迭代的處理2410可以和用于模式0的成功第二次迭代2420的分組累積同時(shí)發(fā)生。模式2類似于模式0，除了模式2具有更小的分組大小和更長(zhǎng)的處理時(shí)間之外，這意味著用于模式2的分組以低于模式0的速率發(fā)送。端口1和端口4接收指定給多個(gè)模式l、3和4的分組，說明通過在處理間隔期間發(fā)送用于不同模式的分組，"隱藏"用于具體模式的處理時(shí)間，端口可以被更高效地使用。通過在端口1和端口4復(fù)用多個(gè)模式的分組，可以增加吞吐量。上述的動(dòng)態(tài)分組累積可以提供系統(tǒng)同步的顯著靈活性。根據(jù)本發(fā)明的一些實(shí)施例，分組處理模式等候第一個(gè)分組到達(dá)，以便基于每個(gè)模式開始累積階段。這允許在使發(fā)射機(jī)連接到設(shè)備之前初始化分組處理器，因?yàn)槊總€(gè)模式在它開始接收分組之后開始操作。如果不是旨在用于有效載荷處理的"標(biāo)準(zhǔn)"分組(例如，即將由諸如圖1的交換機(jī)結(jié)構(gòu)130之類的交換機(jī)結(jié)構(gòu)進(jìn)行路由的分組)被發(fā)送給也接收需要進(jìn)行有效載荷處理的分組的端口，則可以在端口的空閑時(shí)間(例如，處理時(shí)間)期間接收標(biāo)準(zhǔn)分組。這在圖25中進(jìn)行了說明，其中，標(biāo)準(zhǔn)分組與旨在用于分組處理模式PPSc1~3的分組一起被復(fù)用。如果沒有端口具有"適合(nt)，，標(biāo)準(zhǔn)分組的足夠的空閑時(shí)間，則用戶能夠?qū)⒍丝趯Ｓ糜诩磳⑦M(jìn)行有效載荷處理的分組，并分開用于標(biāo)準(zhǔn)分組的端口。分組的累積可以限于由第一分組的到達(dá)而限定的累積窗口。此要求可以將用于去往相同模式的分組的有效到達(dá)窗口與鏈路的數(shù)據(jù)速率相連系，如圖26所示。如所示，端口2上的組群PPSc0組群0的分組首先到達(dá)，并指示該有效到達(dá)窗口用于指定給相同模式PPSc0的所有其他分組。如所示，端口5上來自相同組群的分組晚到，在端口2上的分組已經(jīng)累積之后到達(dá)。端口5上的分組可以忽略不計(jì)，例如可以在處理期間在其適當(dāng)位置使用全部為零的值(或某一其他值)。下一個(gè)累積窗口在所有先前的有效組群0的分組已經(jīng)完成處理之后，從組群PPSc0組群1的第一個(gè)分組到達(dá)以后開始。如上所述，下一組分組進(jìn)入分組處理器的到達(dá)時(shí)間可以通過先前組群的處理時(shí)間來指示。在本發(fā)明另外的實(shí)施例中，時(shí)分復(fù)用(TDM)的工作方式可以通過在分組處理器中所有工作的模式的最長(zhǎng)處理時(shí)間指示的時(shí)間發(fā)送分組來實(shí)現(xiàn)。參照?qǐng)D27，用于分組處理模式PPSc0~3的所有分組的到達(dá)時(shí)間可以這樣進(jìn)行控制，即圖27所示的窗口2710寬得足以支持所有模式的最長(zhǎng)處理時(shí)間。分組處理器可以被配置成控制即將發(fā)出的來自模式PPSc0~3的分組的傳輸，以使設(shè)備呈現(xiàn)為工作在TDM模式中。尤其是，設(shè)備可以在即將發(fā)出的分組的處理已經(jīng)完成之后，初始化即將發(fā)出的分組的傳輸，且開始下一組進(jìn)入的分組的累積。圖28說明了根據(jù)本發(fā)明另外實(shí)施例的分組處理器2800(例如，供諸如圖1的分組處理交換機(jī)100之類的分組處理交換機(jī)使用的分組處理器)的替換配置。分組處理器2800包括被配置成存儲(chǔ)進(jìn)入分組的輸入分組緩沖器2810。FIFO讀取控制器(FRC)2820從指示字表2830指定的輸入分組緩沖器2810中讀出數(shù)據(jù)(例如，來自接收到的消息的有效載荷的信號(hào)采樣)。指示字表2830將輸入數(shù)據(jù)在輸入分組緩沖器2810中的存儲(chǔ)單元與輸出數(shù)據(jù)在輸出分組緩沖器2850中的存儲(chǔ)單元相關(guān)聯(lián)。處理器2840執(zhí)行存儲(chǔ)在分組處理模式(PPSc)配置寄存器2860中的信息指定的采樣處理。由處理器2840輸出的處理后的數(shù)據(jù)被寫入輸出分組緩沖器2850，其從處理后的數(shù)據(jù)構(gòu)造輸出分組。圖29說明了根據(jù)本發(fā)明另外的實(shí)施例用于沿上面參照?qǐng)D28所述線路的分組處理器的示例性配置。分組處理器2900包括被配置成從多個(gè)端口(未示出)接收分組的輸入緩沖器2905。同步化監(jiān)控模塊2910監(jiān)控進(jìn)入的分組的定時(shí)，并通過訪問存儲(chǔ)在輸入緩沖器2905中的分組的FRC2920，從分組中提取報(bào)頭信息。提取的報(bào)頭信息被提供給分組成幀器2965，供構(gòu)造輸出分組之用，所述輸出分組包括通過處理輸入緩沖器2905接收到的輸入分組中的有效載荷信息而生成的有效載荷信息oFRC2920響應(yīng)于由采樣計(jì)數(shù)器及FRC控制單元2915生成的控制信號(hào)，訪問存儲(chǔ)在輸入緩沖器2905中的分組。采樣計(jì)數(shù)器及FRC控制單元2915響應(yīng)于同步化監(jiān)控模塊2910產(chǎn)生的錯(cuò)誤和控制信息、來自指示字表2950的地址信息、以及來自輸入/輸出采樣配置存儲(chǔ)器2970的配置寄存器的分組處理模式控制信息，產(chǎn)生控制信號(hào)。FRC2920從輸入緩沖器2905向一組第一比特操縱器2925傳輸有效載荷數(shù)據(jù)，所述第一比特操縱器2925執(zhí)行存儲(chǔ)在輸入/輸出采樣配置存儲(chǔ)器2970中的分組處理模式指定的解交織、標(biāo)記擴(kuò)展和/或比特刪除操作。數(shù)據(jù)多路復(fù)用及求和單元執(zhí)行存儲(chǔ)在輸入/輸出采樣配置存儲(chǔ)器2970中的分組處理模式控制信息指定的求和操作，并且還可以執(zhí)行求和輸出的動(dòng)態(tài)/靜態(tài)排列(ranging)。數(shù)據(jù)多路復(fù)用及求和單元2930的輸出被提供給比特操縱器2935,該比特操縱器2935執(zhí)行存儲(chǔ)在輸入/輸出采樣配置存儲(chǔ)器2970中的分組處理模式控制信息指定的翻轉(zhuǎn)(例如，MSB/LSB)、IQ排序和/或IQ交織操作。比特操縱器2935向輸出分組存儲(chǔ)器2940提供處理后的數(shù)據(jù)，以及地址和掩碼。數(shù)據(jù)從輸出分組存儲(chǔ)器2940向分組成幀器2965傳輸，該分組成幀器2965使用來自采樣計(jì)數(shù)器及FRC控制單元2915和輸出分組目的地存儲(chǔ)器2960的報(bào)頭信息構(gòu)造新的分組。如上面參照?qǐng)D26所述，分組的累積可以限于第一分組的完全到達(dá)所限定的累積窗口，從而用于前往相同模式的分組的有效到達(dá)窗口取決于鏈路的比特率。根據(jù)本發(fā)明的其他實(shí)施例，分組處理器可以使用固定的分組累積窗口，其具有與分組的比特率無關(guān)的持續(xù)時(shí)間。因此，如圖30所示，以第一比特率傳輸?shù)姆纸M3010和以第二比特率傳輸?shù)姆纸M3020可以接受相同的處理，與累積它們的不同比特率無關(guān)。到達(dá)這種有效累積窗口之外的分組，可以沿著類似于上面參照?qǐng)D26所述的線路進(jìn)行處理，這種分組可以忽略不計(jì)，并用預(yù)定的分組替代。然而，使用這種方法可以因過多的分組到達(dá)給定窗口而導(dǎo)致處理過栽。根據(jù)本發(fā)明另外的實(shí)施例，這可以避免，也如圖30所示，通過在結(jié)束先前的有效到達(dá)窗口之后的預(yù)定時(shí)間間隔內(nèi)，禁止新的有效到達(dá)窗口的初始化。應(yīng)該理解，此時(shí)間間隔可以是固定的或用戶可配置的(例如，可編程的)。其他的替換實(shí)施方式可以涉及限定在預(yù)定時(shí)間發(fā)生的有效到達(dá)窗口，即，不取決于限定它們開始的第一個(gè)分組的到達(dá)的窗口，并且這些窗口可以用足以防止過載的間隔分開。應(yīng)該理解，上述的分組處理交換機(jī)體系結(jié)構(gòu)是說明性的實(shí)例，并且其他的分組處理交換機(jī)體系結(jié)構(gòu)屬于本發(fā)明的范圍。一般而言，在附圖和說明書中，已經(jīng)公開了本發(fā)明的示例性實(shí)施例。雖然采用了專用術(shù)語，但是它們僅僅按照一般的和說明的意義進(jìn)行使用，并非為了進(jìn)行限制，而本發(fā)明范圍由下面的權(quán)利要求來限定。權(quán)利要求1.一種分組交換集成電路芯片，包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組；分組交換結(jié)構(gòu)，其被配置成將選定的分組從輸入端口路由到輸出端口中的選定端口；以及分組處理器，其被配置成從輸入端口接收選定的分組，由其構(gòu)造具有新的有效載荷的新的分組，然后將新的分組路由到輸出端口中的選定端口。2.根據(jù)權(quán)利要求l的芯片，其中，分組處理器支持多個(gè)分組處理模式。3.根據(jù)權(quán)利要求2的芯片，其中，分組處理器基于分組中的目的地址有選擇地施加分組處理模式。4.根據(jù)權(quán)利要求2的芯片，其中，該多個(gè)分組處理模式包括獨(dú)立的分組處理模式和通過所述獨(dú)立的分組處理模式中的選定模式調(diào)用并發(fā)處理的組群分組處理模式。5.根據(jù)權(quán)利要求2的芯片，其中，響應(yīng)于分組處理模式的接收到的分組累積來控制每個(gè)分組處理模式的定時(shí)。6.根據(jù)權(quán)利要求5的芯片，其中，分組處理器被配置成響應(yīng)于初始化信號(hào)來初始化分組處理模式的分組累積。7.根據(jù)權(quán)利要求2的芯片，其中，分組處理模式是用戶可配置的。8.根據(jù)權(quán)利要求l的芯片，其中，分組處理器和交換結(jié)構(gòu)被配置成基于其中的目的地址，從輸入端口接收分組。9.根據(jù)權(quán)利要求l的芯片，其中，基于接收到的分組中的目的地址，給由分組處理器產(chǎn)生的分組賦予目的地址，由分組處理器產(chǎn)生的分組從接收到的分組中產(chǎn)生。10.根據(jù)權(quán)利要求1的芯片，其中，分組處理器可被配置成對(duì)接收到的分組執(zhí)行比特?cái)U(kuò)展、比特截?cái)唷⒈忍刂匦屡判蚝?或比特運(yùn)算操作。11.根據(jù)權(quán)利要求l的芯片，其中，分組交換結(jié)構(gòu)和/或分組處理器被配置成根據(jù)其中的優(yōu)先權(quán)標(biāo)識(shí)符來路由分組。12.根據(jù)權(quán)利要求ll的芯片，其中，分組交換結(jié)構(gòu)包括多組輸入緩沖器，該多組輸入緩沖器中的相應(yīng)的一些被配置成根據(jù)分組中的優(yōu)先權(quán)標(biāo)識(shí)符，從相應(yīng)的輸入端口接收分組并存儲(chǔ)分組；多組輸出緩沖器，其被配置成接收分組并向相應(yīng)的輸出端口轉(zhuǎn)送分組；以及交換機(jī)，其被配置成基于其中的目的地址以及根據(jù)輸入緩沖器的優(yōu)先權(quán)指示，從輸入緩沖器向輸出緩沖器傳輸分組。13.根據(jù)權(quán)利要求13的芯片，其中，輸入緩沖器的優(yōu)先權(quán)指示是用戶可配置的。14.根據(jù)權(quán)利要求1的芯片，其中，輸入端口和輸出端口具有用戶可配置的寬度。15.根據(jù)權(quán)利要求1的芯片，其中，分組處理器、分組交換結(jié)構(gòu)、輸入端口和/或輸出端口可通過至少其中一個(gè)輸入端口進(jìn)行配置。16.根據(jù)權(quán)利要求1的芯片，還包括集成電路間(I2C)總線接口，并且其中分組處理器、分組交換結(jié)構(gòu)、輸入端口和/或輸出端口可通過該I'C總線接口進(jìn)行配置。17.根據(jù)權(quán)利要求1的芯片，其中，接收到的分組和新的分組是RapidIOTM(RIO)兼容的分組。18.—種用于在第一多個(gè)電路卡與第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路，所述接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組；分組交換結(jié)構(gòu)，其被配置成將選定的分組從輸入端口路由到輸出端口中的選定端口；以及分組處理器，其被配置成從輸入端口接收選定的分組，由其構(gòu)造具有新的有效載荷的新的分組，然后將新的分組路由到輸出端口中的選定端口。19.根據(jù)權(quán)利要求18的接口電路，其中，分組處理器可被配置成對(duì)接收到的分組執(zhí)行信號(hào)采樣處理操作。20.根據(jù)權(quán)利要求19的接口電路，其中，信號(hào)采樣處理操作包括比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作。21.根據(jù)權(quán)利要求19的接口電路，其中，信號(hào)采樣處理操作包括無線電信號(hào)采樣處理操作。22.根據(jù)權(quán)利要求18的接口電路，其中，輸入端口、輸出端口、分組處理器和/或交換結(jié)構(gòu)是用戶可配置的。23.根據(jù)權(quán)利要求18的接口電路，其中，接收到的分組和新的分組是RapidIOTM(RIO)兼容的分組。24.—種分組交換集成電路芯片，其被配置成從多個(gè)外部源接收分組，并將接收到的分組中的數(shù)據(jù)有選擇地傳送給多個(gè)外部接收方，其中，該芯片還被配置成無修改地傳送第一接收到的分組，以及終止第二接收到的分組，并預(yù)處理其中的數(shù)據(jù)以產(chǎn)生新的分組。25.根據(jù)權(quán)利要求24的芯片，其被配置成基于第二接收到的分組中的目的地址，終止并預(yù)處理第二接收到的分組。26.根據(jù)權(quán)利要求24的芯片，其被配置成對(duì)第二接收到的分組執(zhí)行信號(hào)采樣處理操作。27.—種分組處理集成電路芯片，包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組；以及分組處理器，其被配置成基于接收到的分組中的目的地址根據(jù)多個(gè)分組處理模式中的選定模式，處理接收到的分組以產(chǎn)生具有新有效載荷的新分組。28.根據(jù)權(quán)利要求27的芯片，其中，該多個(gè)分組處理模式包括獨(dú)立的分組處理模式和通過所述獨(dú)立的分組處理模式中的選定模式調(diào)用分組的并行處理的組群分組處理模式。29.根據(jù)權(quán)利要求27的芯片，其中，分組處理器可被配置成從接收到的分組的有效載荷中提取數(shù)據(jù)，并處理提取的數(shù)據(jù)以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)兼容的格式的有效載荷的新分組。30.根據(jù)權(quán)利要求27的芯片，其中，分組處理器可被配置成對(duì)接收到的分組執(zhí)行比特?cái)U(kuò)展、比特截?cái)唷⒈忍刂匦屡判蚝?或比特運(yùn)算操作。31.根據(jù)權(quán)利要求27的芯片，其中，響應(yīng)于分組處理模式的接收到的分組累積來控制每個(gè)分組處理模式的定時(shí)。32.根據(jù)權(quán)利要求31的芯片，其中，分組處理器被配置成響應(yīng)于初始化信號(hào)，初始化分組處理模式的分組累積。33.根據(jù)權(quán)利要求27的芯片，其中，分組處理模式是用戶可配置的。34.根據(jù)權(quán)利要求27的芯片，其中，分組處理器、輸入端口和/或輸出端口可通過至少其中一個(gè)輸入端口進(jìn)行配置。35.根據(jù)權(quán)利要求27的芯片，還包括集成電路間(I2C)總線接口，并且其中分組處理器、輸入端口和/或輸出端口可通過該I2C總線接口進(jìn)行配置。36.根據(jù)權(quán)利要求27的芯片，其中，接收到的分組和新的分組是RapidI0TM(RIO)兼容的分組。37.根據(jù)權(quán)利要求27的芯片，還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。38.—種用于在第一多個(gè)電路卡與第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路，所述接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組；以及分組處理器，其被配置成基于接收到的分組中的目的地址根據(jù)多個(gè)分組處理模式中的選定模式，處理接收到的分組以產(chǎn)生具有新有效載荷的新分組。39.根據(jù)權(quán)利要求38的接口電路，其中，該多個(gè)分組處理模式包括獨(dú)立的分組處理模式和通過所述獨(dú)立的分組處理模式中的選定模式調(diào)用分組的并行處理的組群分組處理模式。40.根據(jù)權(quán)利要求38的接口電路，其中，分組處理器可被配置成從接收到的有效載荷中提取數(shù)據(jù)，并處理提取的數(shù)據(jù)以產(chǎn)生具有具有與第二多個(gè)電路卡上處理器的數(shù)據(jù)結(jié)構(gòu)兼容的格式的有效載荷的新分組。41.根據(jù)權(quán)利要求38的接口電路，其中，分組處理器可被配置成對(duì)接收到的分組執(zhí)行比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作。42.根據(jù)權(quán)利要求38的接口電路，其中，響應(yīng)于分組處理模式的接收到的分組累積，控制每個(gè)分組處理模式的定時(shí)。43.根據(jù)權(quán)利要求38的接口電路，其中，分組處理模式是用戶可配置的。44.根據(jù)權(quán)利要求38的接口電路，還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。45.根據(jù)權(quán)利要求38的接口電路其中，該多個(gè)輸入端口被配置成從多個(gè)RF卡中的相應(yīng)RF卡接收分組；以及其中，該多個(gè)輸出端口被配置成向多個(gè)基帶卡中的相應(yīng)基帶卡傳輸分組。46.—種分組處理集成電路芯片，包括多個(gè)輸入端口，其被配置成從相應(yīng)的外部源接收分組；多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組；以及分組處理器，其可被配置成從接收到的分組的有效載荷中提取數(shù)據(jù)，處理提取的數(shù)據(jù)以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)兼容的格式的有效載荷的新分組，并將新分組傳送給輸出端口。47.根據(jù)權(quán)利要求46的芯片，其中，分組處理器可被配置成對(duì)提取的有效載荷執(zhí)行比特?cái)U(kuò)展、比特截?cái)唷⒈忍刂匦屡判蚝?或比特運(yùn)算操作，以產(chǎn)生新分組的有效載荷。48.根據(jù)權(quán)利要求46的芯片，其中，數(shù)據(jù)結(jié)構(gòu)包括處理器數(shù)據(jù)結(jié)構(gòu)。49.根據(jù)權(quán)利要求46的芯片，其中，分組處理器支持多個(gè)分組處理模式。50.根據(jù)權(quán)利要求49的芯片，其中，分組處理器基于分組中的目的地址，有選擇地施加分組處理模式。51.根據(jù)權(quán)利要求49的芯片，其中，該多個(gè)分組處理模式包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用并發(fā)處理的組群分組處理模式。52.根據(jù)權(quán)利要求49的芯片，其中，分組處理模式是用戶可配置的。53.根據(jù)權(quán)利要求46的芯片，還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。54.根據(jù)權(quán)利要求46的芯片，還包括集成電路間(I2C)總線接口，并且其中分組處理器、輸入端口和/或輸出端口可通過該I2C總線接口進(jìn)行配置。55.根據(jù)權(quán)利要求46的芯片，其中，接收到的分組和新的分組ARapidIOTM(RIO)兼容的分組。56.—種用于在第一多個(gè)電路卡與第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路，所述接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組；以及分組處理器，其可被配置成從接收到的有效載荷中提取數(shù)據(jù)，處的有效載荷的新分組，并將新分組傳送給輸出端口。57.根據(jù)權(quán)利要求56的接口電路，其中，分組處理器可被配置成對(duì)提取的有效載荷執(zhí)行比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作，以產(chǎn)生新分組的有效載荷。58.根據(jù)權(quán)利要求56的接口電路，其中，分組處理器支持多個(gè)分組處理模式。59.根據(jù)權(quán)利要求58的接口電路，其中，分組處理器基于分組中的目的地址，有選擇地施加分組處理模式。60.根據(jù)權(quán)利要求58的接口電路，其中，該多個(gè)分組處理模式包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用并發(fā)處理的組群分組處理模式。61.根據(jù)權(quán)利要求58的接口電路，其中，分組處理模式是用戶可配置的。62.根據(jù)權(quán)利要求56的接口電路，還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組無有效載荷修改地、從輸入端口路由到輸出端口中的選定端口。63.根據(jù)權(quán)利要求56的接口電路其中，該多個(gè)輸入端口被配置成從多個(gè)RF卡中的相應(yīng)RF卡接收分組；以及其中，該多個(gè)輸出端口被配置成向多個(gè)基帶卡中的相應(yīng)基帶卡傳輸分組。64.根據(jù)權(quán)利要求63的接口電路，其中，數(shù)據(jù)結(jié)構(gòu)包括基帶卡上基帶處理器的數(shù)據(jù)結(jié)構(gòu)。65.—種分組處理集成電路芯片，包括多個(gè)輸入端口，其^t配置成從相應(yīng)的外部源接收分組；多個(gè)輸出端口，其被配置成向相應(yīng)的外部接收方傳輸分組；以及分組處理器，其可被配置成根據(jù)多個(gè)分組處理模式中的選定模式，處理接收到的分組以產(chǎn)生具有新有效載荷的新的輸出分組，并將新的輸出分組傳送給輸出端口，其中響應(yīng)于分組處理模式的接收到的分組累積來控制每個(gè)分組處理模式的定時(shí)。66.根據(jù)權(quán)利要求65的芯片，其中，分組處理器被配置成響應(yīng)于初始化信號(hào)，初始化分組處理模式的分組累積。67.根據(jù)權(quán)利要求65的芯片，其中，該多個(gè)分組處理模式的分組處理模式包括從給定數(shù)量的接收分組中產(chǎn)生給定數(shù)量的新輸出分組所需的一組累積、處理和傳輸操作，并且其中分組處理器被配置成響應(yīng)于接收的分組處理模式的分組累積，迭代執(zhí)行分組處理模式。68.根據(jù)權(quán)利要求67的芯片，其中，分組處理模式的迭代包括響應(yīng)于產(chǎn)生給定數(shù)量的新輸出分組所需的給定數(shù)量的接收到的分組有效載荷的累積和/或生成，處理分組處理模式的接收到的分組的有效載荷。69.根據(jù)權(quán)利要求67的芯片，其中，分組處理模式替換被引導(dǎo)至分組處理模式的、在由具有默認(rèn)分組有效載荷的第一累積接收分組的累積限定的分組累積窗口之外開始累積的任何分組的有效載荷。70.根據(jù)權(quán)利要求69的芯片，其中，分組累積窗口響應(yīng)于第一累積接收分組的累積而被終止。71.根據(jù)權(quán)利要求69的芯片，其中，分組累積窗口在跟隨第一累積接收分組的初始累積的預(yù)定時(shí)間間隔期滿后被終止。72.根據(jù)權(quán)利要求69的芯片，其中，在分組累積窗口終止后的時(shí)間間隔下一個(gè)分組累積窗口的初始化凈皮禁止。73.根據(jù)權(quán)利要求65的芯片，其中，分組處理器可被配置成從接收到的分組的有效載荷中提取數(shù)據(jù)，并處理提取的數(shù)據(jù)以產(chǎn)生具有具有與外部接收方的數(shù)據(jù)結(jié)構(gòu)兼容的格式的新有效栽荷的新分組。74.根據(jù)權(quán)利要求65的芯片，還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組從輸入端口路由到輸出端口中的選定端口。75.根據(jù)權(quán)利要求65的芯片，其中，分組處理器基于分組中的目的地址，有選擇地施加分組處理才莫式。76.根據(jù)權(quán)利要求65的芯片，其中，該多個(gè)分組處理模式包括獨(dú)立的分組處理模式和通過所述的獨(dú)立分組處理模式中的選定模式調(diào)用并發(fā)處理的組群分組處理模式。77.根據(jù)權(quán)利要求65的芯片，其中，分組處理模式是用戶可配置的。78.根據(jù)權(quán)利要求65的芯片，其中，分組處理器可被配置成對(duì)接收到的分組執(zhí)行比特?cái)U(kuò)展、比特截?cái)唷⒈忍刂匦屡判蚝?或比特運(yùn)算操作。79.根據(jù)權(quán)利要求65的芯片，還包括集成電路間(I2C)總線接口，并且其中分組處理器、輸入端口和/或輸出端口可通過該I2C總線接口進(jìn)行配置。80.根據(jù)權(quán)利要求65的芯片，其中，接收到的分組和新的分組是RapidIOTM(RIO)兼容的分組。81.—種用于在第一多個(gè)電路卡與第二多個(gè)電路卡之間傳送數(shù)據(jù)的接口電路，所述接口電路包括多個(gè)輸入端口，其被配置成從第一多個(gè)電路卡中的相應(yīng)電路卡接收分組；多個(gè)輸出端口，其被配置成向第二多個(gè)電路卡中的相應(yīng)電路卡傳輸分組；以及分組處理器，其可被配置成根據(jù)多個(gè)分組處理模式中的選定模式，處理接收到的分組以產(chǎn)生具有新有效載荷的新的輸出分組，并將新的輸出分組傳送給輸出端口，其中響應(yīng)于分組處理模式的接收到的分組累積來控制每個(gè)分組處理模式的定時(shí)。82.根據(jù)權(quán)利要求81的接口電路，其中，分組處理器被配置成響應(yīng)于初始化信號(hào)，初始化分組處理模式的分組累積。83.根據(jù)權(quán)利要求81的接口電路，其中，該多個(gè)分組處理模式的分組處理模式包括從給定數(shù)量的接收分組中產(chǎn)生給定數(shù)量的新輸出分組所需的一組累積、處理和傳輸操作，并且其中分組處理器被配置成響應(yīng)于分組處理模式的接收到的分組累積，迭代執(zhí)行分組處理模式。84.根據(jù)權(quán)利要求83的接口電路，其中，分組處理模式的迭代包括響應(yīng)于產(chǎn)生給定數(shù)量的新輸出分組所需的給定數(shù)量的接收到的分組有效載荷的累積和/或生成，處理分組處理模式的接收到的分組的有效載荷。85.根據(jù)權(quán)利要求83的接口電路，其中，分組處理模式替換被引導(dǎo)至分組處理模式的、在由具有默認(rèn)分組有效栽荷的第一累積接收分組的累積限定的分組累積窗口之外開始累積的任何分組的有效載荷。86.根據(jù)權(quán)利要求85的接口電路，其中，分組處理器被配置成響應(yīng)于第一累積接收分組的累積的完成，終止分組累積窗口。87.根據(jù)權(quán)利要求85的接口電路，其中，分組處理器被配置成響應(yīng)于跟隨第一累積接收分組的初始累積的預(yù)定時(shí)間間隔的期滿，終止分組累積窗口。88.根據(jù)權(quán)利要求85的接口電路，其中，分組處理器被配置成在分組累積窗口終止后的時(shí)間間隔禁止下一個(gè)分組累積窗口的初始化。89.根據(jù)權(quán)利要求81的接口電路，其中，分組處理器可被配置成從接收到的分組的有效載荷中提取數(shù)據(jù)，并處理提取的數(shù)據(jù)以產(chǎn)生具有具有與第二多個(gè)電路卡上處理器的數(shù)據(jù)結(jié)構(gòu)兼容的格式的新有效載荷的新分組。90.根據(jù)權(quán)利要求81的接口電路，還包括分組交換結(jié)構(gòu)，其被配置成將選定的分組從輸入端口路由到輸出端口中的選定端口。91.根據(jù)權(quán)利要求81的接口電路其中，該多個(gè)輸入端口被配置成從多個(gè)RF卡中的相應(yīng)RF卡接收分組；以及其中，該多個(gè)輸出端口被配置成向多個(gè)基帶卡中的相應(yīng)基帶卡傳輸分組。全文摘要一種分組交換集成電路芯片被配置成從多個(gè)外部源接收分組，例如RapidIO^TM兼容的分組，并有選擇地將接收到的分組中的數(shù)據(jù)傳送給多個(gè)外部接收方。所述芯片被配置成無修改地傳送第一接收分組，以及終止第二接收分組并預(yù)處理第二接收分組的有效載荷，以產(chǎn)生新的分組。所述芯片可以被配置成對(duì)第二接收分組執(zhí)行信號(hào)采樣處理操作，例如比特?cái)U(kuò)展、比特截?cái)?、比特重新排序?或比特運(yùn)算操作。所述芯片還可以被配置成基于接收到的分組中的目的地址，管理第一和第二接收分組。文檔編號(hào)H04L12/56GK101199170SQ200680021911公開日2008年6月11日申請(qǐng)日期2006年4月13日優(yōu)先權(quán)日2005年4月18日發(fā)明者A·D·S·麥卡丹,B·S·達(dá)尼爾,B·特燦,J·薩克斯托爾夫,W·T·比恩申請(qǐng)人:集成裝置技術(shù)公司