專利名稱：糾錯編碼裝置以及糾錯譯碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及糾錯編碼以及譯碼技術(shù)，特別涉及使用了塊代碼的糾 錯編碼/譯碼方法及其裝置。
背景技術(shù)：
在以往的FEC ( Forward Error Correction,前向糾錯)中，被 構(gòu)成為糾錯代碼的每1碼元的位數(shù)m是糾錯編碼處理時的并行數(shù)n 的因數(shù)(例如，非專利文獻l)。在這種FEC方式中， 一般在糾錯代碼的每l碼元的位數(shù)m隨編 碼率被固定而增大時，可以增加代碼長度N，從而提高糾錯能力。因 而，在滿足從糾錯編碼處理時的并行數(shù)n的因數(shù)中選擇糾錯代碼的每 l碼元的位數(shù)m的條件的同時提高糾錯能力這一點上，只要從n的因 數(shù)中選擇盡可能大的因數(shù)作為糾錯代碼的每l碼元的位數(shù)m即可。非專利文獻1: ITU-T推薦G. 975但是，如果從電路規(guī)模來看，則產(chǎn)生了選擇其他因數(shù)困難的情況。 例如，當考慮n=128的情況時，如果采用RS ( Reed-Solomon )代碼 中的一個RS(255， 239)，則把糾錯代碼的每1碼元的位數(shù)設(shè)置成8, 但如果為了進一步提高糾錯能力而要采用在128的因數(shù)中比8大的下 一數(shù)16，則塊代碼的編碼電路以及譯碼電路的電路規(guī)模變得巨大。發(fā)明內(nèi)容該發(fā)明就是為了解決這種問題而提出的，其目的在于不受幀格式 限制條件的制約，構(gòu)成靈活的糾錯編碼幀，提高對隨機錯誤及突發(fā)錯 誤的糾錯能力。本發(fā)明的糾錯編碼裝置為按照規(guī)定的幀單位來進行糾錯編碼的 糾錯編碼裝置，其特征在于，包括子幀分割部件，把n個子幀中的 發(fā)送信息序列分割為nl個子幀和n2個子幀，其中n是任意自然數(shù)， nl是小于n的自然數(shù)，n2是滿足nl+n2=n的自然數(shù)；第一糾錯代碼 生成部件，將上述nl個子幀以每ml個子幀為單位進行塊編碼而生成 第一糾錯代碼，并將所生成的第一糾錯代碼作為冗余信息而附加，其 中ml是nl的因數(shù)；以及，第二糾錯代碼生成部件，將上述n2個子 幀進而以每m2個子幀為單位進行塊編碼而生成第二糾錯代碼，并將 所生成的第二糾錯代碼作為冗余信息而附加，其中m2是n2的因數(shù)。此外，本發(fā)明的糾錯譯碼裝置為按照規(guī)定的幀單位來進行糾錯譯 碼的糾錯譯碼裝置，其特征在于，包括子幀分割部件，將n個子幀 中的接收序列分割為nl個子幀和n2個子幀，其中n是任意自然數(shù)， nl是小于n的自然數(shù)，n2是滿足nl+n2=n的自然數(shù)；第一糾錯譯碼 部件，將上述nl個子幀以每ml個子幀為單位進行譯碼，并將譯碼結(jié) 果作為第一推定代碼字序列而輸出，其中ml是nl的因數(shù)；以及，第 二糾錯譯碼部件，進而將上述n2個子幀以每m2個子幀為單位進行基 于塊代碼的譯碼，并將譯碼結(jié)果作為第二推定代碼字序列而輸出，其 中m2是n2的因數(shù)。這樣，由于涉及本發(fā)明的糾錯編碼/譯碼裝置把n (n是任意的自 然數(shù))個子幀中的發(fā)送信息序列分割成滿足nl+n2-n的nl個子幀和 n2個子幀來進行糾錯編碼，所以可以從n的因數(shù)以外隨意地選擇糾錯 代碼每l碼元的位數(shù)，從而可以在抑制電路規(guī)模的情況下提高糾錯能力。


圖1是表示依據(jù)本發(fā)明實施方式1的糾錯編碼/譯碼系統(tǒng)的構(gòu)成 的方框圖。圖2是表示依據(jù)本發(fā)明實施方式1的FEC多路化電路的構(gòu)成的 方框圖。圖3是依據(jù)本發(fā)明實施方式1的工作用存儲區(qū)域的構(gòu)成圖。
圖4是表示依據(jù)本發(fā)明實施方式1的FEC逆多路化電路的構(gòu)成 的方框圖。圖5是表示依據(jù)本發(fā)明實施方式1的發(fā)送信息序列中的信息排列的圖。圖6是表示在依據(jù)本發(fā)明實施方式1的順序改變后的信息序列的 信息排列的圖。圖7是依據(jù)本發(fā)明實施方式1的工作用存儲區(qū)域的另一構(gòu)成圖。
具體實施方式
下面，為了更詳細地說明本發(fā)明，參照

用于實施本發(fā)明 的最佳方式。實施方式1圖1是表示依據(jù)本發(fā)明實施方式1的糾錯編碼系統(tǒng)和糾錯譯碼系 統(tǒng)的結(jié)構(gòu)方框圖。圖中的糾錯編碼/譯碼系統(tǒng)是基于在光通信中通常使 用的ITU-T推薦G. 709標準的幀格式、利用和ITU-T推薦G. 975 — 樣的編碼率進行傳輸?shù)南到y(tǒng)。在以往技術(shù)中，雖然用單一 FEC幀為 單位來實施糾錯代碼的編碼，但在圖中的糾錯編碼/譯碼系統(tǒng)中，以用 多個FEC幀為單位來實施編碼處理為特征。在圖1中，第一光接收器21是接收STM-16、 STM-64或者 STM-256等的光信號、把光信號變換為電信號的電路，F(xiàn)EC多路化 電路22是在對來自第一光接收器21的電信號進行逆多路化、插入系 統(tǒng)開銷(overhead)信息及進行糾錯編碼等后再次進行多路化，構(gòu)成 FEC幀的電路。第 一光發(fā)送器23是把FEC幀變換為光信號的電路， 光傳輸線路24是傳輸光信號的FEC幀的光傳輸線路。第二光接收器 25是把用光傳輸線路24傳輸?shù)腇EC幀從光信號變換為電信號的電 路，F(xiàn)EC逆多路化電路26是在對來自第二光接收器25的電信號進行 逆多路化、FEC幀的幀同步、糾錯編碼的譯碼及系統(tǒng)開銷信息的分離 等處理后，再次進行多路化的電路。最后，第二光發(fā)送器27是把來 自FEC逆多路化電路26的電信號變換為光信號，并輸出STM-16、
STM-64、或者STM-256等的光信號的電路。 〈FEC多路化電路22的詳細構(gòu)成〉圖2是表示圖1所示的FEC多路化電路22的詳細構(gòu)成例子的方 框圖。該FEC多路化電路22的目的是通過改變信息排列并附加多個 糾錯代碼來糾正無法用單一代碼糾正的錯誤。在圖中，第一逆多路化電路111是把以串行順序從第一光接收器 21輸入的發(fā)送信息序列變換為并行的信息序列并輸出的電路。而且在 下面，作為并行數(shù)n的例子，以11=128來進行說明。第一速度變換電路112是除了第一逆多路化電路111輸出的n 個并行的信息序列外，確保系統(tǒng)開銷區(qū)域以及奇偶性序列區(qū)域，在其 上附加偽序列，并且僅對附加了這些冗余區(qū)域的部分提升傳輸速度的 電路。其結(jié)果，從第一速度變換電路112并行地輸出由輸入信息序列 和偽序列構(gòu)成的序列。系統(tǒng)開銷插入電路113是在包含于由第一速度變換電路112構(gòu)成 的n個并行的輸入信息序列和偽序列中的系統(tǒng)開銷區(qū)域中插入系統(tǒng)開 銷的電路。其結(jié)果，系統(tǒng)開銷區(qū)域插入電路113并行輸出由輸入信息 序列和系統(tǒng)開銷、偽序列構(gòu)成的序列。第 一 交織電路114是權(quán)利要求1中所述的發(fā)明中的子幀分割部件 的例子，是把由系統(tǒng)開銷插入電路113輸出的輸入信息序列和系統(tǒng)開 銷、偽序列構(gòu)成的序列分割為nl個并行的序列和n2個并行序列，并 輸出到后述的第一 FEC編碼電路115-1以及第二 FEC編碼電路115-2 的電路。須指出，nl和n2是滿足n-nl+n2的自然數(shù)。第一 FEC編碼電路115-1是權(quán)利要求1所述的發(fā)明中的第一糾 錯編碼部件的例子，是針對各個輸入序列，進行規(guī)定的代碼長度為 NR、信息長度為KR、伽羅瓦場(Galois Field ) GF ( 2ral)(其中ml 是nl的因數(shù))上的塊代碼糾錯編碼的電路。其結(jié)果，從第一FEC編 碼電路115-1中并行輸出n個第一代碼字序列。第二 FEC編碼電路115-2是權(quán)利要求1所述的發(fā)明中的第二糾 錯編碼部件的例子，是進行規(guī)定的代碼長度為NR、信息長度為KR、伽羅瓦場GF(2"12)(其中m2是n2的因數(shù))上的塊代碼糾錯編碼的 電路。其結(jié)果，從第二 FEC編碼電路115-2中并行地輸出n2個第二 代碼字序列。第一去交織電路116是在把由第一 FEC編碼電路115-1以及第 二 FEC編碼電路115-2輸出的nl個并行的第一代碼字序列以及n2 個并行第二代碼字序列統(tǒng)一為n個并行的代碼字序列的同時，將其改變成輸入到第一交織電路114之前的順序，并把其結(jié)果作為第三代碼 字序列輸出的電路。第三FEC編碼電路117是把由第一去交織電路116輸出的n個并行的第三代碼字序列按縱向Ilb個并列行、橫向NB個時間片為一個單位進行分組，并針對每個組用第二塊代碼進行編碼的電路，在第二 塊代碼中把代碼長度為NBxnB/mb，信息長度為KBxnb/mb、伽羅瓦場 GF (2mb)上的元素作為碼元。其結(jié)果，并行輸出第四代碼字序列。第一多路化電路118是把從第三FEC編碼電路117并行輸出的 第四代碼字序列變換為串行的第五代碼字序列的電路，把串行的第五代碼字序列輸出到第一光發(fā)送器23。須指出，在作為FEC多路化電路22的構(gòu)成要素的各電路(從第 一逆多路化電路lll到第一多路化電路118為止的各構(gòu)成要素)之間 傳輸?shù)男畔?數(shù)據(jù))也可以構(gòu)成為利用經(jīng)由連接各電路間的總線的流 水線方式被發(fā)送，也可以采用設(shè)置可以從相鄰的前后電路進行參照的 工作用存儲區(qū)域這樣的結(jié)構(gòu)。下面，為了容易理解，說明具有可以從 這些相鄰的前后電路進行參照的工作用存儲區(qū)域的例子。下面說明這樣的工作用存儲區(qū)域的構(gòu)成。圖3是組合4個單一 FEC幀(把該組合稱為OTU幀)、把組合后的FEC幀湊在一起進行 發(fā)送控制以及幀同步控制時的工作用存儲區(qū)域的構(gòu)成圖。把該組合后 的FEC幀稱為OTUk幀。其中，根據(jù)傳輸速度將k分配為整數(shù)l、 2、 3。在以下的說明中，為了簡化而省略k進行記栽。把圖3所示的工 作用存儲區(qū)域簡單地稱為OTU幀緩沖器。在圖3的OTU幀緩沖器中，在縱向n (n=128)位，橫向NB (NB=1020)位的框內(nèi)，按照從上向下、右移1列、從上到下這一順 序存儲信息。此外，把第0列作為用于分配FEC幀#0的系統(tǒng)開銷的 系統(tǒng)開銷區(qū)域。進而，把從第一列到第KR-1 (=955)列作為用于分配 所輸入的2進制發(fā)送信息序列的信息序列區(qū)域。從第KR (=956)列 到第Kb-1 (=979)列作為用于分配在第一及第二FEC編碼處理中生 成的奇偶性符號的第一奇偶性序列區(qū)域，從第Kb(-980)列到第Nb-1(=1019 )列作為用于分配在第三FEC編碼處理中生成的奇偶性符號 的第二奇偶性序列區(qū)域。須指出，雖然未圖示，但在信息序列區(qū)域內(nèi) 包含F(xiàn)EC幀#1 #3的系統(tǒng)開銷區(qū)域。以上，是FEC多路化電路22的詳細構(gòu)成。 〈FEC逆多路化電路26的詳細構(gòu)成〉 接著，說明FEC逆多路化電路26的詳細構(gòu)成。該逆多路化電路 是與FEC多重編碼電路22對應(yīng)的電路，具有分別對FEC多重編碼 電路22附加的多種糾錯代碼獨立進行譯碼的能力。由此，構(gòu)成為可 以糾正通過僅對單獨的糾錯代碼進行譯碼無法糾正的錯誤。圖4是表示FEC逆多路化電路26的詳細構(gòu)成的方框圖。須指出， 在接收側(cè)，對在通過光通信線路時混入了雜音的串行順序的接收序列 進行解調(diào)以及模/數(shù)轉(zhuǎn)換，生成量化接收序列。在此，假設(shè)將所發(fā)送的 每l碼元量化為q位。把q-l的情況稱為硬判定，把q〉l的情況稱 為軟判定。第二逆多路化電路121是把量化接收序列變換為n， (n，=nxq) 個并行量化接收序列的電路。須指出，因為能夠以q位為單位處理每 一發(fā)送碼元q位的量化接收序列，所以，以后在接收側(cè)的說明中把n， (=nxq)個并行序列稱為"n個并行的序列"。幀同步電路122是檢測附加在n個并行的量化接收序列中的系統(tǒng) 開銷信息并確定幀的開頭位置的電路。第三FEC譯碼電路123是對向n個并行的量化接收序列中附加 幀同步信號后輸出的n個并行的量化接收序列實施第四代碼字序列的 譯碼處理(由第三FEC編碼電路117編碼的糾錯代碼譯碼處理)的 電路。其結(jié)果，并行輸出第一FEC譯碼電路輸出結(jié)果序列。第二交織電路124是在權(quán)利要求4所述的發(fā)明中的子幀分割部件 的例子，是把并行輸入的第一 FEC譯碼電路輸出結(jié)果序列分支輸出 到后續(xù)的第一 FEC譯碼電路125-1以及第二 FEC譯碼電路125-2中 的電路。結(jié)果，向第一 FEC譯碼電路125-1輸入歐第一 FEC編碼電 路115-1輸出的、并行數(shù)為nl的笫一代碼字序列，作為第二FEC譯 碼電路輸出結(jié)果序列。向第二 FEC譯碼電路125-2輸入由第二 FEC 編碼電路115-2輸出的、并行數(shù)為n2的第二代碼字序列，作為第三 FEC譯碼電路輸出結(jié)果序列。第一 FEC譯碼電路125-1是權(quán)利要求4所述的發(fā)明中的第一糾 錯譯碼部件的例子，是對由第一 FEC編碼電路115-1編碼的糾錯代碼 進行譯碼的電路，輸出第一推定代碼字序列。第二 FEC譯碼電路125-2是權(quán)利要求4所述的發(fā)明中的第二糾 錯譯碼部件的例子，是對由第二 FEC編碼電路115-2編碼的糾錯代碼 進行譯碼的電路，輸出第二推定代碼字序列。第二去交織電路126是在組合由第一 FEC譯碼電路125-1及第 二 FEC譯碼電路125-2輸出的第 一推定代碼字序列及第二推定代碼字 序列的同時，重排為輸入到第二交織電路124之前的順序并作為n個 并行的推定代碼字序列而輸出的電路。系統(tǒng)開銷分離電路127是從由第二去交織電路126輸出的推定代 碼字序列中除去與系統(tǒng)開銷信號相對應(yīng)的位的電路。作為其結(jié)果，并 行輸出沒有系統(tǒng)開銷信號的推定代碼字序列.第二速度變換電路128分離并除去與由發(fā)送側(cè)的第一速度變換 電路112確保的奇偶性序列區(qū)域相對應(yīng)的位，并實施n個并行的序列 的逆速度變換的電路。作為其結(jié)果，并行輸出推定信息序列。最后，第二多路化電路129是把并行的推定信息序列變換為串行 的推定信息序列并輸出到第二光發(fā)送器27的電路。須指出，對于FEC逆多路化電路26內(nèi)的各構(gòu)成要素間的信息(數(shù) 據(jù))傳送，也可以和FEC多路化電路22—樣進行基于流水線方式的 總線傳送，也可以設(shè)置成使用圖3所示的OTU幀緩沖器的方式，但 以下為了容易理解，說明采用了使用OTU幀緩沖器的方式的FEC逆 多路化電路。以上，是FEC逆多路化電路26的詳細構(gòu)成。 〈發(fā)送側(cè)的動作〉接著，用

依據(jù)本發(fā)明的實施方式1的糾錯編碼/譯碼系 統(tǒng)的動作。在第一光接收器21中，從光信號變換而成的電信號被串 行輸入到FEC多路化電路22，通過第一逆多路化電路111而變成n (n=128)個并行信息序列。第一速度變換電路112根據(jù)該n個并行 的信息序列，實施與系統(tǒng)開銷區(qū)域、第一及第二奇偶性序列區(qū)域相對 應(yīng)的速度變換(NB/(KR-f)倍)。在此，f是包含在OTU幀中的FEC 幀的數(shù)目，設(shè)f-4。該速度變換處理是如下處理把輸入的n個并行的信息序列展開 為圖3所示的信息序列區(qū)域，確保系統(tǒng)開銷區(qū)域、用于存儲第一及第 二糾錯代碼的奇偶性符號的第一奇偶性序列區(qū)域；用于存儲第三糾錯 代碼的奇偶性符號的第二奇偶性序列區(qū)域，并提高輸出側(cè)速度。須指 出，在這種情況下，在系統(tǒng)開銷區(qū)域、第一以及第二奇偶性序列區(qū)域 中插入偽數(shù)據(jù)(例如全部為零)。其后，通過系統(tǒng)開銷插入電路113在系統(tǒng)開銷區(qū)域中插入系統(tǒng)開 銷。系統(tǒng)開銷由在幀同步和傳輸控制等中所需要的信號構(gòu)成。第一交織電路114對由系統(tǒng)開銷插入電路113所輸出的輸入信息 序列、系統(tǒng)開銷和偽序列構(gòu)成的序列進行分支，然后分別輸出到第一 FEC編碼電路115-1以及第二 FEC編碼電路115-2。第一交織電路114 在每次進行n個并行的發(fā)送信息序列的分支時，都在改變該信息序列 的信息的順序后進行分支。接著，使用改變信息順序的具體方法的例 子來進行說明。圖5是表示在第一交織電路114改變順序之前的發(fā)送信息序列中 的信息排列的圖。在圖中如0-0和1-0所示用"r-c"的形式表示的是表 示信息在OTU幀緩沖器中的位置的代碼，r是行號，c是列號。第一 交織電路114不改變n個并行的發(fā)送信息序列的輸入時刻(與OTU
幀緩沖器的各列對應(yīng))的順序而逐個輸入時刻(逐列)地關(guān)閉以改變 順序。該逐列改變的方法可以考慮各種方法，但作為一個例子，列舉出針對每列進行不同移位的方法。具體地說，例如對OTU幀緩沖器 的列號i從下向上移動ixsmodn位。須指出，雖然s是任意的，但作 為具體例子s-10是優(yōu)選。圖6是表示這樣改變了順序后的OTU幀緩 沖器的信息排列的圖。在改變了 OTU幀緩沖器的信息順序后，第一交織電路114把 OTU幀緩沖器中的n個并行的發(fā)送信息序列分割為nl個并行的數(shù)據(jù) 和n2個并行的數(shù)據(jù)。須指出，nl和n2是滿足i^nl+n2的自然數(shù)， 進而，假設(shè)nl被選擇為具有因數(shù)ml，而n2被選擇為具有因數(shù)n2。通過這樣選擇，可以把因數(shù)ml和因數(shù)m2用作nl個并行的數(shù) 據(jù)和n2個并行的數(shù)據(jù)各自中的糾錯代碼的每1碼元的位數(shù)。特別是， 因為還可以采用從不是n的因數(shù)的數(shù)中選擇ml和m2的結(jié)構(gòu)，所以 可以選擇比n的因數(shù)m稍大的值作為ml和m2。由此，與把n的因 數(shù)m作為糾錯代碼的每1碼元的位數(shù)使用的情況相比，盡管電路規(guī)模 幾乎沒有變化，但可以提高糾錯能力。在n-128的情況下，如果列舉這樣的nl、 ml、 n2、 m2的具體 例子，則例如有nl-40， n2=88， ml=10， m2=ll。作為這樣的ml和 m2的選擇方法，如果以ml和m2中的至少一方不是n的因數(shù)的方式 進行選擇，則能夠發(fā)揮本發(fā)明的效果。即，就上述例子而言，可以理 解在nl-40， n2-88的情況下，只把ml設(shè)置成10、 m2設(shè)置成8 (和 以往技術(shù)相同的糾錯代碼的每l碼元的位數(shù))就足以了。但是在這種 情況下，因為變成2"^〈NR,所以需要另外將第二塊代碼的代碼長度 NR2設(shè)定成2m2>NR2。另外，就電路規(guī)模而言，對于在以后說明的第一 FEC編碼電路 115-1和第二 FEC編碼電路115-2中進行的塊編碼的代碼長度NR，把 滿足2mr > NR的最小mr設(shè)定成ml和m2之一。由此，發(fā)揮了電路規(guī)模不會膨脹，并且能夠提高糾錯能力這一優(yōu) 異效果。 對于這樣用第一交織電路114改變順序并且分割為多個系統(tǒng)并 行數(shù)據(jù)的發(fā)送信息序列，在笫一 FEC編碼電路115-1和笫二 FEC編 碼電路115-2中進行糾錯編碼。在第一 EFC編碼電路115-1中，用代 碼長度為NR、信息長度為K^的伽羅瓦場GF (2ml)上的塊代碼進行 編碼。另一方面，在第二 FEC編碼電路115-2中，用代碼長度為NR、 信息長度為K^的伽羅瓦場GF (2m2)上的塊代碼進行編碼。這些編 碼處理分別按nl/ml以及n2/m2來并行實施。當使用圖3那樣的OTU 幀緩沖器的構(gòu)成的情況下，變成NR=980 、 KR=956 、 n 1/m 1 =4 ， n2/m2=8 。 作為塊代碼的例子，有RS (Reed-Solomon)代碼。通過這樣的編碼處理而生成的奇偶性符號被保存在OTU幀緩沖 器的第一奇偶性序列區(qū)域上。在實施了以上的處理后，第一 FEC編 碼電路115-1和第二 FEC編碼電路115-2把編碼結(jié)果分別作為nl個 并行的第 一代碼字序列以及n2個并行的笫二代碼字序列而輸出。接著，第一去交織電路116在把第一 FEC編碼電路115-1和第 二 FEC編碼電路115-2輸出的nl個并行的第一代碼字序列以及n2 個并行的第二代碼字序列組合為n個并行的第三代碼字序列后，把 OTU幀緩沖器中的信息排列改變?yōu)檩斎氲降谝唤豢楇娐?14之前的 順序。為此，在第一交織電路114中，如果利用從下向上移動ixs mod n位的方法來改變信息排列，則通過進行其反運算、即只要從上向下 移動ixs mod n位即可。第三FEC編碼電路117以縱向nb個并行列、橫向NR個時間片 為一個單位對由第一去交織電路116把信息順序恢復(fù)為原狀的n個并 行的第三代碼字序列進行分組，對于每一組，用把代碼長度NBxnb/mb、 信息長度KBxnb/mb、伽羅瓦場GF ( 2mb )上的元素作為碼元的塊代碼 進行編碼。該編碼處理按nMb并行實施。在圖3所示的OTU幀緩沖 器的構(gòu)成的情況下，可以假設(shè)]\8=1020、 KB=980、 mb=l、 n=128、 nb=l， n/nb=128 。 此外，作為塊代碼的例子，可以使用 BCH (Bose-Chaudhuri誦Hocquenghem )代碼。
幀緩沖器的第二奇偶性序列的區(qū)域中。在實施了以上那樣的處理后，把其結(jié)果作為n個并行的第四代碼字序列輸出。第一多重電路118把由第三FEC編碼電路117輸出的n個并行 的第四代碼字序列變換為串行，作為第五代碼字序列發(fā)送到第一光發(fā) 送器23。第一光發(fā)送器23調(diào)制該信號后將其發(fā)送到光通信線路。如上所示，在該FEC多路化電路22中，通過設(shè)置第一交織電路 114，把n個并行的信息序列分割成多個以具有為了實現(xiàn)所希望的糾 錯能力而要求的糾錯代碼的每一碼元的位數(shù)作為因數(shù)的并行信息序 列，對各個并行信息序列使用各自的FEC編碼電路，采用最佳的每l 碼元的位數(shù)進行糾錯編碼，所以可以實現(xiàn)比以往更高的糾錯能力。此外，通過這種構(gòu)成，能夠拓寬為了達到所希望的糾錯能力的糾 錯編碼的每l碼元的位數(shù)的選擇范圍。其結(jié)果，因為還可以把信息序 列分割成多個并行信息序列，其并行數(shù)具有因數(shù)、在能夠?qū)崿F(xiàn)所希望 的糾錯能力的范圍中變成最小的糾錯代碼的每1碼元的位數(shù)，所以提 供了用很小的電路規(guī)模就能夠把可靠性充分高的信號發(fā)送到光傳輸 線路上的糾錯編碼裝置。 〈接收側(cè)的動作〉在接收側(cè)，第二逆多路化電路121把第二光接收器25接收到的 量化接收序列變換為n， (n，=nxq)個并行的量化接收序列，幀同步電 路122從該第二逆多路化電路121輸出的n個并行的量化接收序列中 檢測附加在n個并行的量化接收序列中的系統(tǒng)開銷信息并確定OTU 幀的開頭位置。幀同步電路122為了把檢測到的OTU幀開頭位置傳 送到后續(xù)的電路，向n個并行的量化接收序列中附加幀同步信號后進 行輸出。第三FEC譯碼電路123以幀同步信號為線索，把幀同步電路122 輸出的n個并行的量化接收序列與發(fā)送側(cè)的第三FEC編碼電路117 中的FEC編碼處理相一致地分割為多個組并進行譯碼。須指出，發(fā)送的每l碼元的量化位寬度因譯碼的方法而不同。在 量化位寬度q-l的情況下實施硬判定譯碼。因而，發(fā)送的每l碼元的
量化位寬度變成1。另一方面，當在q〉1時實施軟判定譯碼的情況下， 輸入的位寬度變成q，輸出的位寬度變成q，(取決于具體的譯碼方法)。 在實施了以上那樣的處理后，把其結(jié)果作為n個并行(在軟判定譯碼 的情況下實際上是nxq，)的第一FEC譯碼電路輸出結(jié)果序列而輸出。 第二交織電路124用和第一交織電路114相同的方法改變第三 FEC譯碼電路123輸出的n個并行(軟判定譯碼時實際上是nxq，) 的第一 FEC譯碼電路輸出結(jié)果序列中的信息的順序。進而，第二交 織電路124和第一交織電路114 一樣地分割成nl個并行數(shù)據(jù)和n2個 并行的數(shù)據(jù)，并分別輸出到第一 FEC譯碼電路125-1和第二 FEC譯 碼電路125-2。第一 FEC譯碼電路125-1和第一 FEC編碼電路115-1 —樣用糾 錯編碼的每1碼元的位數(shù)ml對nl個并行的序列進行譯碼，第二 FEC 譯碼電路125-2和第二 FEC編碼電路115-2 —樣用糾錯符號的每1碼 元的位數(shù)m2對n2個并行的序列進行譯碼。但是，發(fā)送的每1碼元的 量化位寬度因譯碼的方法而不同。當輸入序列的發(fā)送的每1碼元的量 化位寬度q，=l的情況下，實施硬判定譯碼。因而，發(fā)送的每1符號 的位寬度變成l，代碼字的每l碼元的位數(shù)變成ml或者m2。第二去交織電路126在第一 FEC編碼電路115-1以及第二 FEC 編碼電路115-2中進行譯碼處理，把得到的第一推定代碼字序列以及 第二推定代碼字序列組合為n個并行的推定代碼字序列，進而，在把 序列內(nèi)的信息排列改變成輸入到第二交織電路124之前的順序的基礎(chǔ) 上，把其結(jié)果作為第三推定代碼字序列而輸出。須指出，在第一以及 第二 FEC譯碼電路125中，當實施了軟判定譯碼的情況下，對每一 位寬度q，，判定數(shù)值的正負，將n個并行的推定代碼字序列變換為ii 個并行的二進制推定代碼字符號序列，并把結(jié)果作為第三推定代碼字 序列而輸出。接著系統(tǒng)開銷分離電路從由第二去交織電路126輸出的推定代 碼字序列中除去與系統(tǒng)開銷信號對應(yīng)的位，隨后第二速度變換電路 128分離并除去與由發(fā)送側(cè)的第一速度變換電路確保的區(qū)域(系統(tǒng)開
銷區(qū)域、第一及第二奇偶性序列區(qū)域)對應(yīng)的位，進行n個并行的序 列的逆速度變換((KR-f/NB)倍)，輸出n個并行的推定信息序列。 最后，第二多路化電路129把第二速度變換電路128輸出的n 個并行的推定信息序列變換為串行的推定信息序列并輸出到第二光 發(fā)送器27。如上所述，在該FEC多路化分離電路26中，通過設(shè)置第二交織 電路124，把n個并行的信息序列分割成以為了實現(xiàn)所希望的糾錯能 力而要求的糾錯代碼的每一碼元的位數(shù)為因數(shù)而具有的多個并行信 息序列，對各個并行信息序列使用各自的FEC編碼電路采用最佳的 每l碼元的位數(shù)進行糾錯編碼，所以可以實現(xiàn)比以往更高的糾錯能力。進而通過這種構(gòu)成，能夠拓寬所希望的糾錯能力的糾錯代碼的每 l碼元的位數(shù)的選擇范圍。結(jié)果，因為還可以把信息序列分割成以在 實現(xiàn)所希望的糾錯能力的范圍中變成最小的糾錯代碼的每l碼元的位 數(shù)為因數(shù)而具有的并行數(shù)個信息序列，所以提供了以很小的電路規(guī)模 就能夠提高對經(jīng)由光傳輸線路發(fā)送的信號的糾錯能力的糾錯譯碼裝 置。從以上說明可知，因為依據(jù)本發(fā)明實施方式1的糾錯編碼系統(tǒng)和 糾錯譯碼系統(tǒng)能夠靈活地選擇糾錯代碼的每i碼元的位數(shù)，所以即使用特定的幀格式限制編碼處理以及發(fā)送處理，也不會被該限制條件所 左右，能夠跨越多個FEC幀靈活地構(gòu)成糾錯編碼處理以及實施交織 的糾錯編碼幀，提高隨機錯誤及突發(fā)錯誤的糾錯能力。須指出，在以上的構(gòu)成中，作為并行數(shù)n的實例，說明了 n=128 的情況，但即使采用其他并行數(shù)的情況下使用該糾錯編碼系統(tǒng)和糾錯 譯碼系統(tǒng)的構(gòu)成，能夠靈活地選擇糾錯代碼的每1碼元的位數(shù)這一點 也是不言自明的。進而，在該糾錯編碼系統(tǒng)和糾錯譯碼系統(tǒng)的構(gòu)成中，利用滿足 n=nl+n2的自然數(shù)nl和n2把n個并行的輸入信息序列分割成2個并 行信息序列，但也可以進一步分割成多個并行信息序列。在上述的構(gòu)成中為了容易理解，對設(shè)置OTU幀緩沖器那樣的工
作用存儲區(qū)域的情形進行了說明，但如果使用總線轉(zhuǎn)送則和前面^L明的一樣不需要這種工作用存儲區(qū)域。對于圖3所示的OTU幀緩沖器 的構(gòu)造的FEC幀也可以適用該糾錯編碼系統(tǒng)和糾錯譯碼系統(tǒng)的構(gòu)成 這一點是不言自明的。即，在圖3所示的實施方式1的OTU幀緩沖 器的具體例子中，對于每一FEC幀單位，以不同的方式執(zhí)行OTU幀 緩沖器內(nèi)部的區(qū)域分配。但是，在通信系統(tǒng)的限制下，假^:要求對于每一 FEC幀單位以相同的方式進行區(qū)域分配。作為滿足這種要求的 幀格式的一例，在對FEC幀適用圖3所示的OTU幀緩沖器的構(gòu)造時， 例如把圖3中的第一奇偶性序列區(qū)域以及第二奇偶性序列區(qū)域分割成 4個，把它們分割配置在FEC幀的右側(cè)，對這樣的FEC幀也可以適 用該糾錯編碼系統(tǒng)和糾錯譯碼系統(tǒng)的構(gòu)成是不言自明的。圖7是把第 一奇偶性序列區(qū)域以及第二奇偶性序列區(qū)域分割成4塊，并把它們分 配在FEC幀的右側(cè)時的幀格式的一例。須指出，在圖4的FEC逆多路化電路26中，輸出根據(jù)作為第一 FEC譯碼電路125-1以及在第二FEC譯碼電路125-2中的譯碼結(jié)果的 第一以及第二推定代碼字序列而生成的推定信息序列。作為其改進方 法，把重排了第 一以及第二推定代碼字序列的順序的第三推定代碼字 序列再次輸入到第三FEC譯碼電路123,重復(fù)實施第三FEC譯碼— 第一以及第二 FEC譯碼和處理。通過這種重復(fù)譯碼，出現(xiàn)了能夠糾 正在圖4的構(gòu)成中不能糾正的接收序列的可能性。因而，能夠提高譯 碼糾錯特性。在該改進方法中，傳送給第三FEC譯碼電路的第三推 定代碼字序列的位寬度q"，能夠根據(jù)在第三FEC譯碼電路中再次實 施的譯碼方法而改變。在硬判定譯碼的情況下，假設(shè)q"，-l，而在軟判定譯碼的情況下假設(shè)q"， > 1。須指出，在本發(fā)明的實施方式l中，以光傳輸系統(tǒng)為例示出了本發(fā)明的糾錯編碼/譯碼方法的調(diào)整，但應(yīng)當容易理解，為了發(fā)揮這些特 征不是必須設(shè)置成光傳輸系統(tǒng)那樣的構(gòu)造，該技術(shù)思想能夠適用于全 部使用了塊代碼的糾錯代碼。 實施方式2
在本發(fā)明的實施方式2中，在依據(jù)本發(fā)明實施方式1的糾錯譯碼 處理中，在向后段的譯碼電路送出前段的譯碼結(jié)果時，在包含與在前 段的譯碼電路中被判定為不能糾錯的代碼字相對應(yīng)的位(以下，稱為 錯誤檢測位)的后段多值代碼的碼元中設(shè)定錯誤檢測標志，在后段的 譯碼電路中利用該錯誤檢測標志實施消失校正。作為上述方法的改良方法，作為設(shè)置錯誤檢測標志的方法，只在 包含于多值代碼的碼元中的錯誤檢測位數(shù)在規(guī)定的b位以上的情況 下，設(shè)置錯誤檢測標志。這是包含在幀的各列中的相同二進制符號位 的數(shù)目(8位)，和多值代碼每l碼元位數(shù)不能整除時的處置方式。在實施方式2中，如上所述，對進行了逆多路化的接收序列，以 規(guī)定的單位對經(jīng)過逆多路化的序列進行分組，在針對該每個組并行地 進行糾錯譯碼處理時，在經(jīng)過逆多路化的序列的分組中至少有2種以 上不同的規(guī)定分配單位，根據(jù)該分配單位的不同而并行地進行不同的 糾錯譯碼處理，反復(fù)實施多個FEC譯碼，并且在與在前段的譯碼處設(shè)i錯誤檢測標志以 <:在后段的譯碼處理中執(zhí)行消失校正，所以即使 用特定的幀格式限制了接收處理以及譯碼處理，也不會受到該限制條 件的制約，通過跨越多個FEC幀進行糾錯譯碼處理以及交織，能夠 提高對隨機錯誤以及突發(fā)錯誤的糾錯能力。如上所述，本發(fā)明的糾錯編碼/譯碼裝置構(gòu)成了不會被幀格式的 限制條件所左右的靈活的糾錯編碼幀，能夠提高對隨機錯誤以及突發(fā) 錯誤的糾錯能力，適用于例如使用了糾錯代碼的有線傳輸裝置。
權(quán)利要求
1.一種按照規(guī)定的幀單位來進行糾錯編碼的糾錯編碼裝置，其特征在于，包括子幀分割部件，把n個子幀中的發(fā)送信息序列分割為n1個子幀和n2個子幀，其中n是任意自然數(shù)，n1是小于n的自然數(shù)，n2是滿足n1+n2＝n的自然數(shù)；第一糾錯代碼生成部件，將上述n1個子幀以每m1個子幀為單位進行塊編碼而生成第一糾錯代碼，并將所生成的第一糾錯代碼作為冗余信息而附加，其中m1是n1的因數(shù)；以及第二糾錯代碼生成部件，將上述n2個子幀進而以每m2個子幀為單位進行塊編碼而生成第二糾錯代碼，并將所生成的第二糾錯代碼作為冗余信息而附加，其中m2是n2的因數(shù)。
2. 如權(quán)利要求1所述的糾錯編碼裝置，其特征在于設(shè)ml和 m2中的至少一方為不是n的因數(shù)的自然數(shù)。
3. 如權(quán)利要求1所述的糾錯編碼裝置，其特征在于以第一糾 錯代碼生成部件和笫二糾錯代碼生成部件中的塊代碼的代碼長度為 N，設(shè)定滿足2"""〉N的最小自然數(shù)mr作為ml和m2中的至少一方。
4. 一種按照規(guī)定的幀單位來進行糾錯譯碼的糾錯譯碼裝置，其 特征在于，包括子幀分割部件，將n個子幀中的接收序列分割為nl個子幀和n2 個子幀，其中n是任意自然數(shù)，nl是小于ii的自然數(shù)，n2是滿足 nl+n2=n的自然數(shù)；第一糾錯譯碼部件，將上述nl個子幀以每ml個子幀為單位進 行譯碼，并將譯碼結(jié)果作為第一推定代碼字序列而輸出，其中ml是nl的因數(shù)；以及第二糾錯譯碼部件，進而將上述n2個子幀以每m2個子幀為單 位進行基于塊代碼的譯碼，并將譯碼結(jié)果作為第二推定代碼字序列而 輸出，其中m2是ii2的因數(shù)。
5. 如權(quán)利要求4所述的糾錯譯碼裝置，其特征在于設(shè)ml和 m2中的至少一方為不是n的因數(shù)的自然數(shù)。
6. 如權(quán)利要求4所述的糾錯譯碼裝置，其特征在于以第一糾 錯代碼生成部件和第二糾錯代碼生成部件中的塊代碼的代碼長度為 N，設(shè)定滿足2咖〉N的最小自然數(shù)mr作為ml和m2中的至少一方。
全文摘要
把在n(n是自然數(shù))個子幀中由系統(tǒng)開銷信息構(gòu)成的冗余信息和傳輸信息分割為n1(n1是具有n1＜n的自然數(shù))個子幀和n2(n2是n1+n2＝n的自然數(shù))個子幀，在把n1個子幀以每m1(m1是n1的因數(shù))個子幀為單位進行塊編碼并生成第一糾錯代碼的同時，進而把n2個子幀以每m2(m2是n2的因數(shù))個子幀為單位進行塊編碼并生成第二糾錯代碼。
文檔編號H04L1/00GK101116250SQ20068000444
公開日2008年1月30日 申請日期2006年2月3日 優(yōu)先權(quán)日2005年2月9日
發(fā)明者久保和夫, 吉田英夫, 宮田好邦 申請人:三菱電機株式會社