專利名稱：實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)及部件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)絡(luò)領(lǐng)域的兩個(gè)部件之間進(jìn)行通信的方法，尤其涉及OAA(Open Application Architecture，開放應(yīng)用架構(gòu))中NFC(NetworkForwarding Component，網(wǎng)絡(luò)轉(zhuǎn)發(fā)部件)和IAC(Independent ApplicationComponent，獨(dú)立業(yè)務(wù)部件)之間相應(yīng)通信的系統(tǒng)以及IAC和OAA。
背景技術(shù)：
隨著網(wǎng)絡(luò)業(yè)務(wù)的迅猛發(fā)展與逐步細(xì)化，傳統(tǒng)的網(wǎng)絡(luò)設(shè)備在處理這些業(yè)務(wù)時(shí)變得不再得心應(yīng)手。比如，要求設(shè)備既能做數(shù)據(jù)轉(zhuǎn)發(fā)又能接入語音、要求設(shè)備既能完成負(fù)載分擔(dān)又能進(jìn)行內(nèi)容安全過濾。此時(shí)，一家獨(dú)立的技術(shù)廠家是很難同時(shí)提供給用戶所要求的所有服務(wù)。為此，用戶通常需要購買多個(gè)廠家的設(shè)備，并將該些設(shè)備連接在一起。這樣不僅互通性經(jīng)常出現(xiàn)問題、設(shè)備間配合更是不容易協(xié)商，而且也給設(shè)備的管理和維護(hù)帶來成本上的負(fù)擔(dān)。
以交換設(shè)備(所述交換設(shè)備包括交換機(jī)與路由器)為例，目前根據(jù)網(wǎng)絡(luò)中的位置與作用，交換設(shè)備通常分為中低端交換設(shè)備與核心交換設(shè)備。中低端交換設(shè)備的主要功能是匯集和進(jìn)行業(yè)務(wù)管理，核心交換設(shè)備的主要功能是快速轉(zhuǎn)發(fā)，使得數(shù)據(jù)包盡可能快速地通過IP骨干網(wǎng)。中低端交換設(shè)備一般處于網(wǎng)絡(luò)的邊緣位置，實(shí)現(xiàn)方案為一般的單處理器(CPU)的集中式交換設(shè)備。由于集中式交換設(shè)備有較好的價(jià)格成本優(yōu)勢(shì)，所以得到較為廣泛的應(yīng)用。集中式交換設(shè)備可以依靠?jī)?nèi)部功能簡(jiǎn)單的單一處理器來實(shí)現(xiàn)交換功能，但是，面對(duì)日益豐富的業(yè)務(wù)特性要求，如IPSec(IP Security協(xié)議)、IPS(Intrusion Protect System入侵防御系統(tǒng))、語音和無線等，集中式交換設(shè)備已不能滿足該些業(yè)務(wù)的需求。
為此，考慮是否可以將完成各種業(yè)務(wù)功能的業(yè)務(wù)部件集成到基礎(chǔ)部件上組成一集成設(shè)備，從而減少互通性問題的出現(xiàn)以及降低維護(hù)和管理成本，進(jìn)而為用戶提供更高服務(wù)質(zhì)量。還是以交換設(shè)備為例，可以將自帶有處理器(CPU)的智能接口板等業(yè)務(wù)部件集成到集中式交換設(shè)備中，允許業(yè)務(wù)部件的軟件或硬件由各個(gè)廠家提供，這樣，在交換設(shè)備上能夠完成各種業(yè)務(wù)功能，從而使得設(shè)備滿足各種豐富業(yè)務(wù)需求。
本申請(qǐng)人提出了一種OAA架構(gòu)，將不同廠商的設(shè)備集成為一個(gè)松耦合的系統(tǒng)。一個(gè)符合OAA架構(gòu)的系統(tǒng)包括通過ILC(Interface LinkageComponent，接口連接部件)連接的NFC和IAC(請(qǐng)參閱圖1)。NFC即為上述提及的基礎(chǔ)部件，IAC即為上述提及的業(yè)務(wù)部件。其中NFC是OAA系統(tǒng)的主體，負(fù)責(zé)進(jìn)行報(bào)文轉(zhuǎn)發(fā)，有著完整的路由器和交換機(jī)的功能，也是用戶管理控制的核心；IAC是用來提供各種應(yīng)用的附加功能的業(yè)務(wù)服務(wù)主體，一般在OAA系統(tǒng)中表現(xiàn)為一塊單板或扣卡；ILC需要為NFC和IAC提供報(bào)文轉(zhuǎn)發(fā)和控制信息傳遞的路徑，然而，目前并沒有現(xiàn)有的ILC來實(shí)現(xiàn)NFC和IAC之間的通信。
也就是說，NFC和IAC之間需要進(jìn)行通信，所述通信包括數(shù)據(jù)信息通信和控制信息通信。對(duì)應(yīng)地，在NFC和IAC上都需要設(shè)置有用于數(shù)據(jù)通信的數(shù)據(jù)接口和用于控制信息通信的控制接口，這就要提供一ILC來進(jìn)行兩者之間的通信。比如，若要在集中式交換設(shè)備上集成智能接口板，需要解決兩者通信之問題。
現(xiàn)在比較廣泛存在的通信主要是基于PCI(Peripheral ComponentInterconnect)總線、PCI-X總線、或PCI Express總線進(jìn)行通信。以集中式交換設(shè)備為例，集中式交換設(shè)備的單處理器一般通過PCI總線、PCI-X總線或者是PCI Express總線和各個(gè)非智能接口板連接。請(qǐng)參閱圖2，其為基于PCI總線、PCI-X總線或者是PCI Express總線和各個(gè)非智能接口板通信的集中式交換設(shè)備。集中式交換設(shè)備上所有的網(wǎng)絡(luò)協(xié)議處理軟件運(yùn)行在主機(jī)處理器中，通過該處理器控制各個(gè)非智能接口板的工作。而對(duì)于自帶有處理器的智能接口板，通常是由各自的廠家提供成熟的應(yīng)用軟件，目前集中式交換設(shè)備不能將各個(gè)廠家提供的應(yīng)用軟件安裝在主機(jī)處理器，完成對(duì)各個(gè)智能接口板的控制，那么，如何完成集中式交換設(shè)備和各個(gè)智能接口板之間的通信就成為目前需要解決的問題。
也就是說，如何使得NFC和IAC兩部件之間進(jìn)行通信，進(jìn)而使得IAC能夠集成到NFC上成為可能，從而能夠?yàn)橛脩籼峁└哔|(zhì)量的服務(wù)，已成為目前需要解決的一問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)，以解決現(xiàn)有技術(shù)中不能實(shí)現(xiàn)NFC與IAC兩部件通信的技術(shù)問題。
為了達(dá)到上述目的，本發(fā)明提供了一種實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)，所述第一部件為網(wǎng)絡(luò)轉(zhuǎn)發(fā)部件NFC，所述第二部件為獨(dú)立業(yè)務(wù)部件IAC，包括第一以太網(wǎng)控制器，連接NFC的主機(jī)處理器，用于主機(jī)處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換；第二以太網(wǎng)控制器，連接第一以太網(wǎng)控制器以及連接IAC的處理器或集成在IAC的處理器上，用于處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換和建立與第一以太網(wǎng)控制器之間數(shù)據(jù)通信；第一通用異步接收/發(fā)送器，連接第一以太網(wǎng)控制器或連接主機(jī)處理器或直接集成在主機(jī)處理器上，用于主機(jī)處理器的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換；第二通用異步接收/發(fā)送器，連接第一通用異步接收/發(fā)送器，連接第二以太網(wǎng)控制器或者連接IAC的處理器或者集成在IAC的處理器上，用于將處理器上的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一通用異步接收/發(fā)送器之間串行控制數(shù)據(jù)通信。
本系統(tǒng)還包括設(shè)置在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間的第一邏輯電路，用于在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第一邏輯電路將所述第一以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第一通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
本系統(tǒng)還包括設(shè)置在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間的第二邏輯電路，用于在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第二邏輯電路將所述第二以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第二通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
所述第一以太網(wǎng)控制器和第二以太網(wǎng)控制器采用型號(hào)為GD82551ER的以太網(wǎng)卡，所述第一通用異步接收/發(fā)送器和第二通用異步接收/發(fā)送器采用型號(hào)為ST16C550的UART卡，所述第一邏輯電路和第二邏輯電路為分別連接GD82551ER的/INT端口和ST16C550的/INT端口的“與”邏輯。
所述第一邏輯電路和第二邏輯電路還包括復(fù)用器。
第一通用異步接收/發(fā)送器直接連接到主機(jī)處理器的局部總線Local Bus，或者第一通用異步接收/發(fā)送器通過一轉(zhuǎn)換單元連接至主機(jī)處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。
第二通用異步接收/發(fā)送器直接連接到IAC處理器的局部總線Local Bus，或者第二通用異步接收/發(fā)送器通過一轉(zhuǎn)換單元連接至處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。
第一部件，所述第一部件為網(wǎng)絡(luò)轉(zhuǎn)發(fā)部件NFC，所述NFC包括主機(jī)處理器、第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器，第一以太網(wǎng)控制器通過PCI/PCI-X/PCI Express總線連接主機(jī)處理器，所述第一以太網(wǎng)控制器用于主機(jī)處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換；第一通用異步接收/發(fā)送器，連接第一以太網(wǎng)控制器或連接主機(jī)處理器或集成在主機(jī)處理器上，用于主機(jī)處理器的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換。
第一部件還包括設(shè)置在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間的第一邏輯電路，用于在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第一邏輯電路將所述第一以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第一通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
第二部件，所述第二部件為獨(dú)立業(yè)務(wù)部件IAC，所述IAC包括處理器、第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器，處理器通過PCI/PCI-X/PCIExpress總線連接第二以太網(wǎng)控制器或者將第二以太網(wǎng)控制器集成在處理器上；第二以太網(wǎng)控制器，分別連接IAC的處理器和第一以太網(wǎng)控制器，用于處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一以太網(wǎng)控制器之間數(shù)據(jù)通信；第二通用異步接收/發(fā)送器，連接第一通用異步接收/發(fā)送器，連接IAC的處理器或者連接第二以太網(wǎng)控制器或者集成在IAC的處理器上，用于將處理器上的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一通用異步接收/發(fā)送器之間串行控制數(shù)據(jù)通信。
第二部件還包括設(shè)置在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間的第二邏輯電路，用于在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第二邏輯電路將所述第二以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第二通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
通過本發(fā)明，可以實(shí)現(xiàn)NFC與IAC之間的通信，從而能夠?yàn)橛脩籼峁└哔|(zhì)量的服務(wù)。以集中式交換設(shè)備為例，本發(fā)明利用現(xiàn)有的交換設(shè)備的主機(jī)處理器實(shí)現(xiàn)與智能接口板的處理器之間的通信，這樣，在交換設(shè)備上能夠完成各種業(yè)務(wù)功能，從而使得設(shè)備滿足各種豐富業(yè)務(wù)需求。并且，本發(fā)明是利用現(xiàn)有的PCI/PCI-X/PCI-Express總線來實(shí)現(xiàn)NFC與IAC之間的通信，能夠利用現(xiàn)有的處理器系統(tǒng)來實(shí)現(xiàn)兩者的通信，節(jié)約成本。


圖1為本發(fā)明公開的一種OAA構(gòu)架示意圖；圖2為現(xiàn)有基于PCI/PCI-X/PCI-Express總線CPU與非智能接口板之間通信的示意圖；圖3為本發(fā)明一種實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)的結(jié)構(gòu)示意圖；圖4為本發(fā)明以太網(wǎng)卡和UART卡連接的一實(shí)例示意圖；圖5為本發(fā)明以太網(wǎng)卡和UART卡連接的另一實(shí)例示意圖。
具體實(shí)施例方式
以下結(jié)合附圖，具體說明本發(fā)明。
圖1所示為本發(fā)明應(yīng)用的OAA系統(tǒng)的一種典型結(jié)構(gòu)。OAA中連接NFC與IAC的ILC通常包括控制接口和數(shù)據(jù)平面接口，控制接口可以是異步串口、同步串口等支持流模式的接口，也可能是一個(gè)單獨(dú)的以太網(wǎng)物理端口，或者與數(shù)據(jù)平面共用的物理端口。NFC上的控制接口與IAC上的控制接口相連接，用于進(jìn)行控制信息的通信，NFC上的數(shù)據(jù)平面接口與IAC上的數(shù)據(jù)平面接口相連接，用于進(jìn)行數(shù)據(jù)信息的通信。另外，一個(gè)OAA系統(tǒng)中可以包括完成不同功能的多個(gè)IAC。
在OAA系統(tǒng)中，轉(zhuǎn)發(fā)的功能由NFC完成，業(yè)務(wù)附加處理由IAC完成。針對(duì)不同的應(yīng)用，申請(qǐng)人定義4種工作模式，可以通過這4種模式之一或其中幾種的組合來完成NFC與IAC之間的通信。
1、主機(jī)(Host)模式IAC就象網(wǎng)絡(luò)上的一臺(tái)主機(jī)，擁有自己的IP地址，作為網(wǎng)絡(luò)末梢存在。IP報(bào)文都是通ILC的以太網(wǎng)口轉(zhuǎn)發(fā)的。這種方式，NFC僅僅完成單純的報(bào)文轉(zhuǎn)發(fā)，IAC則作為數(shù)據(jù)報(bào)文的發(fā)起者和接收者，收發(fā)各種報(bào)文，NFC就是IAC的網(wǎng)關(guān)。
2、鏡像(Mirror)模式NFC在報(bào)文轉(zhuǎn)發(fā)的過程中，根據(jù)要求，把特定的報(bào)文復(fù)制一份給IAC，原始報(bào)文繼續(xù)完成正常的轉(zhuǎn)發(fā)。而IAC收到這個(gè)報(bào)文以后進(jìn)行分析和處理，然后將報(bào)文丟棄。這種模式下，鏡像報(bào)文也是通過ILC以太口轉(zhuǎn)發(fā)。
3、重定向(Redirection)模式這種模式下，NFC在報(bào)文轉(zhuǎn)發(fā)過程中，根據(jù)要求，把特定的報(bào)文重定向給IAC。IAC處理以后，或丟棄，或通過。如果通過，則報(bào)文被原封不動(dòng)的還給NFC，NFC則繼續(xù)從當(dāng)初中斷的地方繼續(xù)處理，完成后續(xù)的轉(zhuǎn)發(fā)工作。這種模式下，重定向的報(bào)文也是通過ILC的以太口轉(zhuǎn)發(fā)的。
4、穿透(Pass-Through)模式這種模式下，IAC沒有配置IP地址，并且一定要有外在的以太網(wǎng)口，數(shù)據(jù)從這個(gè)接口流入，穿過IAC，經(jīng)過ILC的以太網(wǎng)口到NFC，或者反方向。在NFC看來，外部數(shù)據(jù)像是直接到達(dá)了ILC的以太網(wǎng)口，IAC似乎根本不存在一樣。
為了實(shí)現(xiàn)上述公開的四種模式，需要NFC與IAC能夠完成數(shù)據(jù)和控制信息之間的通信。以下就先說明如何實(shí)現(xiàn)NFC與IAC之間進(jìn)行包括數(shù)據(jù)和控制信息在內(nèi)的通信。
請(qǐng)參閱圖3，其為本發(fā)明一種實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)的結(jié)構(gòu)示意圖。所述第一部件為網(wǎng)絡(luò)轉(zhuǎn)發(fā)部件NFC，所述第二部件為獨(dú)立業(yè)務(wù)部件IAC，所述系統(tǒng)為ILC，ILC包括第一以太網(wǎng)控制器，連接NFC的主機(jī)處理器，用于主機(jī)處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換；第二以太網(wǎng)控制器，連接第一以太網(wǎng)控制器，連接IAC的處理器或集成在IAC的處理器上，用于處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一以太網(wǎng)控制器之間數(shù)據(jù)通信；第一通用異步接收/發(fā)送器UART1，連接第一以太網(wǎng)控制器或主機(jī)處理器，用于主機(jī)處理器的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換；第二通用異步接收/發(fā)送器UART2，連接UART1，連接IAC的處理器或者集成在IAC的處理器上或者連接第二以太網(wǎng)控制器，用于將處理器上的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換，以及建立與UART1之間串行控制數(shù)據(jù)通信。
NFC提供給各個(gè)IAC的總線仍然是傳統(tǒng)的PCI總線、PCI-X總線或者是PCI Express總線。NFC和IAC通過該總線連接通用的以太網(wǎng)控制器(如Intel公司的GD82551、RC82545、FW82546等器件)建立通信。以集中式交換設(shè)備為例，若要在現(xiàn)有的集中式交換設(shè)備上集成智能接口板，可以采用現(xiàn)有的PCI總線、PCI-X總線或者是PCI Express總線建立兩者之間的通信，實(shí)現(xiàn)方便。
在IAC中設(shè)計(jì)一個(gè)獨(dú)立的CPU(處理器)系統(tǒng)，如基于Intel X86處理器、AMD X86處理器或者是基于MIPS技術(shù)的處理器通用硬件平臺(tái)。這種通用的硬件平臺(tái)是現(xiàn)在很多應(yīng)用軟件運(yùn)行的基礎(chǔ)，而且有很多設(shè)備廠家在此硬件平臺(tái)的基礎(chǔ)上開發(fā)各種不同的應(yīng)用。實(shí)現(xiàn)本發(fā)明的上述方案之后可以很好的集成上述設(shè)備廠家的應(yīng)用。對(duì)于集中式路由器來講，相當(dāng)于將這種通用硬件平臺(tái)上運(yùn)行的設(shè)備應(yīng)用程序按照路由器自身系統(tǒng)進(jìn)行管理、使用。
本發(fā)明能夠?qū)崿F(xiàn)IAC與NFC之間的通信的關(guān)鍵在于，能夠進(jìn)行數(shù)據(jù)通信及控制信息通信。
通過以下方案來實(shí)現(xiàn)數(shù)據(jù)通信在NFC上利用已經(jīng)存在的PCI總線、PCI-X總線或者是PCI Express總線和第一以太網(wǎng)控制器實(shí)現(xiàn)主機(jī)側(cè)數(shù)據(jù)流和以太網(wǎng)接口數(shù)據(jù)之間的轉(zhuǎn)換。如上圖中的PCI/PCI-X/PCI Express總線0和第一以太網(wǎng)控制器。
在IAC上利用處理器的PCI總線、PCI-X總線或者是PCI Express總線和第二以太網(wǎng)控制器實(shí)現(xiàn)IAC處理器上數(shù)據(jù)流和以太網(wǎng)接口數(shù)據(jù)之間的轉(zhuǎn)換。如上圖中的PCI/PCI-X/PCI Express總線1和第二以太網(wǎng)控制器。在IAC上的以太網(wǎng)接口也可以不通過PCI/PCI-X/PCI Express總線1和第二以太網(wǎng)控制器來實(shí)現(xiàn)，直接將第二以太網(wǎng)控制器集成在處理器上，如通過CPU或者是Chipset自身集成以太網(wǎng)控制器。
通過上述方案能夠?qū)崿F(xiàn)NFC的主機(jī)處理器和IAC的處理器之間進(jìn)行數(shù)據(jù)信息通信。但是，在NFC的主機(jī)處理器和IAC的處理器之間除進(jìn)行數(shù)據(jù)流交換的以太網(wǎng)接口之外，還需要一個(gè)串行控制接口。在本發(fā)明中當(dāng)?shù)谝灰蕴W(wǎng)控制器與UART1之間不能直接對(duì)接時(shí)，還需要在第一以太網(wǎng)控制器和UART1之間設(shè)置第一邏輯電路Logic1，用于在第一以太網(wǎng)控制器和UART1之間未能直接對(duì)接時(shí)，通過所述Logic1將所述第一以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成UART1能夠直接處理的并行接口數(shù)據(jù)。
同樣，在本發(fā)明中當(dāng)?shù)诙蕴W(wǎng)控制器與UART2之間不能直接對(duì)接時(shí)，還需要在第二以太網(wǎng)控制器和UART2之間設(shè)置第二邏輯電路Logic2，用于在第二以太網(wǎng)控制器和UART2之間未能直接對(duì)接時(shí)，通過所述Logic2將所述第二以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成UART2能夠直接處理的并行接口數(shù)據(jù)。
由于第一以太網(wǎng)控制器和UART1的連接與第二以太網(wǎng)控制器和UART2的連接相同，本發(fā)明就以一具體實(shí)施例來說明。比如，第一以太網(wǎng)控制器和第二以太網(wǎng)控制器采用型號(hào)為GD82551ER的以太網(wǎng)卡，UART1和UART2采用型號(hào)為ST16C550的UART卡，所述Logic1和Logic2為分別連接GD82551ER的/INT端口和ST16C550的/INT端口的“與”邏輯。
請(qǐng)參閱圖4，其為本發(fā)明以太網(wǎng)卡和UART卡連接的一實(shí)例示意圖。
第一以太網(wǎng)控制器/第二以太網(wǎng)控制器采用Intel公司的10/100M以太網(wǎng)控制器GD82551ER，UART1/UART2采用EXAR公司的ST16C550器件。GD82551ER提供的輸出接口----Local Memory Interface(局部存儲(chǔ)接口)為8bit數(shù)據(jù)總線寬度的數(shù)據(jù)/地址分離總線，ST16C550的并行總線接口也是8bit數(shù)據(jù)總線寬度的數(shù)據(jù)/地址分離總線。
兩者之間的硬件連接關(guān)系為GD82551ER的并行接口地址總線FLA0-FLA2連接至UART ST16C550的ADDR0-ADDR2，GD82551ER的并行接口數(shù)據(jù)總線FLD0-FLD7連接至UART ST16C550的D0-D7，GD82551ER的并行接口片選/FLCS、讀使能/FLOE、寫使能控制信號(hào)/FLWE分別連接至UART ST16C550的并行接口片選/CS2、讀使能/IOR、寫使能控制信號(hào)/IOW。
在上圖中GD82551ER的Local Memory Interface和UART ST16550的并行接口直接對(duì)接。對(duì)于電氣連接主要是滿足時(shí)序關(guān)系，按照兩個(gè)器件的硬件資料分析時(shí)序配合沒有問題，可以直接連接。但是由于ST16550的中斷輸出信號(hào)和GD82551ER的中斷輸出信號(hào)均為低電平有效，需要通過“與”邏輯電路綜合為一個(gè)統(tǒng)一的中斷申請(qǐng)信號(hào)給主機(jī)處理器/處理器。
當(dāng)然上述示例中，GD82551ER的Local Memory Interface和ST16C550的并行總線都是數(shù)據(jù)地址總線分離的結(jié)構(gòu)，兩者主要時(shí)序滿足配合關(guān)系可以直接對(duì)接。如果方案中采用UART器件并行接口是數(shù)據(jù)地址總線復(fù)用的結(jié)構(gòu)，則就需要一個(gè)邏輯電路將GD82551ER的分離數(shù)據(jù)地址總線合并之后再提供給UART。請(qǐng)參閱圖5，其為以太網(wǎng)卡和UART卡連接的另一實(shí)例示意圖。當(dāng)兩個(gè)器件其中之一采用數(shù)據(jù)地址總線復(fù)用，而另一器件采用數(shù)據(jù)地址總線分離結(jié)構(gòu)時(shí)，采用一復(fù)用器實(shí)現(xiàn)兩者之間的對(duì)接。即，所述第一邏輯電路和第二邏輯電路采用一復(fù)用器實(shí)現(xiàn)兩者對(duì)接。
仍然按照上述示例，先將ST16C550的內(nèi)部寄存器映射到GD82551ER的Flash地址空間，然后通過在GD82551ER上配置空間來設(shè)置該Flash地址空間的基地址，隨后將Flash空間映射到存儲(chǔ)器地址空間，從而可以通過存儲(chǔ)器訪問方式訪問ST16C550的內(nèi)部寄存器。
通過串口讀取數(shù)據(jù)時(shí)，首先通過ST16C550中的一個(gè)寄存器標(biāo)識(shí)位判斷ST16C550是否收到新的數(shù)據(jù)，如果沒有收到，則循環(huán)讀取該寄存器；如果有新的數(shù)據(jù)，則主機(jī)處理器/IAC的處理器通過PCI總線讀操作讀取ST16C550中的數(shù)據(jù)。
通過串口發(fā)送數(shù)據(jù)時(shí)，首先通過ST16C550中另一個(gè)寄存器標(biāo)識(shí)位判斷UART是否準(zhǔn)備發(fā)送新的數(shù)據(jù)，如果沒有準(zhǔn)備好發(fā)送，則循環(huán)讀取該寄存器標(biāo)識(shí)位；如果UART準(zhǔn)備好接收新的數(shù)據(jù)發(fā)送，則主機(jī)處理器/IAC的處理器通過PCI總線寫操作來發(fā)送數(shù)據(jù)。
NFC的主機(jī)處理器/IAC的處理器除了通過輪詢的方式獲知ST16C550中是否接收到新數(shù)據(jù)或是否準(zhǔn)備好發(fā)送數(shù)據(jù)之外，ST16C550還可以通過中斷方式通知NFC的主機(jī)處理器/IAC的處理器已接收到新數(shù)據(jù)或已準(zhǔn)備好發(fā)送數(shù)據(jù)，以便NFC的主機(jī)處理器/IAC的處理器能夠通過PCI總線讀操作讀取ST16C550中的數(shù)據(jù)或通過PCI總線寫操作來發(fā)送數(shù)據(jù)。
由于NFC/IAC的總線為一般的PCI/PCI-X/PCI Express總線接口，UART1/UART2表現(xiàn)為一個(gè)通用的PCI總線設(shè)備，可以實(shí)現(xiàn)為在NFC/IAC的PCI/PCI-X/PCI Express總線上帶的串行接口。通過該串行接口可以實(shí)現(xiàn)NFC對(duì)于IAC以及其上運(yùn)行軟件的管理。
當(dāng)NFC向IAC傳送數(shù)據(jù)信息時(shí)，NFC的主機(jī)處理器通過PCI/PCI-X/PCIExpress總線0將數(shù)據(jù)發(fā)送至第一以太網(wǎng)控制器，第一以太網(wǎng)控制器將其轉(zhuǎn)換成以太網(wǎng)接口數(shù)據(jù)發(fā)送至第二以太網(wǎng)控制器，第二以太網(wǎng)控制器將數(shù)據(jù)通過PCI/PCI-X/PCI Express總線1發(fā)送至IAC的處理器。當(dāng)NFC向IAC傳送控制信息時(shí)，NFC的主機(jī)處理器將控制數(shù)據(jù)通過PCI總線寫操作寫入U(xiǎn)ART1，UART1將控制數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)后發(fā)送至UART2，UART2將數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)后，通知IAC的處理器或IAC的處理器通過查詢方式獲知UART2中有新數(shù)據(jù)，IAC的處理器通過PCI總線讀操作讀出UART2中的數(shù)據(jù)。
主機(jī)處理器/IAC上的處理器是按照地址空間的方式進(jìn)行數(shù)據(jù)信息和控制信息的傳輸。主機(jī)處理器/IAC上的處理器給第一以太網(wǎng)控制器/第二以太網(wǎng)控制器中的數(shù)據(jù)傳輸通道和對(duì)應(yīng)給UART1/UART2的控制信息通道分配不同的地址空間。這樣第一以太網(wǎng)控制器/第二以太網(wǎng)控制器接收到由主機(jī)處理器/IAC上的處理器傳送的數(shù)據(jù)是攜帶地址信息的，可以按照對(duì)應(yīng)的地址信息進(jìn)行發(fā)送到不同的目的若是數(shù)據(jù)傳輸通道對(duì)應(yīng)的地址信息，則將所述數(shù)據(jù)傳送至對(duì)應(yīng)的第二以太網(wǎng)控制器/第一以太網(wǎng)控制器，否則，將所述數(shù)據(jù)傳送至UART1/UART2。
第二以太網(wǎng)控制器可以單獨(dú)設(shè)置，通過PCI/PCI-X/PCI Express總線與IAC的處理器連接，也可以集成中IAC的處理器上，如將第二以太網(wǎng)控制器集成CPU或Chipset上。
NFC的主機(jī)處理器/IAC的處理器上可以自帶串口或者是擴(kuò)展出串口來實(shí)現(xiàn)兩者之間的控制信息通信。但是，由于NFC的主機(jī)處理器通常沒有將自身的串行接口預(yù)先提供給IAC，也就是說，NFC的主機(jī)處理器上設(shè)置的串行接口已作他用。為此，本發(fā)明可以通過擴(kuò)展出串口的方式來實(shí)現(xiàn)NFC與IAC之間的控制信動(dòng)性息通信。
NFC的主機(jī)處理器/IAC的處理器通常有一個(gè)Local Bus(局部總線)，該總線為一個(gè)并行總線，和上述GD82551的Local memory Interface類似，就可以在該總線上連接ST16C550來擴(kuò)展串口。或者是NFC的主機(jī)處理器/IAC的處理器一般提供PCI總線，通過專用芯片，如最通用的PLX公司PCI9030器件，可以將該總線轉(zhuǎn)換為L(zhǎng)ocal Bus總線，再連接ST16C550來擴(kuò)展串口。
即，UART1直接連接到主機(jī)處理器的局部總線Local Bus，或者UART1通過一轉(zhuǎn)換單元連接至主機(jī)處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。UART2直接連接到IAC處理器的局部總線Local Bus，或者UART2通過一轉(zhuǎn)換單元連接至處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。所述轉(zhuǎn)換單元可以采用最通用的PLX公司PCI9030芯片。
綜上所述，本發(fā)明至少有以下幾種實(shí)施例。
實(shí)施例1ILC包括第一以太網(wǎng)控制器、第二以太網(wǎng)控制器、UART1和UART2。第二以太網(wǎng)控制器可以采用PCI/PCI-X/PCI-Express總線連接至IAC的處理器或集成在IAC的處理器中，第一以太網(wǎng)控制器分別連接UART1和第二以太網(wǎng)控制器，UART1分別連接第一以太網(wǎng)控制器和UART2，UART2連接第二以太網(wǎng)控制器。
實(shí)施例2ILC包括第一以太網(wǎng)控制器、第二以太網(wǎng)控制器、Logic1、Logic2、UART1和UART2。第二以太網(wǎng)控制器可以采用PCI/PCI-X/PCI-Express總線連接至IAC的處理器或集成在IAC的處理器中，第一以太網(wǎng)控制器通過Logic1連接UART1以及連接第二以太網(wǎng)控制器，UART1連接UART2，UART2通過Logic2連接第二以太網(wǎng)控制器。
實(shí)施例3ILC包括第一以太網(wǎng)控制器、第二以太網(wǎng)控制器、Logic1、UART1和UART2。第二以太網(wǎng)控制器可以采用PCI/PCI-X/PCI-Express總線連接至IAC的處理器或集成在IAC的處理器中，UART2集成中IAC的處理器中或直接連接IAC的處理器或通過一轉(zhuǎn)換單元連接IAC的處理器，第一以太網(wǎng)控制器通過Logic1連接UART1以及連接第二以太網(wǎng)控制器，UART1連接UART2。
實(shí)施例4ILC包括第一以太網(wǎng)控制器、第二以太網(wǎng)控制器、Logic1、UART1和UART2。第二以太網(wǎng)控制器可以采用PCI/PCI-X/PCI-Express總線連接至IAC的處理器或集成在IAC的處理器中，UART1直接連接NFC的主機(jī)處理器或通過一轉(zhuǎn)換單元連接NFC的主機(jī)處理器。第二以太網(wǎng)控制器通過Logic2連接UART2以及連接第一以太網(wǎng)控制器，UART1連接UART2。
在實(shí)現(xiàn)的設(shè)計(jì)過程中，ILC一般不是實(shí)際存在的單獨(dú)硬件，通常將其各個(gè)組成部件分別設(shè)置在NFC和IAC之中，以使結(jié)構(gòu)更緊湊且節(jié)約成本。在本發(fā)明中，第一以太網(wǎng)控制器、Logic1、UART1通常設(shè)計(jì)在NFC中。而第二以太網(wǎng)控制器、Logic2、UART2通常設(shè)置在IAC之中。
即本發(fā)明公開的第一部件，所述第一部件為NFC，所述NFC包括主機(jī)處理器、第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器，第一以太網(wǎng)控制器通過PCI/PCI-X/PCI Express總線連接主機(jī)處理器，所述第一以太網(wǎng)控制器用于主機(jī)處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換；第一通用異步接收/發(fā)送器，連接第一以太網(wǎng)控制器或連接主機(jī)處理器或集成在主機(jī)處理器上，用于主機(jī)處理器的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換。
NFC還包括設(shè)置在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間的第一邏輯電路，用于在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第一邏輯電路將所述第一以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第一通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
NFC的第一通用異步接收/發(fā)送器可以直接連接到主機(jī)處理器的局部總線Local Bus，或者第一通用異步接收/發(fā)送器通過一轉(zhuǎn)換單元連接至主機(jī)處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCIExpress總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。本發(fā)明除了通過主機(jī)處理器來擴(kuò)展第一通用異步接收/發(fā)送器之外，第一通用異步接收/發(fā)送器也可以集成在主機(jī)處理器上，另外，本發(fā)明也可以單獨(dú)設(shè)立第一通用異步接收/發(fā)送器，該第一通用異步接收/發(fā)送器連接第一以太網(wǎng)控制器。
第二部件，所述第二部件為獨(dú)立業(yè)務(wù)部件IAC，所述IAC包括處理器、第二以大網(wǎng)控制器和第二通用異步接收/發(fā)送器，處理器通過PCI/PCI-X/PCIExpress總線連接第二以太網(wǎng)控制器或者將第二以太網(wǎng)控制器集成在處理器上；第二以太網(wǎng)控制器，連接第一以太網(wǎng)控制器和連接IAC的處理器或?qū)⒌诙蕴W(wǎng)控制器集成在IAC的處理器上，用于處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一以太網(wǎng)控制器之間數(shù)據(jù)通信；第二通用異步接收/發(fā)送器，連接第一通用異步接收/發(fā)送器，連接IAC的處理器或者連接第二以太網(wǎng)控制器或者集成在IAC的處理器上，用于將處理器上的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一通用異步接收/發(fā)送器之間串行控制數(shù)據(jù)通信。
IAC還包括設(shè)置在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間的第二邏輯電路，用于在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第二邏輯電路將所述第二以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第二通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
IAC的第二通用異步接收/發(fā)送器直接連接到IAC處理器的局部總線Local Bus，或者第二通用異步接收/發(fā)送器通過一轉(zhuǎn)換單元連接至處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。
本發(fā)明通過上述功能實(shí)現(xiàn)，可以在NFC的PCI總線、PCI-X總線或者是PCI Express總線定義的接口板上實(shí)現(xiàn)集成IAC的通用硬件平臺(tái)，提供以太網(wǎng)接口的數(shù)據(jù)通道和擴(kuò)展串行接口的管理信息通道。
以上公開的僅為本發(fā)明的幾個(gè)具體實(shí)施例，但本發(fā)明并非局限于此，任何本領(lǐng)域的技術(shù)人員能思之的變化，都應(yīng)落在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)，其特征在于，所述第一部件為網(wǎng)絡(luò)轉(zhuǎn)發(fā)部件NFC，所述第二部件為獨(dú)立業(yè)務(wù)部件IAC，包括第一以太網(wǎng)控制器，連接NFC的主機(jī)處理器，用于主機(jī)處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換；第二以太網(wǎng)控制器，連接第一以太網(wǎng)控制器以及連接IAC的處理器或集成在IAC的處理器上，用于處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換和建立與第一以太網(wǎng)控制器之間數(shù)據(jù)通信；第一通用異步接收/發(fā)送器，連接第一以太網(wǎng)控制器或連接主機(jī)處理器或直接集成在主機(jī)處理器上，用于主機(jī)處理器的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換；第二通用異步接收/發(fā)送器，連接第一通用異步接收/發(fā)送器，連接第二以太網(wǎng)控制器或者連接IAC的處理器或者集成在IAC的處理器上，用于將處理器上的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一通用異步接收/發(fā)送器之間串行控制數(shù)據(jù)通信。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，還包括設(shè)置在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間的第一邏輯電路，用于在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第一邏輯電路將所述第一以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第一通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
3.如權(quán)利要求1或2所述的系統(tǒng)，其特征在于，還包括設(shè)置在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間的第二邏輯電路，用于在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第二邏輯電路將所述第二以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第二通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
4.如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述第一邏輯電路和第二邏輯電路還包括復(fù)用器。
5.如權(quán)利要求1所述的系統(tǒng)，其特征在于，第一通用異步接收/發(fā)送器直接連接到主機(jī)處理器的局部總線Local Bus，或者第一通用異步接收/發(fā)送器通過一轉(zhuǎn)換單元連接至主機(jī)處理器的PCI/PCI-X/PCI Express總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。
6.如權(quán)利要求1或5所述的系統(tǒng)，其特征在于，第二通用異步接收/發(fā)送器直接連接到IAC處理器的局部總線Local Bus，或者第二通用異步接收/發(fā)送器通過一轉(zhuǎn)換單元連接至處理器的PCI/PCI-X/PCIExpress總線上，所述轉(zhuǎn)換單元用于將PCI/PCI-X/PCI Express總線數(shù)據(jù)與局部總線Local Bus數(shù)據(jù)之間的轉(zhuǎn)換。
7.第一部件，其特征在于，所述第一部件為網(wǎng)絡(luò)轉(zhuǎn)發(fā)部件NFC，所述NFC包括主機(jī)處理器、第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器，第一以太網(wǎng)控制器通過PCI/PCI-X/PCI Express總線連接主機(jī)處理器，所述第一以太網(wǎng)控制器用于主機(jī)處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換；第一通用異步接收/發(fā)送器，連接第一以太網(wǎng)控制器或連接主機(jī)處理器或集成在主機(jī)處理器上，用于主機(jī)處理器的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換。
8.如權(quán)利要求7所述的第一部件，其特征在于，還包括設(shè)置在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間的第一邏輯電路，用于在第一以太網(wǎng)控制器和第一通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第一邏輯電路將所述第一以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第一通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
9.第二部件，其特征在于，所述第二部件為獨(dú)立業(yè)務(wù)部件IAC，所述IAC包括處理器、第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器，處理器通過PCI/PCI-X/PCI Express總線連接第二以太網(wǎng)控制器或者將第二以太網(wǎng)控制器集成在處理器上；第二以太網(wǎng)控制器，分別連接IAC的處理器和第一以太網(wǎng)控制器，用于處理器的數(shù)據(jù)和以太網(wǎng)接口數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一以太網(wǎng)控制器之間數(shù)據(jù)通信；第二通用異步接收/發(fā)送器，連接第一通用異步接收/發(fā)送器，連接IAC的處理器或者連接第二以太網(wǎng)控制器或者集成在IAC的處理器上，用于將處理器上的并行控制數(shù)據(jù)和串行控制數(shù)據(jù)的轉(zhuǎn)換，以及建立與第一通用異步接收/發(fā)送器之間串行控制數(shù)據(jù)通信。
10.如權(quán)利要求9所述的第二部件，其特征在于，還包括設(shè)置在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間的第二邏輯電路，用于在第二以太網(wǎng)控制器和第二通用異步接收/發(fā)送器之間未能直接對(duì)接時(shí)，通過所述第二邏輯電路將所述第二以太網(wǎng)控制器輸出的并行數(shù)據(jù)轉(zhuǎn)換成第二通用異步接收/發(fā)送器能夠直接處理的并行接口數(shù)據(jù)。
全文摘要
一種實(shí)現(xiàn)第一部件與第二部件之間通信的系統(tǒng)，利用第一部件上已經(jīng)存在的PCI/PCI－X/PCI Express總線、以太網(wǎng)控制器，實(shí)現(xiàn)將通用的硬件平臺(tái)，如最常見的X86硬件平臺(tái)或是MIPS處理器平臺(tái)作為第二部件集成到第一部件上，使得集成后的系統(tǒng)既可以實(shí)現(xiàn)第一部件的功能，又能在第二部件上運(yùn)行第三方軟件，從而實(shí)現(xiàn)其它功能。
文檔編號(hào)H04L29/06GK1933438SQ20061014094
公開日2007年3月21日 申請(qǐng)日期2006年10月17日 優(yōu)先權(quán)日2006年10月17日
發(fā)明者王心遠(yuǎn), 湯勇, 王颶, 周順林, 陳國(guó)華 申請(qǐng)人:杭州華為三康技術(shù)有限公司