專利名稱：實(shí)現(xiàn)ldpc編碼的方法和編碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及編碼技術(shù)。
技術(shù)背景低密度奇偶4交-瞼碼(LDPC code, Low Density Parity Check code)的性能 接近香農(nóng)限，而且在發(fā)送端采用LDPC編碼后，對(duì)應(yīng)接收端則采用并行譯碼器 解碼。由于采用并行譯碼器解碼時(shí)的低譯碼復(fù)雜度和高譯碼吞吐量的特性以及 所述LDPC的性能，使得LDPC編碼技術(shù)成為下一代移動(dòng)通信的主要備選技術(shù) 之一。在通信系統(tǒng)中，為了提高系統(tǒng)的吞吐量，通常采用遞增冗余的混合自動(dòng)檢 錯(cuò)重發(fā)(HARQ， Hybrid Automatic Repeat request)技術(shù)，其主要思想是發(fā)送 端首先發(fā)送一個(gè)速率較高的編碼，若接收端無法正確解碼，則再發(fā)送一些較低 速率的冗余信息協(xié)助接收端解碼。從HARQ技術(shù)的主要思想可以看出，變速 率LDPC碼(RC-LDPC， Rate Compatible LDPC )編碼技術(shù)是實(shí)現(xiàn)遞增冗余的 HARQ技術(shù)的基礎(chǔ)。因此如何在性能損失較小的范圍內(nèi)得到變速率LDPC編碼 成為目前研究的熱點(diǎn)之一。與本發(fā)明有關(guān)的現(xiàn)有技術(shù)一是在"J. Li， K. R. Narayanan, Rate-Compatible Low Density Parity Check Codes for Capacity-Approaching ARQ Schemes in Packet Data Communications (數(shù)據(jù)通信中的用于ARQ的變速率LDPC碼)， CIIT2002"文獻(xiàn)中提出的一種變速率LDPC編碼的方案，其核心是在由高碼 率LDPC碼生成低碼率LDPC碼時(shí)，通過對(duì)校驗(yàn)矩陣進(jìn)行擴(kuò)展得到較低速率的 LDPC碼；在由低碼率LDPC碼生成高碼率LDPC碼時(shí)，通過對(duì)校驗(yàn)矩陣進(jìn)行列 刪除得到較高速率的LDPC碼。 由現(xiàn)有技術(shù)一的技術(shù)方案可以看出，其存在如下的缺陷在由低碼率LDPC碼生成高碼率LDPC碼時(shí)對(duì)校驗(yàn)矩陣進(jìn)行列刪除的過程 會(huì)破壞校驗(yàn)矩陣的結(jié)構(gòu)，改變LDPC碼的內(nèi)在約束關(guān)系，從而影響編碼的性能。為了避免破壞校驗(yàn)矩陣的結(jié)構(gòu)，與本發(fā)明有關(guān)的現(xiàn)有技術(shù)二是在"Hanqing Lou, Javier Garcia-Frias, Rate-Compatible Low-Density Generator (變速率LDPC 碼生成器)，Conference on Information Sciences and Systems (信息科學(xué)與系統(tǒng) 大會(huì))，March 16-18， 2005"文獻(xiàn)中提供了一種基于如圖1所示的串連在一起 的編碼器實(shí)現(xiàn)變速率編碼的方案，其核心是將前一級(jí)成員編碼器的輸出作為其下一級(jí)成員編碼器的輸入，依次類推， 最后通過最后一級(jí)的成員編碼器輸出較低速率的編碼。由于現(xiàn)有技術(shù)二中約束前一級(jí)成員編碼器的輸出作為其下一級(jí)成員編碼 器的輸入，因此要求相鄰的兩個(gè)成員編碼器的碼塊長(zhǎng)度必須匹配，即當(dāng)前編碼 器的輸出長(zhǎng)度Ni必須等于下一級(jí)成員編碼器的輸入長(zhǎng)度Kw，這樣使得各個(gè)成 員編碼器的結(jié)構(gòu)彼此之間受到限制。另外，由于現(xiàn)有技術(shù)二中多個(gè)成員編碼器串連，使得采用HARQ技術(shù)重發(fā) 信息時(shí)只能按順序進(jìn)行編碼，然后輸出重發(fā)的信息，因此靈活性較差。發(fā)明內(nèi)容本發(fā)明的目的是提供一種實(shí)現(xiàn)LDPC編碼的方法和編碼裝置，通過本發(fā)明， 避免了打孔刪除方法對(duì)編碼性能的影響；而且各個(gè)成員編碼器的結(jié)構(gòu)是獨(dú)立 的，不受限制；另外，當(dāng)采用HARQ技術(shù)重發(fā)信息時(shí)，可以根據(jù)預(yù)設(shè)定的變 速率方案通過簡(jiǎn)單的組合即可生成多種速率的LDPC編碼。本發(fā)明的目的是通過提供的如下技術(shù)方案實(shí)現(xiàn)的本發(fā)明提供了一種實(shí)現(xiàn)LDPC編碼的編碼裝置，其特征在于，包括多個(gè)成員編碼器、控制單元和選擇單元；所述多個(gè)成員編碼器之間采用并行連接，分別用于利用各自相應(yīng)的校驗(yàn)矩 陣對(duì)輸入信息進(jìn)行編碼，并輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇單元；所述控制單元，用于#4居設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果并將其輸出。 其中，所迷的編碼裝置還包括第一信息輸入單元，用于分別輸入信息給所述多個(gè)成員編碼器。 其中，所述的編碼裝置還包括第二信息輸入單元，用于直接輸入信息給所述選擇單元，以及分別輸入信 息給所述多個(gè)成員編碼器，并且使所述輸入信息的輸入信息位長(zhǎng)度相等。其中，所述選擇單元包括組合子單元，用于對(duì)所述選擇單元選擇出的成員 編碼器的編碼成果進(jìn)行組合后輸出；或，用于對(duì)所述選擇單元選擇出的成員編 碼器的編碼成果，以及直接輸入給所述選擇單元的輸入信息進(jìn)行組合后輸出。其中，所述多個(gè)成員編碼器對(duì)應(yīng)的校z瞼矩陣相同或不同。其中，所述多個(gè)成員編碼器對(duì)應(yīng)的編碼速率相同或不同。其中，將所述選擇單元和所述控制單元組合設(shè)置在一起；或，將所述選擇單元和所述控制單元獨(dú)立設(shè)置。本發(fā)明提供一種實(shí)現(xiàn)LDPC編碼的方法，其包括A、 通過多個(gè)成員編碼器分別利用各自相應(yīng)的校l^矩陣對(duì)輸入信息進(jìn)行編 碼，并并行輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇單元；B、 通過控制單元根據(jù)設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員 編碼器的編碼結(jié)果并將其輸出。其中，所述的方法還包括 分別輸入信息給所述多個(gè)成員編碼器；或，直接輸入信息給所述選擇單元，以及分別輸入信息給所述多個(gè)成員編碼 器，并且使直接輸入信息給所述選擇單元和分別輸入信息給所述多個(gè)成員編碼 器的的輸入信息位長(zhǎng)度相等。其中，所述步驟B具體包括
當(dāng)釆用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，通過控制單元4艮據(jù)設(shè)定的編碼速率控制收到反饋失敗的信號(hào)時(shí)，再次才艮據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇單元選擇 對(duì)應(yīng)的成員編碼器的編碼結(jié)果并將其輸出。
其中，當(dāng)選擇一個(gè)成員編碼器的編碼結(jié)果時(shí)，步驟B中，選擇對(duì)應(yīng)的成員 編碼器的編碼結(jié)果并將其輸出的過程，具體包括選擇對(duì)應(yīng)的成員編碼器的編碼成果，并將其直接輸出；或，選擇對(duì)應(yīng)的成員編碼器的編碼成果，并將其與直接輸入給所述選擇單元的 輸入信息進(jìn)行組合后輸出。其中，當(dāng)選擇多個(gè)成員編碼器的編碼結(jié)果時(shí)，步驟B中，選擇對(duì)應(yīng)的成員 編碼器的編碼結(jié)果并將其輸出的過程，具體包括選擇對(duì)應(yīng)的多個(gè)成員編碼器的編碼成果，并將其進(jìn)行組合后輸出；或，選擇對(duì)應(yīng)的多個(gè)成員編碼器的編碼成果，并將其與直接輸入給所述選擇單 元的輸入信息進(jìn)行組合后輸出。由上述本發(fā)明提供的技術(shù)方案可以看出，本發(fā)明中，由于本發(fā)明中多個(gè)成 員編碼器之間釆用并行連接，所以通過本發(fā)明，能夠在不破壞校驗(yàn)矩陣結(jié)構(gòu)的 情況下生成多種速率的LDPC碼；而且各個(gè)成員編碼器的結(jié)構(gòu)獨(dú)立，不受彼此 之間的限制，從而實(shí)現(xiàn)簡(jiǎn)單，解決了現(xiàn)有技術(shù)二中由于前一級(jí)成員編碼器的輸 出作為其下一級(jí)成員編碼器的輸入而導(dǎo)致的各個(gè)成員編碼器的結(jié)構(gòu)彼此之間受到限制的技術(shù)問題；另外，當(dāng)采用HARQ技術(shù)重發(fā)信息時(shí)，可以根據(jù)預(yù)設(shè) 定的變速率方案可以根據(jù)預(yù)設(shè)定的變速率方案通過簡(jiǎn)單的組合即可生成多種 速率的LDPC編碼，從而靈活性比較強(qiáng)，避免了現(xiàn)有技術(shù)二中采用HARQ技 術(shù)重發(fā)信息時(shí)只能按順序進(jìn)行編碼導(dǎo)致的編碼靈活性較差的技術(shù)問題。


圖1為背景技術(shù)提供的串行結(jié)構(gòu)的LDPC編碼器; 圖2為本發(fā)明提供的第一實(shí)施例中的變速率LDPC編碼裝置的結(jié)構(gòu)框圖； 圖3為本發(fā)明提供的第二實(shí)施例中的變速率LDPC編碼裝置的結(jié)構(gòu)框圖； 圖4為本發(fā)明提供的第三實(shí)施例中的變速率LDPC編碼裝置的結(jié)構(gòu)框圖； 圖5為本發(fā)明提供的第四實(shí)施例中的變速率LDPC編碼裝置的結(jié)構(gòu)框圖； 圖6為本發(fā)明提供的第五實(shí)施例的流程圖； 圖7為本發(fā)明提供的第六實(shí)施例的流程圖；圖8為對(duì)本發(fā)明提供的特例在AWGN (Additive White Gaussian Noise,加 性白高斯噪聲)信道進(jìn)行仿真后得到的誤幀率性能圖。
具體實(shí)施方式
下面結(jié)合說明書附圖來說明本發(fā)明的具體實(shí)施方式
。本發(fā)明提供的第一實(shí)施例是一種實(shí)現(xiàn)LDPC編碼的編碼裝置，其結(jié)構(gòu)如圖2 所示，包括第一信息輸入單元、多個(gè)成員編碼器和選擇器。其中所述選擇器包 括控制單元和選擇單元。其中所述選擇單元中包括組合子單元。所述第一信息輸入單元分別輸入信息給所述多個(gè)成員編碼器。輸入給各個(gè) 成員編碼器的輸入信息位的長(zhǎng)度不具有相關(guān)性，可以靈活配置。所述多個(gè)成員編碼器之間采用并行連接，分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì) 輸入信息進(jìn)行編碼，然后輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇器。所述多個(gè)成員編 碼器的對(duì)應(yīng)的編碼速率，以及校驗(yàn)矩陣也相互獨(dú)立，均可以靈活取值。當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，所述選擇器首先通過所述控制單元控制所 述選擇單元選擇一個(gè)較高的編碼速率對(duì)應(yīng)的編碼成果(碼字)發(fā)送給接收端； 當(dāng)所述編碼裝置接收到接收端反饋失敗(NACK)的信號(hào)時(shí)，需要所述編碼裝 置再次發(fā)送一些協(xié)助接收端解碼的信息，此時(shí)所述編碼裝置通過所述控制單元 根據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編碼器的編碼結(jié) 果(即碼字)，并將其輸出。當(dāng)選擇對(duì)應(yīng)的成員編碼器的編碼成杲輸出時(shí)，如 果僅僅選擇一個(gè)成員編碼器，則直接將所述成員編碼器的編碼結(jié)果輸出；若選 擇多個(gè)成員編碼器，則通過所述組合子單元將所述多個(gè)成員編碼其的編碼結(jié)果 進(jìn)行組合后再輸出。下面根據(jù)具體運(yùn)算過程，對(duì)上述實(shí)施例進(jìn)行詳細(xì)說明 假設(shè)第i個(gè)子成員編碼器的校驗(yàn)矩陣滿足[W ........................................[i]其中/ff的列數(shù)目為信息位長(zhǎng)度A，行數(shù)目為校驗(yàn)位的長(zhǎng)度^。 d表示信息 向量，p表示校驗(yàn)向量。如果所有的成員編碼器的編碼結(jié)果均通過選擇器選擇，則經(jīng)過選擇器輸出 的編碼結(jié)果，即編碼后的碼字可以表示為C A，/v.，AJ............................[2]與所述選擇器輸出的碼字對(duì)應(yīng)的總4交—瞼矩陣表示為<formula>formula see original document page 9</formula>.[3]公式[2]中的C與公式[3]的滿足如公式[4]所示的關(guān)系 &Cr=0....................................[4]對(duì)應(yīng)本方案^。"，當(dāng)選擇器控制所有的成員編碼器結(jié)果都輸出時(shí)，可以得 到最低的編碼速率R滿足公式[5]所示的關(guān)系<formula>formula see original document page 9</formula> [5]7>式[5]中，所述R1, R2....Rn分別為成員編碼器1、成員編碼器2…成員編 碼器n對(duì)應(yīng)的編碼速率。上述所示的總校驗(yàn)矩陣是全部成員編碼器的結(jié)果都被輸出時(shí)對(duì)應(yīng)的校驗(yàn)矩P車，若實(shí)際中某個(gè)成員編碼器i的輸出沒有被選擇器選擇輸出時(shí)，則總校驗(yàn) 矩陣中相應(yīng)的子矩陣/^和/^應(yīng)被刪除。下面以不同的輸出結(jié)果為例對(duì)得到的 編碼速率進(jìn)行說明。例l，如果僅僅有成員編碼器l的編碼結(jié)果被選擇器選擇輸出時(shí)，經(jīng)過選擇器輸出的編碼結(jié)果，即編碼后的碼字可以表示為c,=[d a]................................[6]輸出的碼字對(duì)應(yīng)的校驗(yàn)矩陣/f為//,-[i/f //,p]...........................[7]公式[6]中的C,與^^式[7]的//,滿足如下的關(guān)系時(shí) a]r=0....................[8]最后得到的最低編碼速率R為丄=丄—1 + 1 =丄..............................[9〗及及, 《例2，如果有成員編碼器1和成員編碼器2的編碼結(jié)果被選擇器輸出時(shí)，則 經(jīng)過選擇器輸出的編碼結(jié)果，即編碼后的碼字可以表示為C12=[d A / 2].................................[10]輸出的碼字對(duì)應(yīng)的才交^^矩陣//12為&=[氣^ %...........................[11]公式[IO]中的C12與公式[l l]的//12滿足如下的關(guān)系A(chǔ)0 ^ ................[12]對(duì)應(yīng)成員編碼器1和成員編碼器2的編碼結(jié)果被選擇器輸出時(shí)對(duì)應(yīng)的校驗(yàn) 矩陣，可以得到的編碼速率R為丄=丄+~^—2+1 =丄+~^——1...............「131本發(fā)明提供的第二實(shí)施例是第二種實(shí)現(xiàn)LDPC編碼的編碼裝置，其與第三 實(shí)施例的區(qū)別之處在于將控制單元從選擇器中分離出來，單獨(dú)設(shè)置在控制器
中。其結(jié)構(gòu)如圖3所示，包括第一信息輸入單元、多個(gè)成員編碼器、選擇器 和控制器。其中所述選擇器中包括選擇單元；其中所述選擇單元包括組合子單元；所述控制器中包括控制單元。所述第一信息輸入單元分別輸入信息給所述多個(gè)成員編碼器。輸入給各個(gè) 成員編碼器的輸入信息位的長(zhǎng)度不具有相關(guān)性，可以靈活配置。所述多個(gè)成員編碼器對(duì)應(yīng)的編碼速率，以及校驗(yàn)矩陣相互獨(dú)立，均可以靈 活取值。各個(gè)成員編碼器之間采用并行連接，分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì) 輸入信息進(jìn)行編碼，然后輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇器。當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，所述控制器首先通過所述控制單元控制所 述選擇器中的選擇單元選擇一個(gè)較高的編碼速率對(duì)應(yīng)的成員編碼器的編碼成 果(即碼字)輸出；當(dāng)所述編碼裝置接收到接收端反饋失敗(NACK)的信號(hào) 時(shí)，需要發(fā)送端再次發(fā)送一些協(xié)助接收端解碼的信息，此時(shí)所述控制器通過所 述控制單元根據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇器中的選擇單元選擇對(duì)應(yīng) 的成員編碼器的編碼結(jié)果，并將其輸出。當(dāng)對(duì)應(yīng)的成員編碼器的編碼成果輸出 時(shí)，如果僅僅選擇一個(gè)成員編碼器，則直接將所述成員編碼器的編碼結(jié)果輸出； 若選擇多個(gè)成員編碼器，則將所述成員編碼器的編碼結(jié)果通過所述組合子單元 進(jìn)行組合后再輸出。上述本發(fā)明提供的第一實(shí)施例和第二實(shí)施例所述的編碼裝置中，所述選擇 單元中也可以不包括組合子單元，但此時(shí)所述編碼裝置僅僅應(yīng)用于僅能輸出所 述選擇單元選擇的一個(gè)成員編碼器的編碼成果。本發(fā)明提供的第三實(shí)施例是第三種實(shí)現(xiàn)LDPC編碼的編碼裝置，其結(jié)構(gòu)如 圖4所示，包括第二信息輸入單元、多個(gè)成員編碼器和選擇器。其中所述選擇 器包括控制單元和選擇單元。其中所述選擇單元包括組合子單元。所述第二信息輸入單元直接輸入信息給所述選擇單元，以及分別輸入信息 給所述多個(gè)成員編碼器，并且使所述輸入信息的輸入信息位長(zhǎng)度相等。所述多個(gè)成員編碼器的編碼速率，以及才L驗(yàn)矩陣相互獨(dú)立，可以靈活取值。
所述多個(gè)成員編碼器之間采用并行連接，分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì)輸入 信息進(jìn)行編碼，然后輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇器。當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，所述選擇器首先通過所述控制單元控制所 述選擇單元選擇一個(gè)較高的編碼速率對(duì)應(yīng)的成員編碼器的編碼成果(即碼字) 輸出；當(dāng)所述編碼裝置接收到接收端反饋失敗(NACK)的信號(hào)時(shí)，需要發(fā)送 端再次發(fā)送一些協(xié)助接收端解碼的信息，此時(shí)通過所述控制單元根據(jù)預(yù)先設(shè)定 的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果，并將其輸 出。在選擇對(duì)應(yīng)的成員編碼器的編碼成果輸出時(shí)，如果僅僅選擇一個(gè)成員編碼器中的輸入信息進(jìn)行組合后輸出；若選擇多個(gè)成員編碼器，則通過所述組合子 單元將所述成員編碼器的編碼結(jié)果，以及直接輸入所述選擇器中的輸入信息進(jìn) 行組合后再輸出。本發(fā)明提供的第四實(shí)施例是另一種實(shí)現(xiàn)LDPC編碼的編碼裝置，其與第三 實(shí)施例的區(qū)別之處在于將控制單元從選擇器中分離出來，單獨(dú)設(shè)置在控制器 中。其結(jié)構(gòu)如圖5所示，包括第二信息輸入單元、多個(gè)成員編碼器、選擇器和控制器。其中所述選擇器中包括選擇單元；其中所述選擇單元包括組合子單元。所述控制器中包括控制 單元。所述第二信息輸入單元直接輸入信息給所述選擇單元，以及分別輸入信息 給所述多個(gè)成員編碼器，并且使所述輸入信息的輸入信息位長(zhǎng)度相等。所述多個(gè)成員編碼器的編碼速率，以及校驗(yàn)矩陣相互獨(dú)立，可以靈活取值。 所述多個(gè)成員編碼器之間采用并行連接，分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì)輸入 信息進(jìn)行編碼，然后輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇器。當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，所述控制器通過其內(nèi)的控制單元根據(jù)預(yù)先 設(shè)定的編碼速率控制所述選擇器中的選擇單元選擇一個(gè)較高的編碼速率對(duì)應(yīng) 的成員編碼器的編碼成果(即碼字)輸出；當(dāng)所述編碼裝置接收到接收端反饋
失敗(NACK)的信號(hào)時(shí)，需要發(fā)送端再次發(fā)送一些協(xié)助接收端解碼的信息， 此時(shí)通過所述控制器中的控制單元根據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇器 中的選擇單元選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果，并將其輸出。在選擇對(duì)應(yīng)的 成員編碼器的編碼成果輸出時(shí)，如果僅僅選擇一個(gè)成員編碼器，則通過所述組 合子單元將所述成員編碼器的編碼結(jié)果與直接輸入所述選擇器中的輸入信息 進(jìn)行組合后輸出；若選擇多個(gè)成員編碼器，則通過所述組合子單元將所述成員 編碼器的編碼結(jié)果，以及直接輸入所述選擇器中的輸入信息進(jìn)行組合后再輸 出。對(duì)應(yīng)本發(fā)明提供的第一實(shí)施例和第二實(shí)施例中所述的編碼裝置，本發(fā)明提 供了第五實(shí)施例，該實(shí)施例提出一種實(shí)現(xiàn)LDPC編碼的方法，其具體實(shí)施過程 如圖6所示，包括如下步驟步驟601，分別相互獨(dú)立地輸入信息給所述多個(gè)成員編碼器。即輸入給所 述多個(gè)成員編碼器地輸入信息的長(zhǎng)度可以不相等，靈活取值。步驟602，多個(gè)成員編碼器分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì)輸入信息進(jìn)行 編碼，并并行輸出對(duì)應(yīng)的編碼結(jié)果給所述控制單元。以靈活取^f直，即可以相同，也可以不相同。步驟603，根據(jù)設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編碼器 的編碼結(jié)果，并將其輸出。當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，根據(jù)設(shè)定的編碼速率控制所述選擇單元選 擇一個(gè)高的編碼速率對(duì)應(yīng)的成員編碼器的編碼成果輸出；并當(dāng)接收到反饋失敗 的信號(hào)時(shí)，再次根據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編 碼器的編碼結(jié)果，并將其輸出。在選擇對(duì)應(yīng)的成員編碼器的編碼成果輸出時(shí)，如果僅僅選擇一個(gè)成員編碼 器，則直接將所述成員編碼器的編碼結(jié)果輸出；若選擇多個(gè)成員編碼器，則將 所述多個(gè)成員編碼其的編碼結(jié)果進(jìn)行組合后再輸出。
對(duì)應(yīng)本發(fā)明提供的第三實(shí)施例和第四實(shí)施例中所述的編碼裝置，本發(fā)明提 供了第五實(shí)施例，該實(shí)施例提出 一種實(shí)現(xiàn)LDPC編碼的方法，其具體實(shí)施過程如圖7所示，包括如下步驟步驟701，直接輸入信息給所述選擇單元，以及分別輸入信息給所述多個(gè) 成員編碼器，并且使所述輸入信息的輸入信息位長(zhǎng)度相等。步驟702，多個(gè)成員編碼器分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì)輸入信息進(jìn)行 編碼，并并行輸出對(duì)應(yīng)的編碼結(jié)果給所述控制單元。以靈活取值，即可以相同，也可以不相同。步驟703，根據(jù)設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編碼器 的編碼結(jié)果，并將其與所述直接輸入給所述選擇單元的輸入信息進(jìn)行組合后將 其輸出。當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，根據(jù)設(shè)定的編碼速率控制所述選擇單元選 擇較高的編碼速率對(duì)應(yīng)的成員編碼器的編碼結(jié)果，并將其進(jìn)行組合后輸出；并 當(dāng)接收到反饋失敗的信號(hào)時(shí)，再次根據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇單元 選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果，并將其與所述直接輸入給所述選擇單元的 輸入信息進(jìn)行組合后輸出。在這里，如果僅僅選擇一個(gè)成員編碼器，則直接將所述成員編碼器的編碼結(jié)果與所述直接輸入給所述選擇單元的輸入信息進(jìn)行 組合后輸出；若選擇多個(gè)成員編碼器，則將所述多個(gè)成員編碼其的編碼結(jié)果與 所述直接輸入給所述選擇單元的輸入信息進(jìn)行組合后再輸出。由上述本發(fā)明提供的具體實(shí)施方案可以看出，通過本發(fā)明，能夠在不破壞 校驗(yàn)矩陣結(jié)構(gòu)的情況下生成多種速率的LDPC碼，從而保證了編碼的性能。下面以包括成員編碼器1和成員編碼器2兩個(gè)成員編碼器的編碼裝置為例 說明通過本發(fā)明獲得的編碼性能假設(shè)成員編碼器1的編碼速率為R1=l/2;成員編碼器2的編碼速率為 R2=1/3。 當(dāng)選擇器只選擇成員編碼器l的編碼結(jié)果輸出時(shí)，成員編碼器2支路受選擇 器控制而沒有輸出，此時(shí)輸出的碼字C,對(duì)應(yīng)的編碼速率為/ ,=1/2;當(dāng)選擇器只選擇成員編碼器2的編碼結(jié)果輸出時(shí)，成員編碼器l支路受選擇 器控制而沒有輸出，此時(shí)輸出的碼字q對(duì)應(yīng)的編碼速率為^=1/3;當(dāng)選擇器同時(shí)選擇成員編碼器1和成員編碼器2的編碼結(jié)果輸出時(shí)，此時(shí)按 照公式[5]計(jì)算，得出選擇器輸出的碼字C12對(duì)應(yīng)的編碼速率為采用輸入信息位長(zhǎng)度為;t-32的LDPC成員編碼器對(duì)上述可以輸出三種編 碼速率的編碼裝置的性能進(jìn)行仿真，得到的仿真效果如圖8所示。可以看到， 通過本發(fā)明實(shí)現(xiàn)的三種速率的編碼裝置的LDPC編碼性能增益明顯，相鄰速率 的編碼增益都在ldB左右。另外，本發(fā)明中各個(gè)成員編碼器的結(jié)構(gòu)均是獨(dú)立的，不受限制。而且當(dāng)釆 用HARQ技術(shù)重發(fā)信息時(shí)，可以根據(jù)預(yù)設(shè)定的變速率方案選擇相應(yīng)的成員編碼 器進(jìn)行編碼，然后輸出需要重發(fā)的信息，從而靈活性比較強(qiáng)。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā) 明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及 其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1、 一種實(shí)現(xiàn)LDPC編碼的編碼裝置，其特征在于，包括 多個(gè)成員編碼器、控制單元和選擇單元；所述多個(gè)成員編碼器之間采用并行連接，分別用于利用各自相應(yīng)的校^r矩 陣對(duì)輸入信息進(jìn)行編碼，并輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇單元；所述控制單元，用于根據(jù)設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成 員編碼器的編碼結(jié)果并將其輸出。
2、 如權(quán)利要求1所述的編碼裝置，其特征在于，還包括 第一信息輸入單元，用于分別輸入信息給所述多個(gè)成員編碼器。
3、 如權(quán)利要求1所述的編碼裝置，其特征在于，還包括 第二信息輸入單元，用于直接輸入信息給所述選擇單元，以及分別輸入信息給所述多個(gè)成員編碼器，并且使所述輸入信息的輸入信息位長(zhǎng)度相等。
4、 如權(quán)利要求l、 2或3所述的編碼裝置，其特征在于 所述選擇單元包括組合子單元，用于對(duì)所述選擇單元選擇出的成員編碼器的編碼成果進(jìn)行組合后輸出；或，用于對(duì)所述選擇單元選擇出的成員編碼器的 編碼成果，以及直接輸入給所述選擇單元的輸入信息進(jìn)行組合后輸出。
5、 如權(quán)利要求1所述的編碼裝置，其特征在于 所述多個(gè)成員編碼器對(duì)應(yīng)的4交驗(yàn)矩陣相同或不同。
6、 如權(quán)利要求l所述的編碼裝置，其特征在于 所述多個(gè)成員編碼器對(duì)應(yīng)的編碼速率相同或不同。
7、 如權(quán)利要求1所述的編碼裝置，其特征在于 將所述選擇單元和所述控制單元組合設(shè)置在一起；或， 將所述選擇單元和所述控制單元獨(dú)立設(shè)置。
8、 一種實(shí)現(xiàn)LDPC編碼的方法，其特征在于，包括A、通過多個(gè)成員編碼器分別利用各自相應(yīng)的校驗(yàn)矩陣對(duì)輸入信息進(jìn)行編 碼，并并行輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇單元； B、通過控制單元根據(jù)設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員 編碼器的編碼結(jié)果并將其輸出。
9、 如權(quán)利要求8所述的方法，其特征在于，還包括 分別輸入信息給所述多個(gè)成員編碼器；或，直接輸入信息給所述選擇單元，以及分別輸入信息給所述多個(gè)成員編碼 器，并且使所述直接輸入給所述選擇單元和分別輸入給所述多個(gè)成員編碼器的 輸入信息的輸入信息位長(zhǎng)度相等。
10、 如權(quán)利要求8或9所述的方法，其特征在于，所述步驟B具體包括 當(dāng)采用HARQ技術(shù)發(fā)送數(shù)據(jù)時(shí)，通過控制單元根據(jù)設(shè)定的編碼速率控制收到反饋失敗的信號(hào)時(shí)，再次根據(jù)預(yù)先設(shè)定的編碼速率控制所述選擇單元選擇 對(duì)應(yīng)的成員編碼器的編碼結(jié)果并將其輸出。
11、 如權(quán)利要求10所述的方法，其特征在于，當(dāng)選擇一個(gè)成員編碼器的 編碼結(jié)果時(shí)，步驟B中，選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果并將其輸出的過程， 具體包括選擇對(duì)應(yīng)的成員編碼器的編碼成果，并將其直接輸出；或， 選擇對(duì)應(yīng)的成員編碼器的編碼成果，并將其與直接輸入給所述選擇單元的 輸入信息進(jìn)行組合后輸出。
12、 如權(quán)利要求10所述的方法，其特征在于，當(dāng)選擇多個(gè)成員編碼器的 編碼結(jié)果時(shí)，步驟B中，選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果并將其輸出的過程， 具體包括選擇對(duì)應(yīng)的多個(gè)成員編碼器的編碼成果，并將其進(jìn)行組合后輸出；或， 選擇對(duì)應(yīng)的多個(gè)成員編碼器的編碼成果，并將其與直接輸入給所述選擇單 元的輸入信息進(jìn)行組合后輸出。
全文摘要
本發(fā)明公開了一種實(shí)現(xiàn)LDPC編碼的方法和編碼裝置，其包括多個(gè)成員編碼器、控制單元和選擇單元；所述多個(gè)成員編碼器之間采用并行連接，分別用于利用各自相應(yīng)的校驗(yàn)矩陣對(duì)輸入信息進(jìn)行編碼，并輸出對(duì)應(yīng)的編碼結(jié)果給所述選擇單元；所述控制單元，用于根據(jù)設(shè)定的編碼速率控制所述選擇單元選擇對(duì)應(yīng)的成員編碼器的編碼結(jié)果，并將其輸出。通過本發(fā)明，能夠在不破壞校驗(yàn)矩陣結(jié)構(gòu)的情況下生成多種速率的LDPC碼；而且各個(gè)成員編碼器的結(jié)構(gòu)獨(dú)立，不受彼此之間的限制，從而實(shí)現(xiàn)簡(jiǎn)單；另外，當(dāng)采用HARQ技術(shù)重發(fā)信息時(shí)，可以根據(jù)預(yù)設(shè)定的變速率方案可以根據(jù)預(yù)設(shè)定的變速率方案通過簡(jiǎn)單的組合即可生成多種速率的LDPC編碼，從而靈活性比較強(qiáng)。
文檔編號(hào)H04L1/00GK101123438SQ200610104288
公開日2008年2月13日 申請(qǐng)日期2006年8月9日 優(yōu)先權(quán)日2006年8月9日
發(fā)明者曹一卿 申請(qǐng)人:華為技術(shù)有限公司