專(zhuān)利名稱(chēng)：高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于采集、處理高速信號(hào)和無(wú)線通信的裝置，尤其涉及一種用于組建無(wú)線傳感網(wǎng)絡(luò)系統(tǒng)、具有高采樣率的無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)。
背景技術(shù)：
當(dāng)前，無(wú)線傳感網(wǎng)絡(luò)技術(shù)是國(guó)內(nèi)外研究者廣泛關(guān)注的一個(gè)重要研究領(lǐng)域。無(wú)線傳感網(wǎng)絡(luò)的概念是基于一個(gè)簡(jiǎn)單的等式傳感技術(shù)+中央處理器+無(wú)線通信＝數(shù)以千計(jì)的潛在應(yīng)用可能。當(dāng)需要對(duì)諸如溫度、光通量、位移以及噪聲等環(huán)境參數(shù)進(jìn)行不間斷地傳感、測(cè)試和無(wú)線信號(hào)傳輸時(shí)，可以考慮在相關(guān)領(lǐng)域中配置智能化的無(wú)線傳感網(wǎng)絡(luò)，通過(guò)對(duì)環(huán)境待測(cè)參數(shù)的傳感數(shù)據(jù)分析來(lái)實(shí)現(xiàn)檢測(cè)目的。這一技術(shù)已經(jīng)應(yīng)用到國(guó)防軍事、動(dòng)物的習(xí)性觀測(cè)、材料結(jié)構(gòu)健康監(jiān)測(cè)、交通管理、醫(yī)療衛(wèi)生、災(zāi)害監(jiān)測(cè)等領(lǐng)域中。無(wú)線傳感器網(wǎng)絡(luò)不需要固定網(wǎng)絡(luò)支持，具有快速展開(kāi)，抗毀性強(qiáng)等獨(dú)特優(yōu)點(diǎn)；而且利用無(wú)線傳感器網(wǎng)絡(luò)組成的分布式監(jiān)測(cè)網(wǎng)絡(luò)可以大大減少器件引線數(shù)量，使得無(wú)線傳感器可方便的安裝于監(jiān)測(cè)環(huán)境比較復(fù)雜，不便于引線的部位；由于無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)具有局域信號(hào)處理功能，很多信號(hào)信息處理工作可在傳感節(jié)點(diǎn)附近局部完成，將大大減少所需傳輸?shù)男畔⒘?，并將原?lái)由中央處理器實(shí)現(xiàn)的串行處理、集中決策的系統(tǒng)，變?yōu)橐环N并行的分布式信息處理系統(tǒng)，將大大提高監(jiān)測(cè)系統(tǒng)的運(yùn)行速度及決策的可靠性和靈活性；另外無(wú)線傳感網(wǎng)絡(luò)在設(shè)計(jì)時(shí)所著重考慮的低功耗特點(diǎn)也可減少能源供給裝置的重量并可實(shí)現(xiàn)對(duì)監(jiān)測(cè)對(duì)象的長(zhǎng)期在線監(jiān)測(cè)。
針對(duì)無(wú)線傳感網(wǎng)絡(luò)中傳感信號(hào)的采集處理，目前國(guó)內(nèi)外現(xiàn)有的傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的采樣率都在100Ksps以?xún)?nèi)，無(wú)法滿(mǎn)足高速傳感信號(hào)的采集和監(jiān)測(cè)，例如安全應(yīng)用監(jiān)測(cè)中的聲波、圖像信號(hào)的采集，結(jié)構(gòu)健康監(jiān)測(cè)應(yīng)用中的高速板波信號(hào)的監(jiān)測(cè)等。
結(jié)構(gòu)健康監(jiān)測(cè)是無(wú)線傳感網(wǎng)絡(luò)技術(shù)的一項(xiàng)重要應(yīng)用方向。檢測(cè)出損傷位置、判斷損傷大小和損傷形式是結(jié)構(gòu)健康監(jiān)測(cè)系統(tǒng)的目標(biāo)。結(jié)構(gòu)健康監(jiān)測(cè)系統(tǒng)中使用的損傷識(shí)別技術(shù)粗略分有兩種基于振動(dòng)信息的方法和基于波信息的方法。從是否采用激勵(lì)驅(qū)動(dòng)器來(lái)分又分為主動(dòng)監(jiān)測(cè)技術(shù)和被動(dòng)監(jiān)測(cè)技術(shù)。主動(dòng)監(jiān)測(cè)技術(shù)的基本思想是采用驅(qū)動(dòng)器在復(fù)合材料表面激發(fā)主動(dòng)監(jiān)測(cè)信號(hào)，與此同時(shí)傳感器在同一表面的其他一個(gè)或多個(gè)地方接收結(jié)構(gòu)的響應(yīng)信號(hào)，并對(duì)響應(yīng)信號(hào)進(jìn)行分析，據(jù)此對(duì)結(jié)構(gòu)中的損傷進(jìn)行監(jiān)測(cè)。主動(dòng)監(jiān)測(cè)技術(shù)較被動(dòng)檢測(cè)技術(shù)(結(jié)構(gòu)中未埋入激勵(lì)驅(qū)動(dòng)器)的優(yōu)點(diǎn)在于可以在任何需要的時(shí)刻對(duì)結(jié)構(gòu)進(jìn)行在線監(jiān)測(cè)，無(wú)需時(shí)刻監(jiān)測(cè)，因此有效且節(jié)省能源；對(duì)環(huán)境噪聲和干擾能力具有抑制能力；由于使用了預(yù)知激勵(lì)信號(hào)，所以能從傳感接收到的關(guān)于結(jié)構(gòu)“健康”與否的信號(hào)更精確地計(jì)算出可靠的結(jié)構(gòu)狀態(tài)。例如，美國(guó)正處于研發(fā)階段的波音787夢(mèng)想號(hào)飛機(jī)將使用結(jié)構(gòu)健康監(jiān)測(cè)系統(tǒng)，飛機(jī)將能夠完成自我檢測(cè)，并向地面計(jì)算機(jī)系統(tǒng)報(bào)告維護(hù)請(qǐng)求并完成自我修復(fù)。結(jié)構(gòu)健康監(jiān)測(cè)技術(shù)相比傳統(tǒng)的無(wú)損檢測(cè)更多的依賴(lài)是于工程結(jié)構(gòu)損傷前后的數(shù)據(jù)比較，監(jiān)測(cè)結(jié)果主要取決于信號(hào)分析處理方法，能使系統(tǒng)更加小型化，減小人為誤差，具有更廣闊的應(yīng)用前景。
然而目前常規(guī)的測(cè)試技術(shù)，如PXI、VXI測(cè)試系統(tǒng)，由于系統(tǒng)硬件之間都采用導(dǎo)線連接，在工程結(jié)構(gòu)較大、傳感器較多的情況下，這類(lèi)技術(shù)往往使得健康監(jiān)測(cè)系統(tǒng)重量急劇增加，復(fù)雜性也大大提高。無(wú)線傳感網(wǎng)絡(luò)技術(shù)的出現(xiàn)為解決這些問(wèn)題提供了可能。先進(jìn)的無(wú)線傳感器網(wǎng)絡(luò)相比傳統(tǒng)的有線網(wǎng)絡(luò)而言，不需要導(dǎo)線，非常有利于減輕結(jié)構(gòu)的重量，而且隨著微機(jī)械技術(shù)的發(fā)展，無(wú)線智能傳感器的體積也在逐漸減小，更有助于在結(jié)構(gòu)健康監(jiān)測(cè)系統(tǒng)中的應(yīng)用。
但是目前基于主動(dòng)監(jiān)測(cè)方法的結(jié)構(gòu)健康監(jiān)測(cè)技術(shù)采用的激勵(lì)信號(hào)頻率高(100Ksps-500Ksps甚至更高)，沒(méi)有滿(mǎn)足上述要求的高速采樣率的無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，國(guó)內(nèi)外無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)的最高采樣頻率都在100Ksps以?xún)?nèi)，并且現(xiàn)有的通用高速測(cè)試系統(tǒng)結(jié)構(gòu)復(fù)雜、體積龐大，無(wú)法和無(wú)線傳感網(wǎng)絡(luò)技術(shù)結(jié)合，所以針對(duì)高速信號(hào)采集和處理的應(yīng)用要求，需要設(shè)計(jì)開(kāi)發(fā)出高速采樣率的無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，并以此組建應(yīng)用范圍更加廣泛的無(wú)線傳感網(wǎng)絡(luò)。
二
發(fā)明內(nèi)容
1、發(fā)明目的本發(fā)明的目的是提供一種具有高速采樣率的無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，以組建面向高速信號(hào)監(jiān)測(cè)的無(wú)線傳感網(wǎng)絡(luò)。
2、技術(shù)方案為了達(dá)到上述的發(fā)明目的，本發(fā)明包括高速采集模塊和無(wú)線收發(fā)與數(shù)據(jù)處理模塊，其中，高速采集模塊包括高速模數(shù)轉(zhuǎn)換器、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA和高速靜態(tài)存儲(chǔ)器，外界需要處理的高速信號(hào)輸入至高速模數(shù)轉(zhuǎn)換器的輸入通道，高速模數(shù)轉(zhuǎn)換器將轉(zhuǎn)換的結(jié)果通過(guò)高速同步接口與現(xiàn)場(chǎng)可編程門(mén)陣列FPGA連接，現(xiàn)場(chǎng)可編程門(mén)陣列FPGA將轉(zhuǎn)換結(jié)果保存到與之相連的高速靜態(tài)存儲(chǔ)器中；無(wú)線收發(fā)與數(shù)據(jù)處理模塊包括無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器、存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘，無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器、存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘通過(guò)共享的內(nèi)部總線相連接，系統(tǒng)時(shí)鐘為中央處理器和進(jìn)行無(wú)線通信操作的無(wú)線收發(fā)器提供時(shí)鐘信號(hào)；高速采集模塊中的高速靜態(tài)存儲(chǔ)器作為無(wú)線收發(fā)與數(shù)據(jù)處理模塊的外設(shè)，連接高速采集模塊和無(wú)線收發(fā)與數(shù)據(jù)處理模塊。
在實(shí)際工作時(shí)，無(wú)線收發(fā)與處理模塊首先設(shè)置高速采集模塊中的高速ADC和FPGA，這部分設(shè)置都是由無(wú)線收發(fā)與處理模塊的中央處理器即CPU統(tǒng)一控制的，F(xiàn)PGA把存儲(chǔ)轉(zhuǎn)換結(jié)果的SDRAM轉(zhuǎn)換成ASRAM接口提供給CPU處理，從而把采集數(shù)據(jù)的空間直接映射到了CPU的尋址空間。CPU可以通過(guò)DMA快速的對(duì)數(shù)據(jù)進(jìn)行讀取和處理。
無(wú)線收發(fā)與數(shù)據(jù)處理模塊的內(nèi)部總線為高速、低等待時(shí)間的內(nèi)部總線。
本節(jié)點(diǎn)的采樣率為7.5Msps-45Msps可調(diào)，可配合高級(jí)軟件協(xié)議，可組建大規(guī)模的針對(duì)高速信號(hào)采集和處理應(yīng)用的無(wú)線傳感網(wǎng)絡(luò)，應(yīng)用于實(shí)際的高速應(yīng)用網(wǎng)絡(luò)系統(tǒng)中。
無(wú)線收發(fā)與處理模塊中的無(wú)線收發(fā)器包括RIDIO控制單元、RF收發(fā)器和硬件加速器，可采用分立元件組成，也可采用集成電路的形式，本發(fā)明采用單芯片集成電路。無(wú)線收發(fā)與處理模塊決定了無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)的局部處理能力、無(wú)線收發(fā)能力以及節(jié)點(diǎn)整體性能。節(jié)點(diǎn)的無(wú)線收發(fā)與處理模塊以共享硬件資源為前提，能夠分離一般數(shù)據(jù)通路和無(wú)線數(shù)據(jù)通路，并且能兼容多種通信協(xié)議。為了處理無(wú)線收發(fā)器實(shí)時(shí)、高速的通信需求，需要采用專(zhuān)用的硬件加速器以滿(mǎn)足節(jié)點(diǎn)高性能、高效率的要求。另外考慮到無(wú)線傳感網(wǎng)絡(luò)的系統(tǒng)壽命和系統(tǒng)魯棒性，設(shè)計(jì)無(wú)線收發(fā)和處理模塊時(shí)必須考慮到低功耗和魯棒性的要求。為了滿(mǎn)足某些應(yīng)用系統(tǒng)長(zhǎng)達(dá)數(shù)年的工作壽命要求，單個(gè)的無(wú)線傳感節(jié)點(diǎn)必須是低功耗的，且工作電流最多不能超過(guò)幾個(gè)毫安。這種超低功耗的操作技術(shù)必須依賴(lài)于低功耗硬件技術(shù)和低工作循環(huán)操作技術(shù)。在活動(dòng)工作狀態(tài)期間，無(wú)線收發(fā)的功耗是節(jié)點(diǎn)功耗的主要部分。所以硬件方面必須選用單芯片、低功耗的無(wú)線收發(fā)器，軟件方面必須盡可能采用先進(jìn)的算法和協(xié)議縮短無(wú)線收發(fā)器活動(dòng)狀態(tài)的持續(xù)時(shí)間，另外利用節(jié)點(diǎn)端局部處理的方式減少需要無(wú)線傳輸?shù)臄?shù)據(jù)量。根據(jù)現(xiàn)有的電池供電能力(1700mAh左右)可以知道，要使得傳感節(jié)點(diǎn)能持續(xù)工作一年以上，它的平均工作電流必須小于200uA。為了滿(mǎn)足無(wú)線傳感網(wǎng)絡(luò)應(yīng)用中系統(tǒng)長(zhǎng)期穩(wěn)定工作的要求，網(wǎng)絡(luò)節(jié)點(diǎn)還必須具備魯棒性，能夠適應(yīng)和處理單個(gè)節(jié)點(diǎn)失效的情況。本發(fā)明的模塊化系統(tǒng)設(shè)計(jì)的方式可以提高節(jié)點(diǎn)的魯棒性，將其按功能劃分成多個(gè)獨(dú)立的子模塊，每個(gè)功能子?？炜梢元?dú)立地測(cè)試，然后將它們組合成一個(gè)完整的應(yīng)用系統(tǒng)；子模塊必須盡可能地獨(dú)立，而且對(duì)外的接口要小，以避免模塊間的相互干擾。另外提高節(jié)點(diǎn)抗干擾性能的方法還有采用多通道、展布頻譜技術(shù)的無(wú)線收發(fā)器。節(jié)點(diǎn)可以工作在多個(gè)頻率段，以避免多種無(wú)線系統(tǒng)共用某一頻率段而相互干擾的情況發(fā)生。
無(wú)線收發(fā)與數(shù)據(jù)處理模塊的核心是一個(gè)中央處理器，用于分時(shí)處理操作請(qǐng)求和通信協(xié)議；僅僅采用單一的處理器結(jié)構(gòu)是因?yàn)樵谀承┬枰膱?chǎng)合可以將所有的處理器資源用于單一任務(wù)的運(yùn)行；這樣的結(jié)構(gòu)設(shè)計(jì)完全出于提高處理能力和處理效率的考慮。該中央處理器需要具有額外的硬件電路以支持精細(xì)地并行處理操作。因?yàn)樵撎幚砥饔糜诜峙湎到y(tǒng)中多個(gè)并行操作，所以這樣的設(shè)計(jì)可以盡可能地提高并行操作的轉(zhuǎn)換效率。降低并行操作轉(zhuǎn)換時(shí)間的一般方法是添加寄存器窗口。CPU集成多個(gè)寄存器組，無(wú)需每次操作轉(zhuǎn)換的數(shù)據(jù)都要寫(xiě)進(jìn)存儲(chǔ)器，只需要簡(jiǎn)單地保存在空的寄存器組中。各模塊的數(shù)據(jù)通路通過(guò)共享的內(nèi)部總線和系統(tǒng)中其他的組件相連接。存儲(chǔ)器、I/O口、模數(shù)轉(zhuǎn)換器、系統(tǒng)時(shí)鐘和硬件加速器都是通過(guò)這樣的內(nèi)部總線相連的。通過(guò)利用高速、低等待時(shí)間的內(nèi)部總線，數(shù)據(jù)能方便地在處理器、存儲(chǔ)器和外圍設(shè)備之間傳送。除了允許CPU和其他外圍設(shè)備相連之外，這些內(nèi)部總線還可以使得外圍設(shè)備之間能相互連接。連接在內(nèi)部總線上的外圍設(shè)備能夠直接從存儲(chǔ)器子系統(tǒng)中獲取數(shù)據(jù)，也可以將數(shù)據(jù)送到UART(異步收發(fā)器)外圍設(shè)備。這樣的結(jié)構(gòu)設(shè)計(jì)具有很高的靈活性，其中的數(shù)據(jù)編碼外圍設(shè)備能夠直接從存儲(chǔ)器取出數(shù)據(jù)，然后將取得的數(shù)據(jù)送至數(shù)據(jù)傳送加速器，如射頻信道的調(diào)制器。CPU只是簡(jiǎn)單地規(guī)劃數(shù)據(jù)傳送任務(wù)，并不直接處理數(shù)據(jù)。在共享的內(nèi)部總線上的所有設(shè)備都是通過(guò)一個(gè)共享的存儲(chǔ)器接口進(jìn)行操作的。每個(gè)設(shè)備都能夠控制映射在共享地址空間的結(jié)構(gòu)。其各個(gè)不同操作專(zhuān)用的共享地址空間可以動(dòng)態(tài)地滿(mǎn)足多種無(wú)線傳感網(wǎng)絡(luò)應(yīng)用的需求。該結(jié)構(gòu)的優(yōu)勢(shì)在于專(zhuān)用硬件加速器的采用，專(zhuān)用的硬件加速器是用于提高無(wú)線收發(fā)操作效率和性能的硬件電路，具體到該實(shí)現(xiàn)部分，其硬件加速器已經(jīng)集成在單芯片無(wú)線收發(fā)器的內(nèi)部。相對(duì)于一般數(shù)據(jù)通路的低效率操作，這樣的硬件加速器可以高效地執(zhí)行底層操作，支持針對(duì)于無(wú)線網(wǎng)絡(luò)通信的操作；通過(guò)提高這些操作的效率，模塊整體的功耗會(huì)大大降低。硬件加速器僅針對(duì)于通信的底層操作，并不包括完整的通信協(xié)議的執(zhí)行，通過(guò)簡(jiǎn)單地軟件重配置該模塊系統(tǒng)可以同時(shí)支持多種通信協(xié)議；硬件加速器還支持那些用于盡可能優(yōu)化無(wú)線收發(fā)器功耗的操作，比如起始符號(hào)位的檢測(cè)和底層數(shù)據(jù)位調(diào)制；其目的在于最小化硬件的功能，這對(duì)于高效地支持無(wú)線傳感網(wǎng)絡(luò)應(yīng)用需求和分離通信和處理通道很有必要。
3、有益效果采用本發(fā)明的高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)組建的無(wú)線傳感網(wǎng)絡(luò)完全可以取代現(xiàn)有的復(fù)雜龐大的通用測(cè)試系統(tǒng)，并且具有重量輕、局部處理能力強(qiáng)、采樣速率高的優(yōu)點(diǎn)，體積小、功耗低、可組建高速采樣的無(wú)線傳感網(wǎng)絡(luò)。該智能節(jié)點(diǎn)的采樣率為7.5Msps-45Msps(每秒百萬(wàn)采樣數(shù))可調(diào)，體積略大于一元硬幣；低功耗模式下可持續(xù)超過(guò)一年的工作壽命；配合高級(jí)軟件協(xié)議，可將眾多的該智能節(jié)點(diǎn)配置成大規(guī)模的無(wú)線傳感網(wǎng)絡(luò)，應(yīng)用于實(shí)際的應(yīng)用系統(tǒng)中。適用范圍廣泛，當(dāng)需要對(duì)諸如溫度、光通量、位移以及噪聲等環(huán)境參數(shù)進(jìn)行不間斷地傳感、測(cè)試和無(wú)線信號(hào)傳輸時(shí)，例如在國(guó)防軍事、動(dòng)物的習(xí)性觀測(cè)、材料結(jié)構(gòu)健康監(jiān)測(cè)、交通管理、醫(yī)療衛(wèi)生、災(zāi)害監(jiān)測(cè)等領(lǐng)域中，可以在相關(guān)領(lǐng)域中基于本發(fā)明的高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)配置智能化的無(wú)線傳感網(wǎng)絡(luò)，通過(guò)對(duì)環(huán)境待測(cè)參數(shù)的傳感數(shù)據(jù)分析來(lái)實(shí)現(xiàn)檢測(cè)目的。這樣的無(wú)線傳感器網(wǎng)絡(luò)不需要固定網(wǎng)絡(luò)支持，具有快速展開(kāi)，抗毀性強(qiáng)等獨(dú)特優(yōu)點(diǎn)；而且利用無(wú)線傳感器網(wǎng)絡(luò)組成的分布式監(jiān)測(cè)網(wǎng)絡(luò)可以大大減少器件引線數(shù)量，使得無(wú)線傳感器可方便的安裝于監(jiān)測(cè)環(huán)境比較復(fù)雜，不便于引線的部位；由于無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)具有局域信號(hào)處理功能，很多信號(hào)信息處理工作可在傳感節(jié)點(diǎn)附近局部完成，將大大減少所需傳輸?shù)男畔⒘浚⒃瓉?lái)由中央處理器實(shí)現(xiàn)的串行處理、集中決策的系統(tǒng)，變?yōu)橐环N并行的分布式信息處理系統(tǒng)，將大大提高監(jiān)測(cè)系統(tǒng)的運(yùn)行速度及決策的可靠性和靈活性；另外無(wú)線傳感網(wǎng)絡(luò)在設(shè)計(jì)時(shí)所著重考慮的低功耗特點(diǎn)也可減少能源供給裝置的重量并可實(shí)現(xiàn)對(duì)監(jiān)測(cè)對(duì)象的長(zhǎng)期在線監(jiān)測(cè)。
四

圖1是無(wú)線收發(fā)與處理模塊的原理框圖；圖2是高速采集模塊的原理框圖；圖3是FPGA內(nèi)部模塊配置的原理框圖。
五具體實(shí)施例方式
本實(shí)施例的高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)包括無(wú)線收發(fā)與處理模塊和高速采集模塊。如圖1所示，無(wú)線收發(fā)與處理模塊包括無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器(CPU)、存儲(chǔ)器即共享的程序/數(shù)據(jù)存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘，無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器、存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘通過(guò)共享的內(nèi)部總線相連接，系統(tǒng)時(shí)鐘為中央處理器和進(jìn)行無(wú)線通信操作的無(wú)線收發(fā)器提供時(shí)鐘信號(hào)；無(wú)線收發(fā)與處理模塊中的模數(shù)轉(zhuǎn)換器由ATmega128內(nèi)部集成，采樣速率低(15KSPS)，在軟件設(shè)置時(shí)關(guān)閉該模數(shù)轉(zhuǎn)換器；高速采集模塊的AD轉(zhuǎn)換器是高速超低功耗AD轉(zhuǎn)換器，采樣率7.5Msps-45Msps可調(diào)。無(wú)線收發(fā)與處理模塊中的無(wú)線收發(fā)器包括RIDIO控制單元、RF收發(fā)器和硬件加速器，本實(shí)施例采用單芯片集成電路的形式。中央微控制器即CPU采用的是Atmel的ATmega128，主要時(shí)鐘由一個(gè)外部的8MHz的晶振提供，處理速度可以達(dá)到8百萬(wàn)條指令每秒(MIPS)。ATmega128屬于Atmel公司開(kāi)發(fā)的AVR系列單片機(jī)中性能最優(yōu)的8位微控制器，它集成了128Kb的FLASH程序存儲(chǔ)器、4Kb靜態(tài)RAM、8通道10位模數(shù)轉(zhuǎn)換器、三個(gè)硬件時(shí)鐘、48根通用I/O接口、一個(gè)通用異步收發(fā)器(UART)、一個(gè)同步串行外設(shè)接口。一般情況下，只是在制造產(chǎn)品固化軟件或者現(xiàn)場(chǎng)維護(hù)時(shí)需要對(duì)嵌入式微控制器進(jìn)行編程。但是在無(wú)線傳感網(wǎng)絡(luò)中需要隨時(shí)對(duì)微控制器進(jìn)行重新編程。設(shè)計(jì)中采用協(xié)處理器對(duì)ATmega128重新編程。另外為了給每個(gè)節(jié)點(diǎn)提供一個(gè)唯一的網(wǎng)絡(luò)辨識(shí)，每個(gè)節(jié)點(diǎn)都采用美信(Maxim)公司的單總線硅序列號(hào)芯片DS2401，這是一個(gè)低功耗的ROM設(shè)備，不需要外接電源。無(wú)線收發(fā)部分的無(wú)線收發(fā)器采用了TI公司的集成射頻芯片CC2420，CC2420是TI公司推出的一款符合IEEE 802.15.4規(guī)范的2.4GHz射頻芯片，用來(lái)開(kāi)發(fā)工業(yè)無(wú)線傳感及家庭組網(wǎng)等PAN網(wǎng)絡(luò)的ZigBee設(shè)備和產(chǎn)品；它具有在802.15.4規(guī)范上創(chuàng)建的安全和應(yīng)用層接口、工作于免授權(quán)頻段、以年計(jì)算的超低電池壽命、低至3美元的超低成本、極大可伸縮的網(wǎng)格和星型網(wǎng)絡(luò)拓?fù)洹⒚總€(gè)主設(shè)備可支持4萬(wàn)多個(gè)節(jié)點(diǎn)等諸多優(yōu)點(diǎn)，是家庭互聯(lián)、工廠自動(dòng)化、醫(yī)療設(shè)備、傳感網(wǎng)絡(luò)和汽車(chē)應(yīng)用等的理想解決方案。存儲(chǔ)器采用4Mb的Atmel串行FLASH存儲(chǔ)器AT45DB041，用于數(shù)據(jù)的存儲(chǔ)。選用該存儲(chǔ)器的原因是它的接口簡(jiǎn)單且封裝小。主要存儲(chǔ)采集的傳感數(shù)據(jù)和從網(wǎng)絡(luò)接口傳來(lái)的臨時(shí)程序鏡像。電源管理模塊用于調(diào)節(jié)和供給系統(tǒng)工作電壓，電源采用兩節(jié)五號(hào)(AA)電池，選用了Maxim1678直流-直流(DC-DC)轉(zhuǎn)換器，提供3.3V直流電，Maxim1678允許的最低輸入電壓為1.1V。在超低功耗休眠模式下關(guān)閉直流升壓轉(zhuǎn)換器可以降低功耗，但同時(shí)無(wú)線收發(fā)器將停止工作。I/O擴(kuò)展子系統(tǒng)采用一個(gè)51針的板對(duì)板連接器，用于外接各種需要的傳感器板和編程板。可以將連接器劃分成五個(gè)部分8個(gè)模擬接口、8個(gè)電源控制接口、3個(gè)脈沖寬度調(diào)制接口、2個(gè)模擬比較接口、4個(gè)外部中斷接口、1個(gè)IIC接口、1個(gè)SPI接口、1個(gè)串行口和1個(gè)對(duì)微控制器編程的接口。擴(kuò)展連接器可以用于對(duì)節(jié)點(diǎn)進(jìn)行編程，以及和其他設(shè)備進(jìn)行通信，比如作為網(wǎng)關(guān)節(jié)點(diǎn)的PC機(jī)。另外標(biāo)準(zhǔn)的UART接口可以控制或者提供數(shù)據(jù)給任何具備RS-232協(xié)議的設(shè)備。
圖2是本實(shí)施例的高速采集模塊的原理框圖，包括高速模數(shù)轉(zhuǎn)換器、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA和高速靜態(tài)存儲(chǔ)器SDRAM，外界需要處理的高速信號(hào)輸入至高速模數(shù)轉(zhuǎn)換器的輸入通道，高速模數(shù)轉(zhuǎn)換器將轉(zhuǎn)換的結(jié)果通過(guò)高速同步接口與現(xiàn)場(chǎng)可編程門(mén)陣列連接，現(xiàn)場(chǎng)可編程門(mén)陣列將轉(zhuǎn)換結(jié)果保存到與之相連的高速靜態(tài)存儲(chǔ)器中；整個(gè)系統(tǒng)由無(wú)線收發(fā)與數(shù)據(jù)處理中的CPU控制。進(jìn)行采集時(shí)，首先CPU對(duì)高速模數(shù)轉(zhuǎn)換器和FPGA進(jìn)行相應(yīng)的設(shè)置，并使能FPGA進(jìn)行采集。待采集一個(gè)周期結(jié)束后，CPU即可對(duì)采集數(shù)據(jù)進(jìn)行處理。CPU通過(guò)IIC接口控制FPGA，同時(shí)為了方便CPU對(duì)采集數(shù)據(jù)進(jìn)行后續(xù)的處理，F(xiàn)PGA把存儲(chǔ)數(shù)據(jù)的SDRAM轉(zhuǎn)換成ASRAM接口提供給CPU處理，從而把采集數(shù)據(jù)的空間直接映射到了CPU的尋址空間。CPU可以通過(guò)DMA快速的對(duì)圖像數(shù)據(jù)進(jìn)行讀取和處理，提高了系統(tǒng)的效率。FPGA采用Altera公司Cyclone系列的EP1C6。EP1C6具有2個(gè)鎖相環(huán)，包含5980個(gè)邏輯單元，相當(dāng)于12萬(wàn)門(mén)的規(guī)模，同時(shí)還包含了最高頻率200MHz，92160bit的內(nèi)部RAM。該芯片的頻率和引腳IO等資源都能很好的滿(mǎn)足本模塊的要求。高速AD選用了美信公司的超低功耗8位模數(shù)轉(zhuǎn)換器MAX119X(MAX1191，MAX1192，MAX1193)，它具有兩個(gè)全差分寬帶跟蹤/保持(T/H)輸入。這些輸入具備440MHz帶寬，允許全差分或單端信號(hào)輸入。MAX1191在1.875MHz輸入頻率和7.5Msps采樣速率下，達(dá)到了48.6dB典型的信號(hào)與噪聲和失真比(SINAD)，僅消耗功率12mW。該ADC工作于2.7V至3.6V的模擬電源。獨(dú)立的1.8V至3.6V電源為數(shù)字輸出驅(qū)動(dòng)供電。除了超低運(yùn)行功率特性外，MAX1191還具備三種關(guān)斷模式，以降低空閑期間的功率消耗。其優(yōu)異的動(dòng)態(tài)性能、超低功率和小尺寸等特性，使MAX1191完全滿(mǎn)足節(jié)點(diǎn)的性能要求，MAX1192的采樣率達(dá)到22Msps，MAX1193的采樣率為45Msps。模塊還選用了大容量(8Mbyte)的靜態(tài)存儲(chǔ)器(SDRAM)HY57V281620HC，用于暫存ADC的轉(zhuǎn)換結(jié)果。
圖3是FPGA內(nèi)部模塊配置的原理框圖，F(xiàn)PGA內(nèi)部由主控制模塊、SDRAM控制模塊、AD接口、FIFO、ASRAM接口、IIC模塊組成。主控制模塊負(fù)責(zé)接收CPU的控制信號(hào)和協(xié)調(diào)各個(gè)模塊之間的工作，SDRAM控制模塊實(shí)現(xiàn)對(duì)SDRAM的操作邏輯。AD接口模塊接收AD模塊輸出的數(shù)據(jù)和同步信號(hào)，ASRAM接口模塊轉(zhuǎn)換CPU對(duì)ASRAM的操作為對(duì)SDRAM的操作指令，IIC邏輯模塊接收CPU對(duì)FPGA采集系統(tǒng)的各種參數(shù)設(shè)置和控制。系統(tǒng)FPGA主要時(shí)鐘頻率有SDRAM工作頻率133MHz，由EP1C6自帶的PLL倍頻產(chǎn)生；IIC模塊中的時(shí)鐘，由無(wú)線收發(fā)與數(shù)據(jù)處理模塊的CPU產(chǎn)生。其中AD芯片輸出的時(shí)鐘根據(jù)不同的輸入信號(hào)有比較大的變動(dòng)范圍，而SDRAM的讀寫(xiě)時(shí)鐘固定為133MHz。因此在這兩個(gè)不同頻率的時(shí)鐘之間必須加FIFO來(lái)同步，F(xiàn)IFO使用QuartusII軟件中提供的免費(fèi)IP核，通過(guò)使用FPGA內(nèi)部高速RAM來(lái)實(shí)現(xiàn)。
權(quán)利要求
1.一種高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，其特征在于，包括高速采集模塊和無(wú)線收發(fā)與數(shù)據(jù)處理模塊，其中，高速采集模塊包括高速模數(shù)轉(zhuǎn)換器、現(xiàn)場(chǎng)可編程門(mén)陣列和高速靜態(tài)存儲(chǔ)器，外界需要處理的高速信號(hào)輸入至高速模數(shù)轉(zhuǎn)換器的輸入通道，高速模數(shù)轉(zhuǎn)換器將轉(zhuǎn)換的結(jié)果通過(guò)高速同步接口與現(xiàn)場(chǎng)可編程門(mén)陣列連接，現(xiàn)場(chǎng)可編程門(mén)陣列將轉(zhuǎn)換結(jié)果保存到與之相連的高速靜態(tài)存儲(chǔ)器中；無(wú)線收發(fā)與數(shù)據(jù)處理模塊包括無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器、存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘，無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器、存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘通過(guò)共享的內(nèi)部總線相連接，系統(tǒng)時(shí)鐘為中央處理器和進(jìn)行無(wú)線通信操作的無(wú)線收發(fā)器提供時(shí)鐘信號(hào)；高速采集模塊中的高速靜態(tài)存儲(chǔ)器作為無(wú)線收發(fā)與數(shù)據(jù)處理模塊的外設(shè)，連接高速采集模塊和無(wú)線收發(fā)與數(shù)據(jù)處理模塊。
2.如權(quán)利要求1所述的高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，其特征在于，無(wú)線收發(fā)與數(shù)據(jù)處理模塊的內(nèi)部總線為高速、低等待時(shí)間的內(nèi)部總線。
3.如權(quán)利要求1所述的高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，其特征在于，采樣率為7.5Msps-45Msps可調(diào)，可配合高級(jí)軟件協(xié)議，組建大規(guī)模的針對(duì)高速信號(hào)采集和處理應(yīng)用的無(wú)線傳感網(wǎng)絡(luò)，應(yīng)用于實(shí)際的高速應(yīng)用網(wǎng)絡(luò)系統(tǒng)中。
全文摘要
本發(fā)明公開(kāi)了一種高速采樣無(wú)線傳感網(wǎng)絡(luò)節(jié)點(diǎn)，包括高速采集模塊和無(wú)線收發(fā)與數(shù)據(jù)處理模塊，其中，高速采集模塊包括高速模數(shù)轉(zhuǎn)換器、現(xiàn)場(chǎng)可編程門(mén)陣列和高速靜態(tài)存儲(chǔ)器；無(wú)線收發(fā)與數(shù)據(jù)處理模塊包括無(wú)線收發(fā)器、用于分時(shí)處理操作請(qǐng)求和通信協(xié)議的中央處理器、存儲(chǔ)器、I/O口、片內(nèi)模數(shù)轉(zhuǎn)換器和系統(tǒng)時(shí)鐘，它們通過(guò)共享的內(nèi)部總線相連接，系統(tǒng)時(shí)鐘為中央處理器和進(jìn)行無(wú)線通信操作的無(wú)線收發(fā)器提供時(shí)鐘信號(hào)；高速采集模塊中的高速靜態(tài)存儲(chǔ)器連接高速采集模塊和無(wú)線收發(fā)與數(shù)據(jù)處理模塊。本發(fā)明可以取代現(xiàn)有的復(fù)雜龐大的通用測(cè)試系統(tǒng)，并且具有重量輕、局部處理能力強(qiáng)、采樣速率高的優(yōu)點(diǎn)，體積小、功耗低、可組建高速采樣的無(wú)線傳感網(wǎng)絡(luò)。
文檔編號(hào)H04B7/26GK1909581SQ20061004113
公開(kāi)日2007年2月7日 申請(qǐng)日期2006年8月7日 優(yōu)先權(quán)日2006年8月7日
發(fā)明者袁慎芳, 吳鍵, 殷悅, 丁鍵偉, 尚盈, 趙霞 申請(qǐng)人:南京航空航天大學(xué)