專利名稱：時分復用一到四路分接裝置的制作方法
技術(shù)領域：
本實用新型是一種用于將一路高速串行數(shù)據(jù)分接成四路低速并行數(shù)據(jù)的裝置，尤其是用于提升數(shù)據(jù)傳輸速率的時分復用分接裝置。
技術(shù)背景目前，時分復用系統(tǒng)在接收時都是通過對一路高速的串行信號加以分接，從而獲得多路的低速信號提供給下級電路進行處理，達到提升系統(tǒng)數(shù)據(jù)傳輸速率的目的。國際傳輸標準—同步數(shù)字體系(SDH)中，數(shù)據(jù)速率分為STM-1、STM-4、STM-16、STM-64和STM-256的等級。各數(shù)據(jù)傳輸速率等級之間的鏈接是通過四路數(shù)據(jù)和一路數(shù)據(jù)的復接和分接裝置完成的。美國的同步光網(wǎng)絡標準(SONET)定義的數(shù)據(jù)傳輸?shù)燃塐C-3、OC-12、OC-48、OC-192和OC-768的速率分別和STM-1、STM-4、STM-16、STM-64和STM-256相一致，且也是通過四路數(shù)據(jù)到一路的復接和分接裝置來實現(xiàn)傳輸速率的提升。特別是在STM-256和OC-768系統(tǒng)等級數(shù)據(jù)的傳輸速率高達40Gbit/s，而采用前向糾錯技術(shù)更是增加到了43Gbit/s。在這個速率等級上，一路到四路的復接和分接裝置的設計由于數(shù)據(jù)速率接近電路有源晶體管的截止頻率變得異常困難。現(xiàn)在已有10Gbit/s以上的分接裝置一般都是采用樹型結(jié)構(gòu)，但是這個電路結(jié)構(gòu)共同的特點是需要的電路器件單元較多從而功耗較大；并且由于1∶4分接器需要兩級1∶2分接器級連接，從而減小了分接器的相位裕量。這增加了系統(tǒng)實現(xiàn)的復雜度，同時不利于產(chǎn)品實現(xiàn)。

發(fā)明內(nèi)容
本實用新型提供了一種用于提升數(shù)據(jù)傳輸速率并能降低功耗、增大相位裕量的時分復用一到四路分接裝置，它能實現(xiàn)1路數(shù)據(jù)到4路數(shù)據(jù)的分接，具有電路結(jié)構(gòu)簡單，輸出信號之間的邊沿失斜小的優(yōu)點。
本實用新型采用如下技術(shù)方案一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復用一到四路分接裝置，由1∶2分頻器、第一1∶2分接器和第二1∶2分接器組成，1∶2分頻器的輸入端為時鐘輸入端，分頻器的兩輸出端分別與第一1∶2分接器及第二1∶2分接器的時鐘輸入端相連接，在第一1∶2分接器與第二1∶2分接器之間設有固定移相器，固定移相器的輸入端與第一1∶2分接器的輸入端相連且作為數(shù)據(jù)輸入端，固定移相器的輸出端與第二1∶2分接器的輸入端相連接。
與現(xiàn)有技術(shù)相比，本實用新型具有如下優(yōu)點本實用新型包括一個1∶2分頻器、一個1/2時鐘1∶2分接單元、兩個1/4時鐘1∶2分接單元和2個兩級1∶2分接單元之間的時序調(diào)整緩沖放大電路。與實現(xiàn)同樣功能的樹型分接器相比較，①本實用新型需要的電路器件單元少用了一個1/2時鐘1∶2分接單元和2個兩級1∶2分接單元之間的時序調(diào)整緩沖放大電路；只增加了一個不消耗任何功耗的傳輸線作為固定移相單元。這樣在電路結(jié)構(gòu)上就節(jié)省了功耗。②本實用新型只利用1/4時鐘進行分接，從而實現(xiàn)了單級分接。這樣降低了設計的復雜度同時也有利于增大分接器的相位裕量并且減小四路輸出信號之間的邊沿的失斜。③本實用新型由于是單級分接可以極大地提高分接器的工作速率。


圖1是本實用新型的框圖。
圖2是本實用新型實施方案的電路圖。
圖3是本實用新型電路的具體時序示意圖。
具體實施方式
本實用新型是一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復用一到四路分接裝置，由1∶2分頻器1、第一1∶2分接器2和第二1∶2分接器3組成，1∶2分頻器1的輸入端為時鐘輸入端，分頻器1的兩輸出端分別與第一1∶2分接器2及第二1∶2分接器3的時鐘輸入端相連接，在第一1∶2分接器2與第二1∶2分接器3之間設有固定移相器4，固定移相器4的輸入端與第一1∶2分接器2的輸入端相連且作為數(shù)據(jù)輸入端，固定移相器4的輸出端與第二1∶2分接器3的輸入端相連接，在本事實力中，1∶2分頻器1由上升沿觸發(fā)寄存器11、下降沿觸發(fā)寄存器12和反相器13組成。上升沿觸發(fā)寄存器11和下降沿觸發(fā)寄存器12的時鐘輸入端相連接并作為分頻器1的輸入端，反相器13的輸入和輸出分別和上升沿觸發(fā)寄存器11的輸出和下降沿觸發(fā)寄存器12的輸入相連，上升沿觸發(fā)寄存器11的輸入和下降沿觸發(fā)寄存器12輸出相連，并作為分頻器的輸出，在本實施例中，第一1∶2分接器2由上升沿觸發(fā)寄存器22、24和下降沿觸發(fā)寄存器21、23、25組成，上升沿觸發(fā)寄存器22、24和下降沿觸發(fā)寄存器21、23、25的時鐘輸入端連接作為1∶2分接器2的時鐘輸入端，上升沿觸發(fā)寄存器24和下降沿觸發(fā)寄存器21的輸入端相連作為1∶2分接器2的數(shù)據(jù)輸入端，下降沿觸發(fā)寄存器21、上升沿觸發(fā)寄存器22和下降沿觸發(fā)寄存器23構(gòu)成串行結(jié)構(gòu)且下降沿觸發(fā)寄存器23的輸出作為1∶2分接器2的一路輸出即圖示的第2輸出，上升沿觸發(fā)寄存器24和下降沿觸發(fā)寄存器25構(gòu)成串行結(jié)構(gòu)且下降沿觸發(fā)寄存器25的輸出端作為1∶2分接器2的另外一路輸出即圖示的第4輸出；上述第二1∶2分接單元3除了數(shù)據(jù)輸入端和固定移相單元4的輸出連接以外，連線和1∶2分接單元2的連線基本一樣，即第二1∶2分接單元3由上升沿觸發(fā)寄存器32、34和下降沿觸發(fā)寄存器31、33、35組成，上升沿觸發(fā)寄存器32、34和下降沿觸發(fā)寄存器31、33、35的時鐘輸入端連接作為1∶2分接器3的時鐘輸入端，上升沿觸發(fā)寄存器34和下降沿觸發(fā)寄存器31的輸入端相連作為1∶2分接器3的數(shù)據(jù)輸入端與固定移相單元4的輸出端連接，下降沿觸發(fā)寄存器31、上升沿觸發(fā)寄存器32和下降沿觸發(fā)寄存器33構(gòu)成串行結(jié)構(gòu)且下降沿觸發(fā)寄存器33的輸出作為1∶2分接器3的一路輸出即第1輸出，上升沿觸發(fā)寄存器34和下降沿觸發(fā)寄存器35構(gòu)成串行結(jié)構(gòu)且下降沿觸發(fā)寄存器35輸出作為1∶2分接器3的另外一路輸出即第3輸出。
本實用新型電路的工作時序如圖3所示，輸入的數(shù)據(jù)信號經(jīng)固定移相器后，在固定移相器的兩端的數(shù)據(jù)一個數(shù)據(jù)位，因此在任何一個時刻看，固定移相器的兩端都是相鄰的兩個數(shù)據(jù)，這樣就將兩個相鄰的數(shù)據(jù)分隔開了。而輸入時鐘的頻率是輸入數(shù)據(jù)比特率的1/2，經(jīng)過二分頻則是數(shù)據(jù)比特率的1/4，因此在1∶2分接器在1/4時鐘高低電平的控制下交替地采樣輸入數(shù)據(jù)。并且由于是1/4時鐘，在固定移相器的一端只能采樣奇數(shù)或偶數(shù)位的數(shù)據(jù)，而在另一端則相反。這樣在固定移相器的兩端在一個時鐘周期內(nèi)，將連續(xù)的4個數(shù)據(jù)分接成并行的4個數(shù)據(jù)，這樣時鐘周期性工作就將輸入的一路串行數(shù)據(jù)分接成了四路并行的數(shù)據(jù)。
本實用新型可以由現(xiàn)有的集成電路制造工藝實現(xiàn)。
權(quán)利要求1.一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復用一到四路分接裝置，由1∶2分頻器(1)、第一1∶2分接器(2)和第二1∶2分接器(3)組成，1∶2分頻器(1)的輸入端為時鐘輸入端，分頻器(1)的兩輸出端分別與第一1∶2分接器(2)及第二1∶2分接器(3)的時鐘輸入端相連接，其特征在于在第一1∶2分接器(2)與第二1∶2分接器(3)之間設有固定移相器(4)，固定移相器(4)的輸入端與第一1∶2分接器(2)的輸入端相連且作為數(shù)據(jù)輸入端，固定移相器(4)的輸出端與第二1∶2分接器(3)的輸入端相連接。
2.根據(jù)權(quán)利要求1所述的時分復用一到四路分接裝置，其特征在于1∶2分頻器(1)由上升沿觸發(fā)寄存器(11)、下降沿觸發(fā)寄存器(12)和反相器(13)組成，上升沿觸發(fā)寄存器(11)和下降沿觸發(fā)寄存器(12)的時鐘輸入端相連接并作為分頻器(1)的輸入端，反相器(13)的輸入和輸出分別和上升沿觸發(fā)寄存器(11)的輸出和下降沿觸發(fā)寄存器(12)的輸入相連，上升沿觸發(fā)寄存器(11)的輸入和下降沿觸發(fā)寄存器(12)輸出相連，并作為分頻器的輸出。
3.根據(jù)權(quán)利要求1所述的時分復用一到四路分接裝置，其特征在于第一1∶2分接器(2)由上升沿觸發(fā)寄存器(22、24)和下降沿觸發(fā)寄存器(21、23、25)組成，上升沿觸發(fā)寄存器(22、24)和下降沿觸發(fā)寄存器(21、23、25)的時鐘輸入端連接并作為1∶2分接器(2)的時鐘輸入端，上升沿觸發(fā)寄存器(24)和下降沿觸發(fā)寄存器(21)的輸入端相連作為1∶2分接器(2)的輸入端，下降沿觸發(fā)寄存器(21)、上升沿觸發(fā)寄存器(22)和下降沿觸發(fā)寄存器(23)構(gòu)成串行結(jié)構(gòu)且下降沿觸發(fā)寄存器(23)的輸出作為1∶2分接器(2)的一路輸出，上升沿觸發(fā)寄存器(24)和下降沿觸發(fā)寄存器(25)構(gòu)成串行結(jié)構(gòu)且下降沿觸發(fā)寄存器(25)的輸出端作為1∶2分接器(2)的另外一路輸出。
4.根據(jù)權(quán)利要求1所述的時分復用一到四路分接裝置，其特征在于固定移相器(4)為傳輸線結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的時分復用一到四路分接裝置，其特征在于固定移相器(4)為級聯(lián)放大器。
專利摘要本實用新型公開一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復用一到四路分接裝置，由1:2分頻器、第一1:2分接器和第二1:2分接器組成，1:2分頻器的輸入端為時鐘輸入端，分頻器的兩輸出端分別與第一1:2分接器及第二1:2分接器的時鐘輸入端相連接，在第一1:2分接器與第二1:2分接器之間設有固定移相器，固定移相器的輸入端與第一1:2分接器的輸入端相連且作為數(shù)據(jù)輸入端，固定移相器的輸出端與第二1:2分接器的輸入端相連接。這樣在電路結(jié)構(gòu)上就節(jié)省了功耗。本實用新型由于是單級分接可以極大地提高分接器的工作速率。
文檔編號H04J3/08GK2765403SQ20052006955
公開日2006年3月15日 申請日期2005年3月8日 優(yōu)先權(quán)日2005年3月8日
發(fā)明者丁敬峰, 王志功 申請人:東南大學