專利名稱：用于gjb－289a總線的多功能接口板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于總線通信用接口板，特別涉及一種用于GJB-289A總線的接口板。
背景技術(shù)：
GJB-289A數(shù)據(jù)總線具有雙向傳輸性、實(shí)時性和高可靠性，該總線的工作頻率是1Mb/s，采用曼徹斯特II型碼，半雙工作方式。目前國內(nèi)GJB-289A總線接口板大多是單機(jī)系統(tǒng)，即在上電以后只能實(shí)現(xiàn)一個功能，或者是實(shí)現(xiàn)一個遠(yuǎn)程終端(RT)信號的收發(fā)，或者是實(shí)現(xiàn)總線控制器(BC)信號的收發(fā)，或者是實(shí)現(xiàn)監(jiān)視器(MT)信號的收發(fā)，不能同時實(shí)現(xiàn)上述三者，也不能同時實(shí)現(xiàn)多個遠(yuǎn)程終端(RT)信號的收發(fā)。美國DDC公司生產(chǎn)的總線接口協(xié)議芯片BU-61580，用來開發(fā)GJB-289A總線系統(tǒng)比較方便，而且技術(shù)也已經(jīng)比較成熟，不過它也主要用在單機(jī)系統(tǒng)，只能實(shí)現(xiàn)一個功能；DDC公司的BU-65518測試卡雖然能實(shí)現(xiàn)多個功能，但價格昂貴(BU-65518測試卡的售價2004年底為1.8萬美元)，而且一旦損壞就必須重新置換，難以維修。鑒于國外的總線系統(tǒng)接口板售價和維護(hù)費(fèi)用高，因此極大地妨礙了GJB-289A總線技術(shù)的推廣應(yīng)用和發(fā)展。國內(nèi)從上世紀(jì)八十年代中期開始GJB-289A總線多功能接口板的研究，但進(jìn)展不大，至今尚無成熟的GJB-289A總線多功能接口板問世。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種全新的基于DSP+FPGA技術(shù)的同時具備BC/RTS/MT多個功能的GJB-289A總線接口板，此種接口板具有體積小、重量輕、功耗小、性能優(yōu)良和集成度高等優(yōu)點(diǎn)，與現(xiàn)有的國外進(jìn)口板相比，不僅大幅度降低了成本，而且便于維護(hù)。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的針對現(xiàn)有GJB-289A總線系統(tǒng)接口板存在的問題進(jìn)行改進(jìn)，利用先進(jìn)的“DSP+FPGA”技術(shù)，以新的可編程技術(shù)代替?zhèn)鹘y(tǒng)的電子電路設(shè)計并根據(jù)新技術(shù)的特點(diǎn)進(jìn)行電路設(shè)計和印刷電路板(PCB)設(shè)計。按照所要實(shí)現(xiàn)的功能，本實(shí)用新型所述接口板的電路由數(shù)據(jù)總線接口電路、宿主機(jī)接口電路、現(xiàn)場可編程邏輯陣列電路、數(shù)字信號處理電路和雙口存儲器組成。數(shù)據(jù)總線接口電路與GJB-289A總線連接，用于從總線接收信號和向總線發(fā)送信號；現(xiàn)場可編程邏輯陣列電路(FPGA)與數(shù)據(jù)總線接口電路和數(shù)字信號處理電路(DSP)連接，實(shí)現(xiàn)數(shù)據(jù)的發(fā)送和接收，完成曼徹斯特碼的調(diào)制與解調(diào)、串/并和并串轉(zhuǎn)換、同步頭的產(chǎn)生與檢測、狀態(tài)字的自動響應(yīng)、遠(yuǎn)程終端地址識別以及錯誤檢測；數(shù)字信號處理電路(DSP)與現(xiàn)場可編程邏輯陣列電路(FPGA)和雙口存儲器(Dual-Ported RAM)連接，完成接收與發(fā)送消息的處理，監(jiān)視現(xiàn)場可編程邏輯陣列電路的工作狀態(tài)，通過雙口存儲器實(shí)現(xiàn)與宿主機(jī)的信息交互；雙口存儲器(Dual-Ported RAM)與數(shù)字信號處理電路(DSP)和宿主機(jī)接口電路連接，宿主機(jī)接口電路與宿主機(jī)連接，雙口存儲器(Dual-Ported RAM)為接口板和宿主機(jī)所共享的存貯區(qū)，用于實(shí)現(xiàn)宿主機(jī)與接口板之間的信息交換。
數(shù)據(jù)總線接口電路由收/發(fā)器、與之配套的隔離變壓器構(gòu)成，收/發(fā)器與GJB-289A總線的連接方式采用變壓器耦合。
宿主機(jī)接口電路包括讀/寫及片選控制信號電路、地址譯碼電路、存儲器地址選擇電路和中斷選擇電路。
現(xiàn)場可編程邏輯陣列電路(FPGA)為含有可編程邏輯電路、輸入輸出單元電路和布線通道的芯片。
數(shù)字信號處理電路(DSP)為含有16位的數(shù)字信號處理器、16kB的可擦寫可編程只讀存儲器(EPROM)、16kB的隨機(jī)存儲器(RAM)和信道切換邏輯電路的芯片。
雙口存儲器(Dual-Ported RAM)為容量16K×16位的雙端口靜態(tài)高速芯片。
本實(shí)用新型所述接口板的工作原理如下接收數(shù)據(jù)時，GJB-289A總線上的輸入信號經(jīng)過總線接口電路進(jìn)行電平變換后進(jìn)入現(xiàn)場可編程邏輯陣列電路(FPGA)，在這里完成數(shù)據(jù)字的同步檢出、數(shù)據(jù)檢出、曼徹斯特II碼錯誤檢出、奇偶檢測和位/字計數(shù)功能，處理后的數(shù)據(jù)通過數(shù)據(jù)線送入數(shù)字信號處理電路(DSP)進(jìn)行分析處理。數(shù)字信號處理電路(DSP)將收到的數(shù)據(jù)放入雙口存儲器(Dual-Ported RAM)中，并同時會給宿主機(jī)一個中斷，宿主機(jī)通過宿主機(jī)接口電路從雙口RAM中讀入數(shù)據(jù)；發(fā)送數(shù)據(jù)時，宿主機(jī)將數(shù)據(jù)寫入雙口存儲器(Dual-Ported RAM)，并給數(shù)字信號處理電路(DSP)一個通知，這樣，數(shù)字信號處理電路(DSP)就會從雙口存儲器(Dual-Ported RAM)中讀入數(shù)據(jù)，并且通過數(shù)據(jù)線送入現(xiàn)場可編程邏輯陣列電路(FPGA)，由其來完成包括發(fā)送控制，同步/數(shù)據(jù)編碼，奇偶產(chǎn)生等功能，從現(xiàn)場可編程邏輯陣列電路(FPGA)出來的數(shù)據(jù)經(jīng)過總線接口電路完成電平變換后送到數(shù)據(jù)總線上。
本實(shí)用新型具有以下有益效果
1、由于以新的可編程技術(shù)代替?zhèn)鹘y(tǒng)的電子電路設(shè)計并根據(jù)新技術(shù)的特點(diǎn)進(jìn)行電路設(shè)計，本實(shí)用新型所述接口板可同時進(jìn)行多個遠(yuǎn)程終端(RT)信號的收發(fā)，可同時進(jìn)行總線控制器(BC)信號、監(jiān)視器(MT)信號、遠(yuǎn)程終端(RT)信號的收發(fā)，有效的節(jié)約了系統(tǒng)資源，為航空設(shè)備的集成化、小型化打下了基礎(chǔ)。
2、以數(shù)字信號處理(DSP)和現(xiàn)場可編程邏輯陣列(FPGA)器件作為字和消息的處理模塊及編解碼模塊使接口板成本大幅度降低，其成本僅為國外相同用途接口板售價的10％。
3、以數(shù)字信號處理(DSP)和現(xiàn)場可編程邏輯陣列(FPGA)器件作為字和消息的處理模塊及編解碼模塊使體積和功耗都大幅度降低，其功耗僅為國外相同協(xié)議芯片功耗的0.5～25％；同時，集成度和工作頻率得到提高，目前器件的集成度達(dá)到了500萬門，工作頻率也可達(dá)200MHZ以上。
4、以數(shù)字信號處理(DSP)器件作為實(shí)時數(shù)字信號處理的主要方法和手段，作為字和消息的處理模塊，無論在性能上還是在價格上，都取得了突破性的進(jìn)展，功能加強(qiáng)、速度加快；現(xiàn)場可編程邏輯陣列(FPGA)器件是一種高密度的可編程邏輯器件，以它作為編解碼模塊，具有速度快、可靠性高、開發(fā)周期短等優(yōu)點(diǎn)，并可根據(jù)用戶需要進(jìn)行現(xiàn)場反復(fù)編程，使用方便。
5、維護(hù)或調(diào)試可在用戶現(xiàn)場進(jìn)行，而不必象國外進(jìn)口板那樣返回生產(chǎn)廠家或?qū)I(yè)技術(shù)服務(wù)點(diǎn)進(jìn)行，極大地方便了用戶。
本實(shí)用新型提供的接口板適用于各種GJB-289A總線系統(tǒng)，廣泛用于航空航天等領(lǐng)域。


圖1是本實(shí)用新型所述用于GJB-289A總線的多功能接口板的結(jié)構(gòu)框圖；圖2是本實(shí)用新型所述用于GJB-289A總線的多功能接口板的一種電原理簡圖；圖3是所選用的數(shù)字信號處理(DSP)芯片與仿真接口、配置芯片、外部晶振的連接電路圖；圖4是所選用的現(xiàn)場可編程邏輯陣列(FPGA)芯片與配置芯片的連接電路圖；圖5是宿主機(jī)接口電路的一種電原理圖；圖6是數(shù)據(jù)總線接口電路的一種電原理圖；圖7是收/發(fā)器HI-1567芯片的電原理圖。
圖中，1-數(shù)據(jù)總線接口電路、2-宿主機(jī)接口電路、3-現(xiàn)場可編程邏輯陣列電路、4-數(shù)字信號處理電路、5-雙口存儲器、6-GJB-289A總線、7-數(shù)字信號處理芯片、8-數(shù)字信號處理芯片的配制芯片、9-仿真接口(JTAG)、10-晶體振蕩電路、11-現(xiàn)場可編程邏輯陣列芯片的配制芯片、12-讀/寫及片選控制信號電路、13-地址譯碼電路I、14-存儲器地址選擇電路I、15-地址譯碼電路II、16-存儲器地址選擇電路II、17-中斷選擇電路、18-隔離變壓器I、19-隔離變壓器II、20-收/發(fā)器。
具體實(shí)施方式
本實(shí)用新型所述用于GJB-289A總線的多功能接口板由印刷電路板和其上安裝的電路構(gòu)成，電路結(jié)構(gòu)如圖1、圖2所示，由數(shù)據(jù)總線接口電路1、宿主機(jī)接口電路2、現(xiàn)場可編程邏輯陣列電路3、數(shù)字信號處理電路4和雙口存儲器5組成。數(shù)據(jù)總線接口電路1與GJB-289A總線連接，用于從總線接收信號和向總線發(fā)送信號；現(xiàn)場可編程邏輯陣列電路(FPGA)3與數(shù)據(jù)總線接口電路1和數(shù)字信號處理電路(DSP)4連接，實(shí)現(xiàn)數(shù)據(jù)的發(fā)送和接收；數(shù)字信號處理電路(DSP)4與現(xiàn)場可編程邏輯陣列電路(FPGA)3和雙口存儲器(Dual-Ported RAM)5連接，完成接收與發(fā)送消息的處理，通過雙口存儲器實(shí)現(xiàn)與宿主機(jī)的信息交互；宿主機(jī)接口電路2與雙口存儲器(Dual-Ported RAM)5和宿主機(jī)連接，實(shí)現(xiàn)雙口存儲器(Dual-Ported RAM)5與宿主機(jī)的信息交互。
數(shù)據(jù)總線接口電路1由收/發(fā)器20、隔離變壓器I 18、隔離變壓器II 19構(gòu)成，如圖6所示，收/發(fā)器20是BC/RT/MT直接與傳輸電纜接口的關(guān)鍵部件，本實(shí)施例選用美國HOLT公司的HI-1567芯片，它有兩個完全獨(dú)立的雙余度端口，其原理圖如圖7所示，收/發(fā)器20與GJB-289A總線的連接方式采用變壓器耦合。
接口板與宿主機(jī)的通信總線類型采用ISA(industry standard architecture)總線。ISA總線的數(shù)據(jù)寬度為16位，工作頻率為8MHZ，數(shù)據(jù)傳輸率最高為8MB/S。ISA總線在PC/XT總線的基礎(chǔ)上增加了一個36芯的副插槽，共有62+36個引腳，使數(shù)據(jù)線增加到16根，地址線增加到24根，可以尋址16兆的地址空間。宿主機(jī)ISA接口電路2用于實(shí)現(xiàn)宿主機(jī)與接口板間的接口控制，因此包括讀/寫及片選控制信號電路12、地址譯碼電路I 13、存儲器地址選擇電路I 14、地址譯碼電路II 15、存儲器地址選擇電路II 16和中斷選擇電路17，如圖5所示。
現(xiàn)場可編程邏輯陣列(FPGA)電路3選用的是xilinx公司的XCS30XL芯片，該芯片含有可編程邏輯電路、輸入輸出單元電路和布線通道，由于該芯片采用的是靜態(tài)存儲器(SRAM)工藝，密度高，觸發(fā)器多，但缺點(diǎn)是掉電后內(nèi)部的可編程信息就會消失。因此，需要外接一個配置芯片完成開機(jī)配置功能，配置芯片11選用xilinx公司的XCS17S30芯片，兩芯片的連接如圖4所示。當(dāng)系統(tǒng)剛上電時，XCS30XL芯片的引腳(除配置引腳外)都處于鎖定狀態(tài)，這時配置芯片11中的內(nèi)容(可編程信息)就會自動加載到XCS30XL芯片中，整個過程不超過40毫秒，之后，XCS30XL芯片就可以按照用戶所加載配置程序工作。
數(shù)字信號處理(DSP)電路4選用美國德州儀器(TI)公司生產(chǎn)的數(shù)字信號處理(DSP)芯片，其型號為TMS320VC5410A，它含有16位的數(shù)字信號處理器、16kB的可擦寫可編程只讀存儲器(EPROM)、16kB的存儲器和信道切換邏輯電路，可實(shí)現(xiàn)字和消息的處理等功能，主要包括實(shí)現(xiàn)BC，RT和MT的功能，在做為RT時，能夠識別多個RT地址。一個完整的數(shù)字信號處理(DSP)電路必須包括由電源電路、時鐘電路、存儲器組成的最小系統(tǒng)；為實(shí)現(xiàn)快速譯碼及減小板級尺寸，一般都要以一片現(xiàn)場可編程邏輯陣列(FPGA)代替常用的邏輯電路，形成DSP+FPGA的開發(fā)模式；為實(shí)現(xiàn)板級的可測性，一般都要設(shè)計仿真接口(JTAG)。(1)外部程序存儲器DSP系統(tǒng)應(yīng)用板，最終要脫離仿真器獨(dú)立進(jìn)行現(xiàn)場作業(yè)，這就需要斷電后仍能可靠存儲數(shù)據(jù)的閃存(Flash)作為系統(tǒng)的數(shù)據(jù)存儲器。系統(tǒng)板上電后，引導(dǎo)程序(Bootloader)把DSP應(yīng)用程序從閃存(Flash)加載到讀寫速度較快的靜態(tài)存儲器(SRAM)或DSP內(nèi)部RAM進(jìn)行工作。板上配置了一片SST公司的SST39VF200(128Kbyte×16bit)芯片作為外部存儲器，用于用戶程序的自動裝載，該配制芯片8與數(shù)字信號處理(DSP)芯片7的連接方式見圖3。對于閃存(Flash)，可以使用專門的編程器對其進(jìn)行編程，但是這樣做不夠靈活。該項(xiàng)目的調(diào)試過程中，采用DSP集成開發(fā)環(huán)境(Code Composer Studio)及仿真器XDS510將引導(dǎo)程序及用戶應(yīng)用程序?qū)懭腴W存(Flash)。(2)仿真接口(JTAG)的連接設(shè)計TMS320VC5410A片內(nèi)具有JTAG邊界掃描邏輯，JTAG又稱仿真接口。仿真接口(JTAG)9，是一個仿真測試接口，這是一個標(biāo)準(zhǔn)接口，用來實(shí)現(xiàn)與仿真器的接口和測試功能，可以方便地實(shí)現(xiàn)程序的調(diào)試和開發(fā)工作，在美國德州儀器(TI)公司的用戶手冊里具有標(biāo)準(zhǔn)的連接方式。JTAG口連接需要和仿真器上給出的引腳一致。美國德州儀器(TI)公司仿真器的14腳JTAG口的引腳如圖3所示。一般情況下，用戶開發(fā)的板子只要引出雙排的14腳插針和圖3中的一致就可以了。(3)時鐘產(chǎn)生邏輯設(shè)計時鐘產(chǎn)生邏輯給系統(tǒng)設(shè)計提供了靈活性，既可選擇外接晶體振蕩電路(簡稱晶振)10作為時鐘源，也可以直接使用外部時鐘作為時鐘源。當(dāng)選用外接晶振時，它與數(shù)字信號處理(DSP)芯片的X1和X2/CLKIN引腳連接，通過CLKMD引腳選擇使用內(nèi)部振蕩電路，這樣形成振蕩環(huán)路，產(chǎn)生時鐘信號，如圖3所示。當(dāng)選擇直接接入外部時鐘時，從X2/CLKIN接入即可。TMS320VC5410A芯片的時鐘產(chǎn)生邏輯包括一套內(nèi)部振蕩電路和一套鎖相環(huán)(PLL)電路。鎖相環(huán)(PLL)電路使得DSP能夠使用比CPU時鐘低的外部時鐘信號。當(dāng)時鐘源的信號送入PLL后，PLL對其進(jìn)行倍頻處理，獲得需要的時鐘頻率。PLL的狀態(tài)設(shè)置可通過硬件來完成。時鐘的工作模式由CLKMD1、CLKMD2和CLKMD3引腳確定。它們不同的輸入可使TMS320VC5410A工作在不同的頻率上，本系統(tǒng)在這里配置為0，1，0。即TMS320VC5410A的工作頻率是時鐘輸入引腳頻率的5倍。其中CLKOUT引腳，為主時鐘輸出。該引腳輸出的是TMS320VC5410A工作頻率時鐘，在這里它是50兆赫茲。將其引入XCS30XL作為總線發(fā)送和接收數(shù)據(jù)的判定時鐘基準(zhǔn)。對于傳輸速率為1兆赫茲的GJB-289A總線來說，該時鐘可以達(dá)到很高的精確度。(4)FPGA芯片和DSP芯片的連接設(shè)計數(shù)字信號處理(DSP)芯片的外圍電路主要是閃存(FLASH)、只讀存儲器(ROM)和靜態(tài)存儲器(SRAM)，需要連接地址線、數(shù)據(jù)線和控制線。它需要連接的連線主要包括DSP模式選擇、時鐘模式選擇、選擇外部時鐘或本機(jī)晶振產(chǎn)生的時鐘、JTAG接口和電源等?，F(xiàn)場可編程邏輯陣列(FPGA)芯片的外圍電路主要是用于配置的可編程的只讀存儲器(PROM)、閃存(FLASH)、模數(shù)轉(zhuǎn)換和先進(jìn)先出器件等。它需要連接的連線主要包括FPGA模式選擇、全局時鐘、選擇外部時鐘或本機(jī)晶振產(chǎn)生的時鐘、JTAG接口、輸出/輸入接口、測試口和電源等。本實(shí)施例中，數(shù)字信號處理(DSP)芯片與現(xiàn)場可編程邏輯陣列(FPGA)芯片的連接包括數(shù)據(jù)線、地址線、控制線、中斷線和串口線，連接方式見圖2。
雙口存儲器5選用美國賽普拉斯(Cypress)公司生產(chǎn)的容量為16K×16位的雙端口靜態(tài)高速RAM芯片，其型號為CY7C026V系列。雙口RAM可實(shí)現(xiàn)雙機(jī)通信；由于雙端口RAM的特殊結(jié)構(gòu)，使得雙機(jī)可以方便快捷地進(jìn)行數(shù)據(jù)交換，大大提高了主機(jī)與DSP芯片的并行處理能力。
權(quán)利要求1.一種用于GJB-289A總線的多功能接口板，由印刷電路板和其上安裝的電路構(gòu)成，電路包括與GJB-289A總線(6)連接的數(shù)據(jù)總線接口電路(1)、與宿主機(jī)連接的宿主機(jī)接口電路(2)，其特征在于還包括現(xiàn)場可編程邏輯陣列電路(3)、數(shù)字信號處理電路(4)和雙口存儲器(5)，現(xiàn)場可編程邏輯陣列電路(3)與數(shù)據(jù)總線接口電路(1)和數(shù)字信號處理電路(4)連接，實(shí)現(xiàn)數(shù)據(jù)的發(fā)送和接收，完成曼徹斯特碼的調(diào)制與解調(diào)、串/并和并串轉(zhuǎn)換、同步頭的產(chǎn)生與檢測、狀態(tài)字的自動響應(yīng)、遠(yuǎn)程終端地址識別以及錯誤檢測，數(shù)字信號處理電路(4)與現(xiàn)場可編程邏輯陣列電路(3)和雙口存儲器(5)連接，完成接收與發(fā)送消息的處理，通過雙口存儲器(5)實(shí)現(xiàn)與宿主機(jī)的信息交互，雙口存儲器(5)與數(shù)字信號處理電路(4)和宿主機(jī)接口電路(2)連接，為接口板和宿主機(jī)所共享的存貯區(qū)，用于實(shí)現(xiàn)宿主機(jī)與接口板之間的信息交換。
2.根據(jù)權(quán)利要求1所述的用于GJB-289A總線的多功能接口板，其特征在于數(shù)據(jù)總線接口電路(1)由收/發(fā)器、與之配套的隔離變壓器構(gòu)成，收/發(fā)器與GJB-289A總線的連接方式采用變壓器耦合。
3.根據(jù)權(quán)利要求1或2所述的用于GJB-289A總線的多功能接口板，其特征在于宿主機(jī)接口電路(2)包括讀/寫及片選控制信號電路、地址譯碼電路、存儲器地址選擇電路和中斷選擇電路。
4.根據(jù)權(quán)利要求1或2所述的用于GJB-289A總線的多功能接口板，其特征在于現(xiàn)場可編程邏輯陣列電路(3)為含有可編程邏輯電路、輸入輸出單元電路和布線通道的芯片。
5.根據(jù)權(quán)利要求3所述的用于GJB-289A總線的多功能接口板，其特征在于現(xiàn)場可編程邏輯陣列電路(3)為含有可編程邏輯電路、輸入輸出單元電路和布線通道的芯片。
6.根據(jù)權(quán)利要求1或2所述的用于GJB-289A總線的多功能接口板，其特征在于數(shù)字信號處理電路(4)為含有16位的數(shù)字信號處理器、16kB的可擦寫可編程只讀存儲器、16kB的隨機(jī)存儲器和信道切換邏輯電路的芯片。
7.根據(jù)權(quán)利要求3所述的用于GJB-289A總線的多功能接口板，其特征在于數(shù)字信號處理電路(4)為含有16位的數(shù)字信號處理器、16kB的可擦寫可編程只讀存儲器、16kB的隨機(jī)存儲器和信道切換邏輯電路的芯片。
8.根據(jù)權(quán)利要求4所述的用于GJB-289A總線的多功能接口板，其特征在于數(shù)字信號處理電路(4)為含有16位的數(shù)字信號處理器、16kB的可擦寫可編程只讀存儲器、16kB的隨機(jī)存儲器和信道切換邏輯電路的芯片。
9.根據(jù)權(quán)利要求5所述的用于GJB-289A總線的多功能接口板，其特征在于數(shù)字信號處理電路(4)為含有16位的數(shù)字信號處理器、16kB的可擦寫可編程只讀存儲器、16kB的隨機(jī)存儲器和信道切換邏輯電路的芯片。
10.根據(jù)權(quán)利要求9所述的用于GJB-289A總線的多功能接口板，其特征在于雙口存儲器(5)為容量16Kx16位的雙端口靜態(tài)高速芯片。
專利摘要一種用于GJB－289A總線的多功能接口板，包括數(shù)據(jù)總線接口電路、宿主機(jī)接口電路、現(xiàn)場可編程邏輯陣列電路、數(shù)字信號處理電路和雙口存儲器?，F(xiàn)場可編程邏輯陣列電路與數(shù)據(jù)總線接口電路和數(shù)字信號處理電路連接，實(shí)現(xiàn)數(shù)據(jù)的發(fā)送和接收；數(shù)字信號處理電路與現(xiàn)場可編程邏輯陣列電路和雙口存儲器連接，完成接收與發(fā)送消息的處理；雙口存儲器與數(shù)字信號處理電路和宿主機(jī)接口電路連接，用于實(shí)現(xiàn)宿主機(jī)與總線接口板之間的信息交換。此種接口板可同時進(jìn)行多個遠(yuǎn)程終端信號的收發(fā)，可同時進(jìn)行總線控制器信號、監(jiān)視器信號、遠(yuǎn)程終端信號的收發(fā)，與現(xiàn)有的國外進(jìn)口板相比，不僅大幅度降低了成本，而且便于維護(hù)。
文檔編號H04L12/40GK2862511SQ200520036508
公開日2007年1月24日 申請日期2005年12月15日 優(yōu)先權(quán)日2005年12月15日
發(fā)明者李志剛, 邢民權(quán), 孟禾, 蓋宇, 張遵偉 申請人:李志剛