專利名稱：冗余同步時鐘分配系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明針對一種冗余同步時鐘分配系統(tǒng)，包括適合于對連接在該冗余同步時鐘分配系統(tǒng)下游的至少一個從時鐘模塊進(jìn)行同步的至少一個第一時鐘模塊和第二時鐘模塊以及至少一個第一時鐘分配分支和第二時鐘分配分支，其中每個第一時鐘模塊和第二時鐘模塊都適合于在主模式中用作主時鐘模塊以便為一個時鐘分配分支提供激活的時鐘信號，并且每個第一時鐘模塊和第二時鐘模塊都適合于在從模式中用作從時鐘模塊以便為另一時鐘分配分支提供備用的時鐘信號。
背景技術(shù)：
為了在例如電信系統(tǒng)或電信網(wǎng)絡(luò)中執(zhí)行有效的數(shù)據(jù)交換，必須有使得數(shù)據(jù)傳輸符合某些確定的數(shù)據(jù)通信慣例的控制機(jī)制。例如，可以同步地或異步地執(zhí)行電信網(wǎng)絡(luò)中的數(shù)據(jù)傳輸。與諸如PDH(準(zhǔn)同步數(shù)字系列)、SDH(同步數(shù)字系列)或Sonet(同步光網(wǎng)絡(luò))之類的標(biāo)準(zhǔn)通信網(wǎng)絡(luò)互連地工作的電信網(wǎng)絡(luò)，通常需要進(jìn)行同步以在數(shù)據(jù)接口上保證所需的信號質(zhì)量。在本文中，將冗余同步時鐘分配系統(tǒng)用于提供所需的時鐘參考信號。
冗余同步時鐘分配系統(tǒng)典型地包括兩個時鐘板(clock board)。一個時鐘板作為主時鐘板工作而另一時鐘板作為從時鐘板工作。每個時鐘板都具有多個參考時鐘輸入，每個參考時鐘輸入為兩個時鐘模塊提供某個參考時鐘信號。兩個時鐘板還包括適合于從在時鐘板的輸入端所提供的多個參考時鐘信號中選擇一個參考時鐘信號的輸入選擇模塊。在軟件的控制下，兩個板選擇相似的時鐘參考，使得兩個板均得到相同的時鐘信號，以便將清晰時鐘信號(clean clock-signal)提供給多個待同步的從時鐘模塊，諸如微處理器板或如線路終端板、路由服務(wù)器板或切換矩陣板之類的電信板。這些板的每個輸入選擇模塊隨后連接到諸如Sonet定時單元之類的定時單元，以便通過清除抖動和漂移來生成“清晰”時鐘信號并且以便提供對所選時鐘信號的無中斷切換。此外，每個時鐘板都包括用于從時鐘板A或時鐘板B選擇“清晰”時鐘信號的輸出選擇模塊。兩個時鐘板選擇兩個“清晰”時鐘信號中的同一個時鐘信號以便將時鐘信號提供給將作為從時鐘模塊的時鐘模塊。這通常在軟件的控制下執(zhí)行。選擇其自己的“清晰”時鐘信號的時鐘板稱為主時鐘板，而從另一個板選擇“清晰”時鐘信號的時鐘板稱為從時鐘板。
在這種冗余同步時鐘分配系統(tǒng)中，其中所有所分配的時鐘都源自同一時鐘源，在主時鐘發(fā)生故障時，必須在主時鐘分配板和從時鐘分配板中執(zhí)行時鐘源的切換。
在現(xiàn)有系統(tǒng)中，輸出時鐘選擇復(fù)用器的一致性由軟件通過控制主狀態(tài)和從狀態(tài)來控制。軟件延遲以及兩個冗余的時鐘板之間的通信延遲在一些情況下將超過最大允許時間。在從外部參考進(jìn)行切換之后，同時時鐘板的PLL(鎖相環(huán))鎖定到新的時鐘參考上時，情況尤其如此。由于在例如Stratum 3(三級)時鐘系統(tǒng)或更好的時鐘系統(tǒng)中出現(xiàn)的非常低的截止頻率，在對外部參考(參考相位、頻率躍變或相位增加(phase build out))進(jìn)行切換之后，直到呈現(xiàn)在每個板上的PLL之間的差分漂移足夠小以在軟件的控制下執(zhí)行安全的復(fù)用器切換之前，有可能會花費(fèi)幾小時的時間。如果這一時間變得過長，差分漂移就會引起系統(tǒng)宕機(jī)。
本發(fā)明的一個目的是提供一種冗余同步時鐘分配系統(tǒng)，其能夠提供改善的切換特性，以便改善時鐘分配系統(tǒng)的可用性性能。
該目的通過根據(jù)權(quán)利要求1的冗余同步時鐘分配系統(tǒng)來實現(xiàn)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的冗余同步時鐘分配系統(tǒng)包括至少一個第一時鐘模塊和第二時鐘模塊，其中第一時鐘分配分支和第二時鐘分配分支適合于對連接在該冗余同步時鐘分配系統(tǒng)下游的至少一個從時鐘模塊進(jìn)行同步。每個第一時鐘模塊和第二時鐘模塊都適合于在主模式中用作主時鐘模塊以便為一個時鐘分配分支提供激活的時鐘信號，并且每個第一時鐘模塊和第二時鐘模塊都適合于在從模式中用作從時鐘模塊以便為另一時鐘分配分支提供備用的時鐘信號。此外，本發(fā)明提供了適合于切換每個第一時鐘模塊和第二時鐘模塊以在主模式和從模式之間進(jìn)行改變的時鐘切換模塊，其中該時鐘切換模塊包括具有第一電路部分和第二電路部分的觸發(fā)電路。該觸發(fā)電路的第一電路部分位于第一時鐘模塊上并且該觸發(fā)電路的第二電路部分位于第二時鐘模塊上。
因此，根據(jù)本發(fā)明，通過利用對增強(qiáng)的分配的觸發(fā)電路進(jìn)行切換來處理故障情況下在主時鐘分配板和從時鐘分配板中對時鐘源的切換，其中第一電路部分和第二電路部分有利地各包括觸發(fā)電路的一半，并且這兩個一半的觸發(fā)電路分別位于主時鐘模塊和從時鐘模塊之一上。利用根據(jù)本發(fā)明的切換機(jī)制，既不需要復(fù)雜的軟件也不需要復(fù)雜的硬件。此外，可以避免時鐘故障期間的暫時系統(tǒng)性能下降。因此，根據(jù)本發(fā)明的冗余同步時鐘分配系統(tǒng)可以比較容易地提供安全、快速和一致的切換。
根據(jù)從屬權(quán)利要求，本發(fā)明的另外的有利特征、方面和細(xì)節(jié)也是比較明顯的。
通過參考以下結(jié)合附圖對本發(fā)明實施例的描述，可以更好地理解本發(fā)明。


圖1示出了本發(fā)明的冗余同步時鐘分配系統(tǒng)的實施例。
圖2示出了圖1的冗余同步時鐘分配系統(tǒng)中的切換電路的實施例。
具體實施例方式
圖1示出了本發(fā)明的冗余步時鐘分配系統(tǒng)的優(yōu)選實施例。圖1的冗余同步時鐘分配系統(tǒng)的主要元件是兩個時鐘板CB-A、CB-B。第一時鐘分配分支和第二時鐘分配分支O1、O2適合于對連接在該冗余同步時鐘分配系統(tǒng)下游的分支O1、O2的至少一個從時鐘模塊CSM(或者多個從時鐘模塊)進(jìn)行同步。每個時鐘模塊CB-A、CB-B都適合于在主模式中用作主時鐘模塊以便為時鐘分配分支O1、O2之一提供激活的時鐘信號，并且每個時鐘模塊CB-A、CB-B都適合于在從模式中用作從時鐘模塊以便為時鐘分配分支O1、O2中的另一個時鐘分配分支提供備用的時鐘信號。
在圖1的電路實施例的操作中，時鐘板CB-A用作主時鐘板以便向第一時鐘分配分支O1提供激活的時鐘，并且時鐘板CB-B用作從時鐘板以便向第二時鐘分配分支O2提供備用的時鐘，第一時鐘分配分支和第二時鐘分配分支用于對從時鐘模塊CSM和/或圖1未示出的連接在下游的另外的從時鐘模塊進(jìn)行同步。
時鐘板CB-A包括用于從在時鐘板的輸入端所提供的多個時鐘參考信號中選擇一個時鐘參考的輸入選擇模塊ISM-A。時鐘板還包括諸如Sonet定時單元之類的定時單元TU-A，以便通過清除抖動和漂移來生成“清晰”時鐘信號并且以便提供對所選時鐘信號的無中斷切換。此外，時鐘板包括用于從時鐘板CB-A或時鐘板CB-B選擇“清晰”時鐘信號的輸出選擇模塊OSM-A。輸出選擇模塊OSM-A包括圖1中未示出并用作遵從MPSR(多徑自路由)的切換器的一個或多個PLL。位于每個時鐘板上的控制元件CE-A和控制元件CE-B配置輸出選擇模塊OSM-A和輸出選擇模塊OSM-B使得兩個時鐘板選擇兩個“清晰”時鐘信號中的同一個信號以便將該時鐘信號提供給從時鐘模塊CSM。選擇其自己的“清晰”時鐘信號的時鐘板稱為主時鐘板，而從另一個板選擇“清晰”時鐘信號的時鐘板稱為從時鐘板。時鐘板還包括故障檢測電路FDP-A，其適合于基于輸出選擇模塊OSM-A的狀態(tài)信息來檢測時鐘板CB-A的輸出選擇模塊OSM-A的雙主/雙從(Bi-master/Bi-slave)故障。時鐘板還包括基于故障檢測電路FDP-A的信息來停止(drop)分支O1上的時鐘的停止時鐘電路DC-A。參考標(biāo)記BD-A表示分支O1上的各個總線驅(qū)動器。提供給總線驅(qū)動驅(qū)BD-A的信號還經(jīng)由連接盤PD2-A提供給時鐘板CB-B的故障檢測電路FDP-B。時間嚴(yán)格傳輸協(xié)議生成電路TSTP-A連接到用于接收參考信號的分支O1并連接到用于接收主狀態(tài)或從狀態(tài)的故障檢測電路FDP-A，并且時間嚴(yán)格傳輸協(xié)議生成電路TSTP-A用作與待發(fā)送的數(shù)據(jù)包有關(guān)的時戳生成。時鐘板CB-B的時間嚴(yán)格傳輸協(xié)議生成電路TSTP-A與時鐘板CB-B的時間嚴(yán)格傳輸協(xié)議生成電路TSTP-B是同步的。時鐘板CB-B與時鐘板CB-A具有相同的結(jié)構(gòu)，并且因此時鐘板CB-B包括以標(biāo)號“-B”表示的相應(yīng)組件，其與圖1所示的時鐘板CB-A的各組件進(jìn)行交互。
為了解釋圖1的系統(tǒng)的操作，假定冗余同步時鐘分配系統(tǒng)典型地包括兩個時鐘板CB-A和CB-B。一個時鐘板作為主時鐘板工作而另一個時鐘板作為從時鐘板工作。每個時鐘板都具有多個參考時鐘輸入，每個參考時鐘輸入為兩個時鐘模塊提供某個參考時鐘信號I1至I3。兩個時鐘板的輸入選擇模塊ISM-A、ISM-B從在時鐘板的輸入端所提供的多個參考時鐘信號中選擇某個參考時鐘信號。在軟件的控制下，兩個板選擇相似的時鐘參考，使得兩個板均得到相同的時鐘信號，以便將“清晰”時鐘信號提供給多個待同步的從時鐘模塊，諸如微處理器板或如線路終端板、路由服務(wù)器板或切換矩陣板之類的電信板。然后，定時單元TU-A、TU-B均通過清除由輸入選擇模塊提供的時鐘信號的抖動和漂移來生成“清晰”時鐘信號并且以便提供對所選時鐘信號的無中斷切換。然后，假定輸出選擇模塊OSM-A、OSM-B均從時鐘板CB-A選擇“清晰”時鐘信號。這一選擇在軟件的控制下執(zhí)行。
時鐘板CB-A、CB-B還包括適合于切換每個時鐘模塊CB-A、CB-B以在主模式和從模式之間進(jìn)行改變的時鐘切換模塊SW。時鐘切換模塊SW包括具有第一電路部分SW-A和第二電路部分SW-B的觸發(fā)電路，將參考圖2對其進(jìn)行更詳細(xì)地解釋。根據(jù)本實施例，該觸發(fā)電路配置為復(fù)位(RS)觸發(fā)電路。該觸發(fā)電路的第一電路部分SW-A位于第一時鐘模塊CB-A上并且該觸發(fā)電路的第二電路部分SW-B位于第二時鐘模塊CB-B上。如圖1所示，切換模塊SW連接到控制元件CE-A和控制元件CE-B并經(jīng)由座位輸出選擇模塊OSM-A、OSM-B的一部分的連接盤PD-A、PD-B接收從分支O1、O2得到的各個信號。
現(xiàn)在參考圖2，其示出了圖1的冗余同步時鐘分配系統(tǒng)中的切換電路的實施例，觸發(fā)電路的第一電路部分SW-A包括具有適合于接收第一請求信號100-A的第一輸入的第一邏輯門2-A(在本實施例中為AND門(與門))，第一請求信號100-A表明需要在主模式和從模式之間進(jìn)行改變。例如，信號100-A以負(fù)信號表示請求變?yōu)橹鲿r鐘模塊。邏輯門2-A還具有經(jīng)由互連13-2和反相器1-A連接到觸發(fā)電路的第二電路部分SW-B的第二輸入。邏輯門2-A具有適合于輸出指示時鐘模塊CB-A的當(dāng)前主從狀態(tài)的第一控制信號101-A的輸出。例如，信號101-A指示狀態(tài)“我是從時鐘模塊”和相反的狀態(tài)“我是主時鐘模塊”。
觸發(fā)電路的第二電路部分SW-B包括第二邏輯門2-B(在本實施例中為AND門)，該第二邏輯門2-B具有適合于接收第二請求信號100-B的第一輸入，第二請求信號100-B表明需要在主模式和從模式之間進(jìn)行改變。邏輯門2-B還具有第二輸入，該第二輸入經(jīng)由互連13-1和反相器1-B連接到觸發(fā)電路的第一電路部分SW-A。邏輯門2-B具有適合于輸出指示第二時鐘模塊的當(dāng)前主從狀態(tài)的第二控制信號101-B的輸出。例如，信號100-B和信號101-B的信號指示分別對應(yīng)于信號100-A和信號101-A的信號指示。
在圖2的優(yōu)選實施例中，對于每個時鐘模塊CB-A、CB-B，為切換模塊SW提供適合于檢測觸發(fā)電路的第一電路部分SW-A和第二電路部分SW-B之間的浮動的或開路的互連13-1、13-2的第一檢測電路。特別地，每個時鐘模塊的第一檢測電路都包括第一電阻器8-A、8-B(例如1k)和第一運(yùn)算放大器11-A、11-B。待檢測的互連13-1、13-2經(jīng)由電阻器8-A、8-B連接到第一電壓端9-A、9-B，并且待檢測的互連13-1、13-2連接到運(yùn)算放大器11-A、11-B的第一輸入(非反相輸入)。運(yùn)算放大器11-A、11-B具有連接到第二電壓端10-A、10-B的第二輸入(反相輸入)。運(yùn)算放大器11-A、11-B具有適合于輸出第一檢測電路的檢測信號102-A、102-B的輸出，該檢測信號指示了相應(yīng)的互連13-1、13-2為開路或浮動時以及對偶時鐘板為非激活時的狀態(tài)。
在本發(fā)明的另一優(yōu)選實施例中，對于每個時鐘模塊CB-A、CB-B，為切換模塊SW提供適合于檢測觸發(fā)電路的第一電路部分SW-A和第二電路部分SW-B之間的短路互連13-1、13-2的第二檢測電路。特別地，對于每個時鐘模塊CB-A、CB-B，第二檢測電路都包括分壓器5-A、5-B，第二運(yùn)算放大器6-A、6-B，以及第二電阻器7-A、7-B(例如681k；連接到運(yùn)算放大器輸入的分壓器電阻器具有例如22k之類的值，并且連接到互連13-1、13-2中的電阻器具有例如50R之類的值)。分壓器5-A、5-B連接到待檢測的互連13-1、13-2中，其中分壓器具有連接到運(yùn)算放大器6-A、6-B的第一輸入(非反相輸入)的第一輸出以及連接到運(yùn)算放大器6-A、6-B的第二輸入(反相輸入)的第二輸出。運(yùn)算放大器6-A、6-B的第一輸入經(jīng)由電阻器7-A、7-B連接到第三電壓端12-A、12-B。運(yùn)算放大器6-A、6-B具有適合于輸出第二檢測電路的檢測信號103-A、103-B的輸出，該檢測信號指示了相應(yīng)的互連13-1、13-2短路接地時的狀態(tài)。該信號僅在各主狀態(tài)下有效。因此，避免了所分配的觸發(fā)被開路的或短路的互連迫使進(jìn)入某個狀態(tài)。
根據(jù)另一實施例，觸發(fā)電路包括相應(yīng)的跟蹤主請求電路3-A、3-B，其適合于補(bǔ)償在所分配的觸發(fā)電路的第一電路部分SW-A和第二電路部分SW-B之間所發(fā)送信號的信號延遲，以避免觸發(fā)電路的輸出信號發(fā)生振蕩。特別地，跟蹤主請求電路3-A、3-B補(bǔ)償在信號經(jīng)由互連13-1、13-2往返期間產(chǎn)生的兩個線路延遲(cable delay)，即在門2-A、2-B處校準(zhǔn)各信號邊緣。這種振蕩對于請求短于往返時間的觸發(fā)來說是比較常見的。
此外，觸發(fā)電路優(yōu)選地提供了具有活動插入能力的適合于在插入時鐘板CB-A、CB-B時提供預(yù)定信號狀態(tài)的緩沖電路4-A、4-B。使用具有活動插入能力(即在未接通電源時具有較高的Z)的標(biāo)準(zhǔn)緩沖器避免了當(dāng)插入/取出從時鐘板時在主時鐘板中發(fā)生誤切換。
因此，根據(jù)本發(fā)明的冗余同步時鐘分配系統(tǒng)在時鐘分配系統(tǒng)的兩個冗余時鐘模塊之間提供了安全實現(xiàn)的激活/備用切換，因此該時鐘分配系統(tǒng)符合高可用性的要求。受保護(hù)的所分配的觸發(fā)可以比較容易地確保安全、快速和一致的切換。
參考標(biāo)號CB-A、CB-B時鐘模塊ISM-A、ISM-B 輸入選擇模塊TU-A、TU-B定時單元OSM-A、OSM-B 輸出選擇模塊CE-A、CE-B控制元件FDP-A、FDP-B 故障檢測電路CSM 從時鐘模塊DC-A、DC-B停止時鐘電路BD-A、BD-B總線驅(qū)動器O1、O2時鐘分配分支SW切換模塊SW-A、SW-B切換模塊的電路部分PD-A、PD-B連接盤PD2-A、PD2-B 連接盤TSTP-A、TSTP-B時間嚴(yán)格傳輸協(xié)議生成電路1-A、1-B 反相器2-A、2-B 邏輯門3-A、3-B 跟蹤主請求電路4-A、4-B 緩沖電路5-A、5-B 分壓器6-A、6-B 運(yùn)算放大器7-A、7-B 電阻器8-A、8-B 電阻器9-A、9-B 電壓端10-A、10-B電壓端11-A、11-B運(yùn)算放大器
12-A、12-B電壓端13-1、13-2互連100-A、100-B 請求信號101-A、101-B 控制信號102-A、102-B 輸出信號103-A、103-B 輸出信號
權(quán)利要求
1.一種冗余同步時鐘分配系統(tǒng)，包括至少一個第一時鐘模塊和第二時鐘模塊(CB-A、CB-B)；第一時鐘分配分支和第二時鐘分配分支(O1、O2)，適合于對連接在所述冗余同步時鐘分配系統(tǒng)下游的至少一個從時鐘模塊(CSM)進(jìn)行同步；每個時鐘模塊(CB-A、CB-B)都適合于在主模式中用作主時鐘模塊(CB-A)以便為一個所述時鐘分配分支(O1)提供激活的時鐘信號，并且每個時鐘模塊(CB-A、CB-B)都適合于在從模式中用作從時鐘模塊(CB-B)以便為另一個所述時鐘分配分支(O2)提供備用的時鐘信號；時鐘切換模塊(SW)，適合于切換每個第一時鐘模塊和第二時鐘模塊(CB-A、CB-B)以在主模式和從模式之間進(jìn)行改變；其中所述時鐘切換模塊(SW)包括具有第一電路部分(SW-A)和第二電路部分(SW-B)的觸發(fā)電路(1-A、2-A；1-B、2-B)；所述觸發(fā)電路的第一電路部分(SW-A)位于所述第一時鐘模塊(CB-A)上并且所述觸發(fā)電路的第二電路部分(SW-B)位于所述第二時鐘模塊(CB-B)上。
2.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述觸發(fā)電路(1-A、2-A；1-B、2-B)配置為復(fù)位(RS)觸發(fā)電路。
3.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述觸發(fā)電路的所述第一電路部分(SW-A)包括第一邏輯門(2-A)；所述第一邏輯門(2-A)具有適合于接收表明需要在主模式和從模式之間進(jìn)行改變的第一請求信號(100-A)的第一輸入；所述第一邏輯門(2-A)具有連接到所述觸發(fā)電路的所述第二電路部分(SW-B)的第二輸入；所述第一邏輯門(2-A)具有適合于輸出指示所述第一時鐘模塊(CB-A)的當(dāng)前主從狀態(tài)的第一控制信號(101-A)的輸出。
4.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述觸發(fā)電路的所述第二電路部分(SW-B)包括第二邏輯門(2-B)；所述第二邏輯門(2-B)具有適合于接收表明需要在主模式和從模式之間進(jìn)行改變的第二請求信號(100-B)的第一輸入；所述第二邏輯門(2-B)具有連接到觸發(fā)電路的第一電路部分(SW-A)的第二輸入；所述第二邏輯門(2-B)具有適合于輸出指示所述第二時鐘模塊的當(dāng)前主從狀態(tài)的第二控制信號(101-B)的輸出。
5.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于為所述切換模塊(SW)提供適合于檢測所述觸發(fā)電路的所述第一電路部分(SW-A)和所述第二電路部分(SW-B)之間的浮動的或開路的互連(13-1、13-2)的第一檢測電路(8-A、11-A、8-B、11-B)。
6.根據(jù)權(quán)利要求5所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述第一檢測電路包括第一電阻器(8-A、8-B)和第一運(yùn)算放大器(11-A、11-B)，第一電壓端(9-A、9-B)，以及第二電壓端(10-A、10-B)；待檢測的互連(13-1、13-2)經(jīng)由所述第一電阻器(8-A、8-B)連接到所述第一電壓端(9-A、9-B)，并且待檢測的互連(13-1、13-2)連接到所述第一運(yùn)算放大器(11-A、11-B)的第一輸入；所述第一運(yùn)算放大器(11-A、11-B)具有連接到所述第二-電壓端(10-A、10-B)的第二輸入；所述第一運(yùn)算放大器(11-A、11-B)具有適合于輸出所述第一檢測電路的檢測信號(102-A、102-B)的輸出。
7.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于為所述切換模塊(SW)提供適合于檢測所述觸發(fā)電路的所述第一電路部分(SW-A)和所述第二電路部分(SW-B)之間的短路互連(13-1，13-2)的第二檢測電路(5-A、6-A、5-B、6-B)。
8.根據(jù)權(quán)利要求7所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述第二檢測電路包括分壓器(5-A、5-B)、第二運(yùn)算放大器(6-A、6-B)、第二電阻器(7-A、7-B)以及第三電壓端(12-A、12-B)；所述分壓器(5-A、5-B)連接到待檢測的互連(13-1、13-2)中，所述分壓器具有連接到所述第二運(yùn)算放大器(6-A、6-B)的第一輸入的第一輸出以及連接到所述第二運(yùn)算放大器(6-A、6-B)的第二輸入的第二輸出；所述第二運(yùn)算放大器(6-A、6-B)的所述第一輸入經(jīng)由所述第二電阻器(7-A、7-B)連接到所述第三電壓端(12-A、12-B)；所述第二運(yùn)算放大器(6-A、6-B)具有適合于輸出所述第二檢測電路的檢測信號(103-A、103-B)的輸出。
9.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述觸發(fā)電路包括跟蹤主請求電路(3-A、3-B)，其適合于補(bǔ)償在所述觸發(fā)電路的所述第一電路部分(SW-A)和所述第二電路部分(SW-B)之間所發(fā)送信號的信號延遲，以避免所述觸發(fā)電路的輸出信號發(fā)生振蕩。
10.根據(jù)權(quán)利要求1所述的冗余同步時鐘分配系統(tǒng)，其特征在于所述觸發(fā)電路提供了具有活動插入能力的適合于在插入時鐘板(CB-A、CB-B)時提供預(yù)定信號狀態(tài)的緩沖電路(4-A、4-B)。
全文摘要
本發(fā)明提供一種冗余同步時鐘分配系統(tǒng)，包括至少一個第一時鐘模塊和第二時鐘模塊，以及適合于對連接在該冗余同步時鐘分配系統(tǒng)下游的至少一個從時鐘模塊進(jìn)行同步的第一時鐘分配分支和第二時鐘分配分支。每個第一時鐘模塊和第二時鐘模塊都適合于用作主時鐘模塊或從時鐘模塊。時鐘切換模塊適合于切換每個第一時鐘模塊和第二時鐘模塊以在主模式和從模式之間進(jìn)行改變。時鐘切換模塊包括具有第一電路部分和第二電路部分的觸發(fā)電路，其中第一電路部分位于第一時鐘模塊上并且第二電路部分位于第二時鐘模塊上。該冗余同步時鐘分配系統(tǒng)能夠提供改善的切換特性，以便改善時鐘分配系統(tǒng)的可用性性能。
文檔編號H04J3/06GK1794619SQ20051013428
公開日2006年6月28日 申請日期2005年12月13日 優(yōu)先權(quán)日2004年12月23日
發(fā)明者范·登·伯格·埃里克 申請人:阿爾卡特公司